JPH08321410A - 積層型複合素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 電気特性や寸法精度のばらつきが少なく、高
信頼性でしかも安価に提供される積層型複合素子を提供
する。 【解決手段】 サーミスタセラミックスの焼結体（サー
ミスタ部Ｔ）と、誘電体セラミックスグリーンシート
（コンデンサ部Ｃ，Ｃ）とを内部電極２Ａ〜２Ｄを介し
て積層した積層体を焼結一体化して得られる素体の両端
面に外部電極８Ａ，８Ｂを形成する。 【効果】 サーミスタセラミックスの焼結体に誘電体セ
ラミックスのグリーンシートを積層して焼結一体化する
ため、焼成時の焼結体部分の再収縮がなく、寸法精度や
電気特性のばらつきの少ない積層型複合素子とすること
ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、水晶発振器などの
温度補償回路基板などに表面実装されるサーミスタとコ
ンデンサとの積層型複合素子及びその製造方法に係り、
電気特性や寸法精度のばらつきが少なく、高信頼性でし
かも安価に提供される積層型複合素子及びこのような積
層型複合素子を歩留り良く製造する方法に関する。

【０００２】

【従来の技術】従来、水晶発振器の温度補償回路などの
ように、サーミスタとコンデンサの並列回路を構成する
場合には、サーミスタ及びコンデンサ等の複数の電子部
品を個々に同一基板上にフロー或いはリフローはんだ付
けにより実装することが行われている。

【０００３】

【発明が解決しようとする課題】サーミスタ及びコンデ
ンサ等の個々の部品を複数個用いて回路構成する場合に
は、複数の部品を同一基板上に実装するため、必然的に
実装面積が増大し、回路の小型化を進める上で大きな制
約となっていた。

【０００４】この問題を解決する一手法として、部品の
複合化が考えられる。通常、複合素子の製造には、異種
の材料の同時焼結及び一体化という手法がとられるが、
この場合には、焼結時において、異種材料間で焼結収縮
率に差があるため、内部電極寸法やその形成位置、更に
は素子寸法の不均一化が生じ、所要の電気特性及び寸法
を有する製品を得ることが困難であった。また、サーミ
スタ材料と誘電体材料を同時焼成するためには、両材料
の焼結温度を一致させることが必要であるが、この焼結
温度の一致のために、構成材料が限定されることから、
多くの場合、複合素子の設計自体が困難であった。

【０００５】本発明は上記従来の問題点を解決し、電気
特性や寸法精度のばらつきが少なく、高信頼性でしかも
安価に提供される積層型複合素子及びその製造方法を提
供することを目的とする。

【０００６】

【課題を解決するための手段】請求項１の積層型複合素
子は、内部電極を有する直方体状のセラミックス素体の
両端面に該内部電極に導通した外部電極を設けてなる素
子において、該セラミックス素体は、サーミスタセラミ
ックス（サーミスタ形成用セラミックス）の焼結体と、
該サーミスタセラミックスの焼結体の１対の第１の対向
面にグリーンシートを重ねて焼結一体化させた誘電体セ
ラミックスの焼結体とを備えてなり、前記内部電極とし
て、該サーミスタセラミックスの焼結体の第１の対向面
と誘電体セラミックスの焼結体との界面に第１の内部電
極が介在されており、前記外部電極は、該第１の対向面
と交叉する１対の第２の対向面に設けられていることを
特徴とする。

【０００７】なお、直方体状とは直方体に近似した形状
を指称し、立方体をも包含する。

【０００８】請求項２の積層型複合素子は、請求項１に
おいて、前記素体の外面のうち、第２の対向面以外の面
が厚さ５０μｍ以下の無機物層で被覆されていることを
特徴とする。

【０００９】請求項３の積層型複合素子は、請求項２に
おいて、前記誘電体セラミックスの焼結体の前記第１の
対向面と無機物層との界面に第２の内部電極が介在され
ていることを特徴とする。

【００１０】請求項４の積層型複合素子は、請求項１な
いし３のいずれか１項において、前記サーミスタセラミ
ックスの焼結体の内部に、前記第１の内部電極と平行に
第３の内部電極が設けられていることを特徴とする。

【００１１】請求項５の積層型複合素子は、請求項１な
いし４のいずれか１項において、前記誘電体セラミック
スの焼結温度は、サーミスタセラミックスの焼結温度よ
りも低いことを特徴とする。

【００１２】請求項６の積層型複合素子の製造方法は、
請求項５に記載の積層型複合素子を製造する方法であっ
て、サーミスタセラミックスの焼結体よりなる薄板の両
板面に第１の内部電極用のパターンを形成する工程と、
該サーミスタセラミックスの焼結体の少なくとも一方の
電極形成面に誘電体セラミックスのグリーンシートを積
層する工程と、得られた積層体を焼結一体化する工程
と、得られた積層焼結体の板面に無機物層を形成した後
チップ状に切断する工程と、切断されたチップの両端面
に外部電極を形成する工程とを含むことを特徴とする。

【００１３】請求項７の積層型複合素子の製造方法は、
請求項６に記載の方法において、サーミスタセラミック
スの焼結体に誘電体セラミックスのグリーンシートを積
層した後、該グリーンシートの表面に第２の内部電極形
成用のパターンを形成し、その後、得られた積層体を焼
結一体化することを特徴とする。

【００１４】請求項８の積層型複合素子の製造方法は、
請求項６又は７に記載の方法において、前記第３の内部
電極を有するようにサーミスタセラミックスの焼結体よ
りなる前記薄板を成形、焼結しておくことを特徴とす
る。

【００１５】本発明においては、サーミスタセラミック
スの焼結体に誘電体セラミックスのグリーンシートを重
ねて焼結一体化するため、寸法精度や電気特性のばらつ
きの少ない積層型複合素子とすることができる。

【００１６】即ち、サーミスタセラミックス焼結体の表
面に第１の内部電極を形成した後、誘電体セラミックス
のグリーンシートを重ねて焼結一体化した場合、焼成時
においてサーミスタセラミックス焼結体自体の再収縮は
殆ど生じないため、この表面に形成された内部電極の面
積、及び内部電極同士の距離などは殆ど変わらない。一
方、誘電体セラミックスのグリーンシートは、焼結時に
収縮するが、この収縮が静電容量等に及ぼす影響は殆ど
なく、電気特性のばらつきを防止することができる。寸
法についても、焼成時の収縮はグリーンシートのみで起
こり、サーミスタセラミックス焼結体については収縮が
殆どないため、全体としての収縮量が小さく、従って、
寸法のばらつきが殆どなく、寸法精度の高いものとな
る。

【００１７】また、積層した誘電体セラミックスのグリ
ーンシートの表面に第２の内部電極を形成した後、一体
焼結する場合においても、このコンデンサ部分の焼結収
縮は厚さ方向のみとなり、抵抗値の制御が容易となる。

【００１８】請求項２の積層型複合素子によれば、表面
の無機物層よりなる保護層により複合素子の信頼性、耐
久性、耐候性がより一層高められ、また、素体の第２の
対向面以外に付着した外部電極部が、素体に電気的に影
響を及ぼすことを防止することができる。

【００１９】請求項４の積層型複合素子は、サーミスタ
セラミックス焼結体の内部に第３の内部電極を設けてい
るため、抵抗値選択の自由度が極めて大きなものとな
る。

【００２０】請求項５の積層型複合素子によれば、サー
ミスタセラミックス焼結体と誘電体セラミックスのグリ
ーンシートとの焼結による一体化を容易に行える。

【００２１】請求項６〜８の方法によれば、このような
本発明の積層型複合素子を容易かつ効率的に製造するこ
とが可能とされる。

【００２２】特に、サーミスタセラミックス焼結体の薄
板と誘電体セラミックスのグリーンシートの積層体を焼
結一体化したものをチップ状に切断加工するため、小型
の複合素子であっても高い寸法精度のもとに、容易に大
量生産することが可能である。

【００２３】また、無機物層形成後に切断加工すること
により、個々のチップに無機物層を形成する場合に比べ
て、無機物層の形成効率が飛躍的に向上し、製造コスト
をより一層低減すると共に、無機物層の膜厚等のばらつ
きを防止することができる。

【００２４】

【発明の実施の形態】以下、図面を参照して本発明につ
いて詳細に説明する。

【００２５】図１，２は第１及び第２の内部電極のみを
有した本発明の積層型複合素子の製造方法の一実施例を
示す斜視図であり、図３（ａ）は図１，２の方法に従っ
て製造された積層型複合素子の断面図、図３（ｂ）は同
回路図である。図４，５は本発明の積層型複合素子の他
の実施例を示し、各々、（ａ）は断面図、（ｂ）は回路
図である。なお、図４，５において、図３に示す部材と
同一機能を奏する部材には同一符号を付してある。

【００２６】図１，２に示す方法では、まず、サーミス
タセラミックス焼結体の薄板１を準備し（図１
（ａ））、この薄板１の一方の板面１Ａに第１の内部電
極２Ａの電極パターンを一定間隔を置いて一定の幅で平
行なストライプ状に印刷し、乾燥する（図１（ｂ））。
次に、この薄板１を裏返し、他方の板面１Ｂにも、第１
の内部電極２Ｂのパターンを一定間隔を置いて一定の幅
で平行なストライプ状に印刷し、乾燥する。なお、板面
１Ａの電極２Ａのパターンは、板面１Ｂの電極２Ｂのパ
ターンと位相をずらし、板面に対し垂直に透視した場
合、ストライプの両長手側縁のみが重なるようにする。

【００２７】次に、誘電体セラミックス粉末と結合材と
を含む成形材料を成形し、これを薄板１と面寸法がほぼ
同じ大きさとなるように切断して誘電体セラミックスの
グリーンシートを作成する。このグリーンシート３Ａ，
３Ｂを、内部電極パターン２Ａ，２Ｂを形成した焼結体
の薄板１の両板面に積層してプレス機により熱圧着させ
る。その後、グリーンシート３Ａ，３Ｂの表面に第２の
内部電極２Ｃ，２Ｄのパターンを、電極２Ａ，２Ｂのパ
ターンと同様に一定の間隔を置いて一定の幅で平行なス
トライプ状に印刷する（図１（ｃ））。この場合も、板
面を垂直に透視した状態において電極２Ｃ，２Ｄ用のス
トライプの両長手側縁のみが重なるように位相をずら
す。印刷後、乾燥及び焼成して薄板１とグリーンシート
３Ａ，３Ｂとを一体化させる。

【００２８】この焼成は、誘電体セラミックスが焼結す
る温度で行う。この焼成により、グリーンシート３Ａ，
３Ｂが誘電体セラミックス焼結体となる。本発明におい
ては、薄板を構成するサーミスタセラミックスとして、
焼結温度が誘電体セラミックスの焼結温度よりも高いも
のを用いるのが好ましい。通常の場合、この焼成は、９
５０〜１２００℃で５〜３０時間程度行われる。

【００２９】なお、電極パターンを形成する毎に電極の
焼き付けを行っても良く、グリーンシートの圧着後に電
極焼き付けとグリーンシート焼結とをまとめて行っても
良い。

【００３０】得られた焼結一体品４の一方の板面にガラ
スペーストを全面印刷した後乾燥する。乾燥後、焼結一
体品４を裏返して他方の板面にも同様にガラスペースト
を印刷した後乾燥し、その後ガラスペーストの焼き付け
を行って、焼結一体品４の両板面に無機物層（ガラス
層）５Ａ，５Ｂを形成する（図１（ｄ））。

【００３１】無機物層５Ａ，５Ｂを形成した後、焼結一
体品４を一定の間隔で細長い短冊状に切断して短冊状部
材６を得る（図２（ａ））。この短冊状部材６は、対向
する一対の面（第１の対向面）にのみ無機物層５Ａ，５
Ｂが形成されたものであるが、残る一対の対向面（第３
の対向面）にも前記と同様にして無機物層５Ｃ，５Ｄを
形成する。即ち、この短冊状部材６を複数個短冊状部材
整列用の治具に並べてガラスペーストを印刷し、乾燥す
る。次に、この短冊状部材を反転させて同様にガラスペ
ーストを印刷して乾燥し、その後、焼き付けを行う（図
２（ｂ））。

【００３２】このようにして４側面を無機物層５Ａ〜５
Ｄで被覆した短冊状部材６を、被覆していない第２の対
向面に平行な方向に切断してチップ７を得る（図２
（ｃ））。この場合、切断面は電極２Ｃ，２Ｄを断ち切
るか、又は電極２Ａ，２Ｂを断ち切るように入れる。

【００３３】このチップ７の無機物層５Ａ〜５Ｄが形成
されていない両端面７Ａ，７ＢにＡｇ等の電極ペースト
を塗布して乾燥、焼き付けを行って外部電極８Ａ，８Ｂ
を形成し（図２（ｄ））、更に、この外部電極の表面に
Ｎｉめっきを施し、更に、このＮｉめっき上に半田めっ
き処理を行うことにより、めっき層９Ａ，９Ｂを形成し
て、製品の積層型複合素子１０を得る。

【００３４】得られた積層型複合素子１０は、図３
（ａ）に示す如く、サーミスタセラミックスの焼結体よ
りなるサーミスタ部Ｔと誘電体セラミックスのグリーン
シート由来のコンデンサ部Ｃ，Ｃとが第１の内部電極２
Ａ，２Ｂを介して積層一体化されると共に、更に、両対
向面に第２の内部電極２Ｃ，２Ｄを有し、これらが無機
物層５で被覆され、更に、両端面（第２の対向面）にめ
っき層９Ａ，９Ｂを有する外部電極８Ａ，８Ｂが形成さ
れたものであり、この積層型複合素子１０は、図３
（ｂ）に示す如く、１個のサーミスタと２個のコンデン
サの並列回路を一素子内に有するものである。

【００３５】なお、本発明において、誘電体セラミック
スには、その熱膨張係数がサーミスタを構成するセラミ
ックス材料の熱膨張係数に近似している材料を選択する
のが好ましく、例えば、熱膨張係数が９〜１１×１０^-7
／℃の材料を用いるのが好適である。

【００３６】また、誘電体セラミックスグリーンシート
の厚さが厚過ぎ、サーミスタセラミックス焼結体薄板が
薄過ぎると、サーミスタセラミックス焼結体を用いるこ
とによる本発明の効果を十分に得ることができない。逆
に、誘電体セラミックスグリーンシートの厚さが薄過ぎ
るとコンデンサ特性が十分に得られない。従って、誘電
体セラミックスグリーンシートの厚さは１５０μｍ以
下、特に１０〜５０μｍとするのが好ましく、このよう
な誘電体セラミックスグリーンシートに対して、厚さ４
００〜８００μｍ程度のサーミスタセラミックス焼結体
の薄板を用いるのが好ましい。

【００３７】図１〜３では、１枚のサーミスタセラミッ
クス焼結体の薄板の両板面に電極を形成した後グリーン
シート３Ａ，３Ｂを積層し、図３に示す如く、内部電極
２Ａ，２Ｂ，２Ｃ，２Ｄが配設された積層型複合素子を
製造する方法を示したが、用いるサーミスタセラミック
ス焼結体やグリーンシートの数やその積層配置、内部電
極配置等に特に制限はなく、所望とする積層型複合素子
のコンデンサ及びサーミスタ構成及び電気特性等に応じ
て適宜決定される。

【００３８】例えば、上記製造工程において、両板面に
電極パターンを形成したサーミスタセラミックスの焼結
体の一方の面にのみ誘電体セラミックスのグリーンシー
トを積層すると共に、該グリーンシートの表面に電極パ
ターンを形成し、同様に焼結一体化、無機物層及び外部
電極の形成を行うことにより、図４（ａ）に示す如く、
サーミスタセラミックスの焼結体よりなるサーミスタ部
Ｔの一方の面に誘電体セラミックスのグリーンシート由
来のコンデンサ部Ｃが内部電極２Ａを介して積層一体化
されると共に、更に、両対向面に内部電極２Ｂ，２Ｃを
有し、これらが無機物層５で被覆され、更に、両端面に
めっき層９Ａ，９Ｂを有する外部電極８Ａ，８Ｂが形成
された積層型複合素子１０Ａを製造することができる。
この積層型複合素子１０Ａは、図４（ｂ）に示す如く、
１個のサーミスタと１個のコンデンサとの並列回路を一
素子内に有するものである。

【００３９】また、上記製造工程において、サーミスタ
セラミックスの焼結体の一方の板面に複数の内部電極を
形成した場合には、図５（ａ）に示す如く、サーミスタ
部Ｔとコンデンサ部Ｃが内部電極２Ａ，２Ａ´を介して
積層され、図５（ｂ）に示す如く、１個のサーミスタと
１個のコンデンサとの並列回路を一素子内に有する積層
型複合素子１Ｂを製造することができる。

【００４０】本発明では、図６〜８のようにサーミスタ
セラミックスの焼結体の内部に第３の内部電極１ａ，１
ｂ，１ｃ，１ｄを設けても良い。この第３の内部電極１
ａ，１ｂ，１ｃ，１ｄは、図１（ａ）のセラミックス焼
結体よりなる薄板１を形成するときに併せて形成してお
く。

【００４１】具体的には、複数枚（本実施例では５枚）
のサーミスタセラミックスのグリーンシートを第３の内
部電極１ａ〜１ｄ用の電極シートを介して積層し、焼結
一体化することにより容易に製造することができる。も
ちろん、この積層焼結体の第３の内部電極は、上記シー
ト法に限らず、印刷法により形成することもできる。

【００４２】なお、第３の内部電極１ａ〜１ｄは、１層
ごとに外部電極８Ａ，８Ｂに交互に導通するように互い
違いに形成される。この第３の内部電極１ａ〜１ｄのパ
ターンは、内部電極２Ａ，２Ｂの場合と全く同様に、板
面を垂直に透視したときにパターンの長手側縁のみが重
なるようにする。その他の製造プロセスは図１，２の場
合と同様である。

【００４３】このようにして得られた積層型複合素子１
０Ｃは、図６（ａ）に示す如く、内部電極１ａ〜１ｄを
有するサーミスタセラミックスの積層焼結体よりなるサ
ーミスタ部Ｔと誘電体セラミックスのグリーンシート由
来のコンデンサ部Ｃ，Ｃとが内部電極２Ａ，２Ｂを介し
て積層一体化されると共に、更に、両対向面に内部電極
２Ｃ，２Ｄを有し、これらが無機物層５で被覆され、更
に、両端面にめっき層９Ａ，９Ｂを有する外部電極８
Ａ，８Ｂが形成されたものであり、この積層型複合素子
１０Ｃは、図６（ｂ）に示す如く、１個のサーミスタと
２個のコンデンサの並列回路を一素子内に有するもので
ある。

【００４４】図６の積層型複合素子１０Ｃは図３に示す
積層型複合素子１０に第３の内部電極１ａ〜１ｄを設け
た構成のものであるが、同様に図４，５の積層型複合素
子１０Ａ，１０Ｂに第３の内部電極１ａ〜１ｄを設けた
構成とすることにより図７，８の積層型複合素子１０
Ｄ，１０Ｅが得られる。

【００４５】このように第３の内部電極１ａ〜１ｄを設
けると、サーミスタの抵抗値を変えることができる。

【００４６】

【発明の効果】以上詳述した通り、本発明の積層型複合
素子及びその製造方法によれば、電気特性のばらつきが
小さくなると共に、小型化において重要な寸法精度に優
れ、かつ高信頼性で、コスト的にも安価な積層型複合素
子を提供することができ、これにより、水晶発振回路等
の小型化への要求の強い電子回路部品の実装面積の減少
に大きく貢献できる。本発明によれば、この複合素子の
サーミスタの抵抗値を種々の値のものとすることが容易
である。

【図面の簡単な説明】

【図１】本発明の積層型複合素子の製造方法の一実施例
を示す斜視図である。

【図２】本発明の積層型複合素子の製造方法の一実施例
を示す斜視図である。

【図３】本発明の積層型複合素子の一実施例を示し、
（ａ）は断面図、（ｂ）は当該積層型複合素子の回路図
である。

【図４】本発明の積層型複合素子の他の実施例を示し、
（ａ）は断面図、（ｂ）は当該積層型複合素子の回路図
である。

【図５】本発明の積層型複合素子の別の実施例を示し、
（ａ）は断面図、（ｂ）は当該積層型複合素子の回路図
である。

【図６】本発明の積層型複合素子の別の実施例を示し、
（ａ）は断面図、（ｂ）は当該積層型複合素子の回路図
である。

【図７】本発明の積層型複合素子の別の実施例を示し、
（ａ）は断面図、（ｂ）は当該積層型複合素子の回路図
である。

【図８】本発明の積層型複合素子の別の実施例を示し、
（ａ）は断面図、（ｂ）は当該積層型複合素子の回路図
である。

【符号の説明】

１ サーミスタセラミックス焼結体の薄板 １ａ，１ｂ，１ｃ，１ｄ，２Ａ，２Ｂ，２Ｃ，２Ｄ 内
部電極 ３Ａ，３Ｂ グリーンシート ５ 無機物層 ７ チップ ８Ａ，８Ｂ 外部電極 ９Ａ，９Ｂ めっき層 １０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ 積層
型複合素子 Ｃ コンデンサ部 Ｔ サーミスタ部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 保隆 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社電子技術研究所内 (72)発明者 越村 正己 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社電子技術研究所内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 内部電極を有する直方体状のセラミック
   ス素体の両端面に該内部電極に導通した外部電極を設け
   てなる素子において、 該セラミックス素体は、サーミスタセラミックスの焼結
   体と、該サーミスタセラミックスの焼結体の１対の第１
   の対向面にグリーンシートを重ねて焼結一体化させた誘
   電体セラミックスの焼結体とを備えてなり、 前記内部電極として、該サーミスタセラミックスの焼結
   体の第１の対向面と誘電体セラミックスの焼結体との界
   面に第１の内部電極が介在されており、 前記外部電極は、該第１の対向面と交叉する１対の第２
   の対向面に設けられていることを特徴とする積層型複合
   素子。
2. 【請求項２】 請求項１において、前記素体の外面のう
   ち、第２の対向面以外の面が厚さ５０μｍ以下の無機物
   層で被覆されていることを特徴とする積層型複合素子。
3. 【請求項３】 請求項２において、前記誘電体セラミッ
   クスの焼結体の前記第１の対向面と無機物層との界面に
   第２の内部電極が介在されていることを特徴とする積層
   型複合素子。
4. 【請求項４】 請求項１ないし３のいずれか１項におい
   て、前記サーミスタセラミックスの焼結体の内部に、前
   記第１の内部電極と平行に第３の内部電極が設けられて
   いることを特徴とする積層型複合素子。
5. 【請求項５】 請求項１ないし４のいずれか１項におい
   て、前記誘電体セラミックスの焼結温度は、サーミスタ
   セラミックスの焼結温度よりも低いことを特徴とする積
   層型複合素子。
6. 【請求項６】 請求項５に記載の積層型複合素子を製造
   する方法であって、 サーミスタセラミックスの焼結体よりなる薄板の両板面
   に第１の内部電極用のパターンを形成する工程と、 該サーミスタセラミックスの焼結体の少なくとも一方の
   電極形成面に誘電体セラミックスのグリーンシートを積
   層する工程と、 得られた積層体を焼結一体化する工程と、 得られた積層焼結体の板面に無機物層を形成した後チッ
   プ状に切断する工程と、 切断されたチップの両端面に外部電極を形成する工程と
   を含む積層型複合素子の製造方法。
7. 【請求項７】 請求項６に記載の方法において、サーミ
   スタセラミックスの焼結体に誘電体セラミックスのグリ
   ーンシートを積層した後、該グリーンシートの表面に第
   ２の内部電極形成用のパターンを形成し、その後、得ら
   れた積層体を焼結一体化することを特徴とする積層型複
   合素子の製造方法。
8. 【請求項８】 請求項６又は７に記載の方法において、
   前記第３の内部電極を有するようにサーミスタセラミッ
   クスの焼結体よりなる前記薄板を成形、焼結しておくこ
   とを特徴とする積層型複合素子の製造方法。