JPH0832015A - リードフレームおよびそれを用いた半導体装置 - Google Patents

リードフレームおよびそれを用いた半導体装置

Info

Publication number
JPH0832015A
JPH0832015A JP6159849A JP15984994A JPH0832015A JP H0832015 A JPH0832015 A JP H0832015A JP 6159849 A JP6159849 A JP 6159849A JP 15984994 A JP15984994 A JP 15984994A JP H0832015 A JPH0832015 A JP H0832015A
Authority
JP
Japan
Prior art keywords
lead
lead frame
chip
chip mounting
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6159849A
Other languages
English (en)
Inventor
Shigeki Tanaka
茂樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP6159849A priority Critical patent/JPH0832015A/ja
Publication of JPH0832015A publication Critical patent/JPH0832015A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 モールド時のリード曲がりを防止でき、ダム
カットの不要で、複数種のチップサイズの半導体チップ
が搭載可能なリードフレームを提供する。 【構成】 チップ電極と接続されるボンディング部２３
ａを有するインナリード部２３および外部電極と接続さ
れる電極部２４ａを有するアウタリード部２４とからな
る複数本のリード２５と、インナリード部２３が相互に
連結され、インナリード部２３とアウタリード部２４と
の境界部相互間が閉塞されるとともに半導体チップ２２
が搭載されるチップ搭載面２７ａを有するチップ搭載層
２７とから構成する。ボンディング部２３ａは、それぞ
れのリード２５におけるインナリード部２３の上面の異
なる位置に複数露出して形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体チップが搭載され
るリードフレームおよびそれを用いた半導体装置に関す
る。
【０００２】
【従来の技術】今日、半導体装置はコスト的に廉価で大
量生産が容易な樹脂封止パッケージが多く生産されてい
る。また、半導体チップを搭載するリードフレームに関
しても、リールに巻かれた帯状の金属をスタンピングや
エッチングによって所定の形状に加工した金属フレーム
が一般的である。
【０００３】このような状況の中で、半導体装置の小型
化や高集積化に伴い、リードフレームについてもファイ
ンピッチ化やインナリード部の微細化がますます促進さ
れている。そのため、ワイヤボンディングや樹脂モール
ドなどの組立技術が一層デリケートになっている。
【０００４】このような微細化されたインナリード部に
ワイヤボンディングを行う技術として、たとえば特開昭
６１−２４１９５３号公報に記載されているように、そ
れぞれのインナリード部の先端を固化されたポリイミド
樹脂で連結し、ボンディング時における超音波振動によ
る揺動を防止するものが提案されている。
【０００５】
【発明が解決しようとする課題】この技術によればリー
ドとワイヤとの接合は確実に行われるものの、リードの
微細化に起因するモールド時のリード曲がりやダムカッ
トによるワイヤショートの問題については配慮されてい
ない。
【０００６】また、半導体チップのアイテム数は増加の
一途を辿っているが、これに伴い半導体チップと対応関
係にあるリードフレームのアイテム数も必然的に増加し
て、リードフレームに対する管理の煩雑化を招来してい
るのが実状である。したがって、複数種の半導体チップ
が単一種のリードフレームで適用できることになれば、
リードフレームのアイテム数が低減できて一層の大量生
産によるコストダウンを図ることが可能になり望まし
い。
【０００７】そこで、本発明の目的は、モールド時にお
けるリードの曲がりを防止することのできるリードフレ
ームに関する技術を提供することにある。
【０００８】また、本発明の他の目的は、ダムカットの
不要なリードフレームに関する技術を提供することにあ
る。
【０００９】本発明のさらに他の目的は、複数種のチッ
プサイズの半導体チップが搭載可能なリードフレームに
関する技術を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
【００１２】すなわち、本発明のリードフレームは、半
導体チップのチップ電極と接続されるボンディング部を
有するインナリード部および外部電極と接続される電極
部を有するアウタリード部とからなる複数本のリード
と、インナリード部が相互に連結されるとともに半導体
チップが搭載されるチップ搭載面を有するチップ搭載層
とからなるものである。
【００１３】また、本発明のリードフレームは、半導体
チップのチップ電極と接続されるボンディング部を有す
るインナリード部および外部電極と接続される電極部を
有するアウタリード部とからなる複数本のリードと、イ
ンナリード部が相互に連結され、インナリード部とアウ
タリード部との境界部相互間が閉塞されるとともに半導
体チップが搭載されるチップ搭載面を有するチップ搭載
層とからなるものである。
【００１４】これらの場合において、前記したチップ搭
載層は、たとえばポリイミド樹脂からなり、インナリー
ド部の下面およびボンディング部が露出されたインナリ
ード部の上面の少なくともいずれか一方を覆っているも
のとすることができる。このとき、前記したボンディン
グ部は、それぞれのリードにおけるインナリード部の上
面の異なる位置に複数形成することができる。
【００１５】また、前記したチップ搭載層は、下部に位
置する固定部と、この固定部に貼着されてリードおよび
半導体チップが搭載される接続部とすることもできる。
このときには、固定部と接続部との間に熱拡散部材を介
することや、インナリード部とアウタリード部との境界
部をダムテープによって相互に連結することが可能であ
る。
【００１６】そして、本発明の半導体装置は、前記リー
ドフレームを用いて構成されるものである。
【００１７】
【作用】上記のような構成のリードフレームが用いられ
た技術によれば、チップ搭載層によってインナリード部
の相互間が連結固定されているので、モールド時におい
て金型のキャビティ内に注入されるレジンによってリー
ドが変形することがなく、リードの曲がりを未然に防止
することができる。
【００１８】また、チップ搭載層によってインナリード
部とアウタリード部との境界部相互間を閉塞したり、ダ
ムテープで該境界部を相互に連結することで、従来のリ
ードフレームのようなダムバーを設ける必要がなくな
り、したがって、ダムカットが不要でワイヤショートの
おそれを排除することができる。
【００１９】そして、チップ電極と接続されるボンディ
ング部をインナリード部に複数形成することによって、
複数種のチップサイズの半導体チップが搭載可能にな
る。
【００２０】
【実施例】以下、本発明の実施例を、図面に基づいて詳
細に説明する。
【００２１】（実施例１）図１は本発明の一実施例であ
るリードフレームを示す平面図、図２はそのリードフレ
ームの要部断面図、図３はそのリードフレームがモール
ドされた状態を示す平面図、そして、図４はそのリード
フレームが用いられた半導体装置を示す断面図である。
【００２２】本実施例のリードフレーム１は、ワイヤボ
ンディングによって半導体チップ２（図４）の図示しな
いチップ電極と電気的に接続されるボンディング部３ａ
を有し、モールド封止されるインナリード部３と、図示
しない配線基板などに形成された外部電極と電気的に接
続される電極部４ａを有し、封止後外部に延在されるア
ウタリード部４とからなる複数本のリード５が、たとえ
ばスタンピング技術によってフレーム６上に形成された
ものである。そして、本実施例に示す場合には、このリ
ード５が４方向に設けられてガルウィング状に成形され
るＱＦＰ（QuadFlat Package ）タイプのリードフレー
ム１である。
【００２３】図１および図２に示すように、このリード
フレーム１には、たとえばポリイミド樹脂からなるチッ
プ搭載層７が形成されている。このチップ搭載層７は、
前記したスタンピングによるリード形成後に液状のポリ
イミド樹脂をインナリード部３の下面全体とボンディン
グ部３ａを残した上面とに滴下してこれを固化させたも
のである。
【００２４】そして、リード５に包囲された中央部のポ
リイミド樹脂は、所定の形状に形成されて半導体チップ
２が搭載されるチップ搭載面７ａとされている。また、
このポリイミド樹脂よりなるチップ搭載層７によってイ
ンナリード部３が相互に連結固定されており、さらにイ
ンナリード部３とアウタリード部４との境界部Ａ（すな
わち、モールド時におけるモールド金型による締付部位
付近）の相互間が閉塞され、モールド時のレジン９（図
４）のはみ出しが防止されている。したがって、チップ
搭載層７によってチップ搭載面７ａが形成され、且つ該
境界部Ａの相互間が閉塞された本リードフレーム１で
は、従来のリードフレームに見られるようなダイパッド
およびダムバーは形成されていない。
【００２５】このようなリードフレーム１は、半導体チ
ップ２がチップ搭載面７ａに銀ペーストなどの接着剤に
よって取り付けられ、ワイヤボンディング工程に移送さ
れてボンディング部３ａとチップ電極とがボンディング
ワイヤ８（図４）によって電気的に接続される。そし
て、湿気などの外部環境や衝撃から半導体チップ２を保
護するため、図４に示すように、インナリード部３より
内側がレジン９によってモールド封止される。ここで、
前記のようにチップ搭載層７を形成するポリイミド樹脂
はインナリード部３とアウタリード部４との境界部Ａを
閉塞して従来のダムバーの働きをしているので、モール
ド後の状態においてリード５間からその一部がわずかに
のぞいている。
【００２６】その後、フレーム６が切断され、アウタリ
ード部４がガルウィング状に成形されて図４に示す半導
体装置１０が完成する。
【００２７】このように、本実施例に示すリードフレー
ムによれば、チップ搭載層７であるポリイミド樹脂によ
ってインナリード部３の相互間が連結固定されているの
で、モールド時に金型内に注入されるレジン９によって
リード５が変形することがなく、リード曲がりを未然に
防止することができる。なお、チップ搭載層７によって
チップ搭載面７ａが形成されてダイパッドが設けられて
いないので、ダイパッドの変形も発生しない。
【００２８】また、チップ搭載層７によってインナリー
ド部３とアウタリード部４との境界部Ａの相互間が閉塞
されているのでモールド時のレジン９のはみ出しを防ぐ
ダムバーを設ける必要がなく、ダムカットが不要とな
る。
【００２９】（実施例２）図５は本発明の他の実施例で
あるリードフレームを示す要部断面図、図６はそのリー
ドフレームが用いられた半導体装置を示す断面図であ
る。
【００３０】本実施例のリードフレーム１１では、半導
体チップ１２が搭載されるチップ搭載面１７ａがリード
１５の上面位置よりも上方に突出してチップ搭載層１７
が形成されてボンディング部１３ａが露出されている点
で、前記実施例１の場合と相違している。
【００３１】このように、チップ搭載面１７ａはリード
１５の上面に対して任意の位置に設定することができ、
本実施例のリードフレーム１１の場合にも、前記実施例
１に示すリードフレーム１と同様にリード曲がりを未然
に防止することができ、またダムカットも不要である。
【００３２】（実施例３）図７は本発明のさらに他の実
施例であるリードフレームを示す要部断面図、図８はそ
のリードフレームが用いられた半導体装置を示す断面図
である。
【００３３】図７に示すように、本実施例のリードフレ
ーム２１は、半導体チップ２２（図８）が搭載されるチ
ップ搭載面２７ａがリード２５の上面位置よりも上方に
突出され、さらに、ボンディング部２３ａがインナリー
ド部２３の上面にたとえば２箇所形成されて、チップ搭
載層２７が構成されているものである。なお、符号２４
はアウタリード部、２４ａは外部電極と接続される電極
部である。ボンディング部２３ａは、本実施例において
は２箇所であるが、３箇所以上形成してもよい。
【００３４】このように、チップ搭載面２７ａを突出さ
せ、ボンディング部２３ａをインナリード部２３の複数
箇所に露出形成することによって、図８のように、サイ
ズの大きな半導体チップ２２を搭載する場合には、半導
体チップ２２の中心位置より遠くにあるボンディング部
２３ａを使用してチップ電極とボンディングワイヤ２８
で接続することが可能になる。なお、サイズの小さい半
導体チップ２２の場合には、中心位置近くのボンディン
グ部２３ａによりチップ電極と接続する。
【００３５】このように、チップ電極と接続されるボン
ディング部２３ａをインナリード部２３に複数箇所形成
することによって、前記実施例１および２に加えて、複
数種のサイズの半導体チップ２２を一種類のリードフレ
ーム２１に搭載することが可能になる。
【００３６】（実施例４）図９は本発明のさらに他の実
施例であるリードフレームが用いられた半導体装置を示
す断面図である。
【００３７】図示するリードフレーム３１は、下部に位
置し、たとえばポリイミド樹脂を固化してなる固定部３
７ｂと、この固定部３７ｂの上面に位置し、たとえば絶
縁性の粘着テープからなる接続部３７ｃとによってチッ
プ搭載層３７が形成されている。したがって、半導体チ
ップ３２は接続部３７ｃに貼着して搭載され、リード３
５も接続部３７ｃに貼着されて固定されている。また、
本実施例に示す場合においては、インナリード部３３と
アウタリード部３４との境界部Ａが、モールド時におけ
るレジンのはみ出しを防止するダムテープ３６によって
相互に連結されている。
【００３８】本実施例に示すリードフレーム３１によっ
ても、固定部３７ｂと接続部３７ｃとから構成されるチ
ップ搭載層３７にインナリード部３３の相互間が連結固
定されているので、モールド時にレジンによってリード
３５が変形することがなく、リード曲がりを未然に防止
することが可能になる。
【００３９】また、ダムテープ３６によってインナリー
ド部３３とアウタリード部３４との境界部Ａが相互に連
結され、このダムテープ３６がモールド時の上下金型の
クランプによって境界部Ａの間に進入してレジン３９の
漏れを防止するので、従来のリードフレームのようなダ
ムバーが不要になる。
【００４０】（実施例５）図１０は本発明のさらに他の
実施例であるリードフレームが用いられた半導体装置を
示す断面図である。
【００４１】本実施例のリードフレーム４１は、チップ
搭載層４７を構成する固定部４７ｂと接続部４７ｃとの
間に、たとえばアルミニウムからなる熱拡散部材４７ｄ
が介在されている点で前記した実施例５に示すリードフ
レームと相違している。
【００４２】このようなリードフレーム４１によれば、
動作時における半導体チップ４２からの発熱がこの熱拡
散部材４７ｄによって有効に外部に発散されるので、熱
抵抗に優れた構造となり、熱膨張係数の相違に起因する
クラックや基板電極との接続不良を未然に防止すること
が可能になる。
【００４３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００４４】たとえば、前記実施例１〜３において、ボ
ンディング部３ａ，１３ａ，２３ａは、エッチングや研
磨によってチップ搭載層７，１７，２７から露出させる
ことや、予めボンディング部３ａ，１３ａ，２３ａを残
してポリイミド樹脂などを滴下すること、あるいは所定
の形状に固化させたポリイミド樹脂などをサイズに合わ
せて接合することなどが考えられる。
【００４５】また、チップ搭載層７，１７，２７は、実
施例１〜３に示すようにインナリード部３，１３，３３
の上下面を覆うように形成することもできるが、上下面
のいずれか一方面のみを覆うように形成することも可能
である。
【００４６】さらに、境界部Ａの相互間をチップ搭載層
７，１７，２７によって閉塞したりダムテープ３６を用
いることなく、ダムバーを形成することもできる。
【００４７】チップ搭載層７，１７，２７などを構成す
るポリイミド樹脂についても、これに限定されるもので
はなく、他にも芳香族ポリアミドやポリベンゾイミダゾ
ールなどを用いることができる。
【００４８】なお、前記実施例における半導体装置は、
いずれもＱＦＰ（Quad Flat Package ）タイプのパッケ
ージ形状を有するものであるが、本発明のリードフレー
ムはモールド封止されるすべての形状のパッケージに適
用することが可能なのは言うまでもない。
【００４９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下の通りである。
【００５０】(1).すなわち、本発明のリードフレームお
よびそれを用いた半導体装置によれば、チップ搭載層に
よってインナリード部の相互間が連結されているので、
モールド時において金型のキャビティ内に注入されるレ
ジンの注入圧によってリードが変形することがない。し
たがって、リードの曲がりを未然に防止することがで
き、工程歩留まりのアップを図ることが可能になる。
【００５１】(2).また、チップ搭載層によってインナリ
ード部とアウタリード部との境界部相互間を閉塞した
り、ダムテープでこの境界部を相互に連結することで、
従来のリードフレームのようなダムバーを設ける必要が
なくなる。したがって、ダムカットが不要となり、ワイ
ヤショートのおそれを排除することができ、またリード
フレームのファインピッチ化を推進することができる。
【００５２】(3).チップ電極と接続されるボンディング
部をインナリード部に複数形成することによって、一種
類のリードフレームでサイズの異なる半導体チップを他
種類搭載することが可能になる。これによって、リード
フレームのアイテム数を低減することができ、また一層
の大量生産によるコストダウンを図ることができる。
【００５３】(4).また、固定部と接続部とで構成された
チップ搭載層からなるリードフレームおよびそれを用い
た半導体装置によれば、半導体装置の下部がチップ搭載
層のみからなり下部を薄くできるので、薄型パッケージ
に有効である。
【００５４】(5).そして、固定部と接続部との間に熱拡
散部材が介在されたリードフレームおよびそれを用いた
半導体装置によれば、動作時における半導体チップから
の発熱が有効に外部に発散される熱抵抗に優れた構造と
なるので、熱膨張係数の相違に起因するクラックや基板
電極との接続不良を未然に防止することができる。
【００５５】(6).そして、これらのリードフレームを用
いた半導体装置の組立は従来の装置で実現可能なので、
新規な製造設備の導入によるコストアップもない。
【図面の簡単な説明】
【図１】本発明の実施例１によるリードフレームを示す
平面図である。
【図２】そのリードフレームの要部断面図である。
【図３】そのリードフレームがモールドされた状態を示
す平面図である。
【図４】そのリードフレームが用いられた半導体装置を
示す断面図である。
【図５】本発明の実施例２によるリードフレームを示す
要部断面図である。
【図６】そのリードフレームが用いられた半導体装置を
示す断面図である。
【図７】本発明の実施例３によるリードフレームを示す
要部断面図である。
【図８】そのリードフレームが用いられた半導体装置を
示す断面図である。
【図９】本発明の実施例４によるリードフレームが用い
られた半導体装置を示す断面図である。
【図１０】本発明の実施例５によるリードフレームが用
いられた半導体装置を示す断面図である。
【符号の説明】
１ リードフレーム ２ 半導体チップ ３ インナリード部 ３ａ ボンディング部 ４ アウタリード部 ４ａ 電極部 ５ リード ６ フレーム ７ チップ搭載層 ７ａ チップ搭載面 ８ ボンディングワイヤ ９ レジン １０ 半導体装置 １１ リードフレーム １２ 半導体チップ １３ａ ボンディング部 １５ リード １７ チップ搭載層 １７ａ チップ搭載面 ２１ リードフレーム ２２ 半導体チップ ２３ インナリード部 ２３ａ ボンディング部 ２４ アウタリード部 ２４ａ 電極部 ２５ リード ２７ チップ搭載層 ２７ａ チップ搭載面 ２８ ボンディングワイヤ ３１ リードフレーム ３２ 半導体チップ ３３ インナリード部 ３４ アウタリード部 ３５ リード ３６ ダムテープ ３７ チップ搭載層 ３７ｂ 固定部 ３７ｃ 接続部 ３９ レジン ４１ リードフレーム ４２ 半導体チップ ４７ チップ搭載層 ４７ｂ 固定部 ４７ｃ 接続部 ４７ｄ 熱拡散部材 Ａ 境界部

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップのチップ電極と電気的に接
    続されるボンディング部を有するインナリード部、およ
    び外部電極と電気的に接続される電極部を有するアウタ
    リード部からなる複数本のリードと、 前記インナリード部が相互に連結されるとともに前記半
    導体チップが搭載されるチップ搭載面を有するチップ搭
    載層とからなることを特徴とするリードフレーム。
  2. 【請求項２】 半導体チップのチップ電極と電気的に接
    続されるボンディング部を有するインナリード部、およ
    び外部電極と電気的に接続される電極部を有するアウタ
    リード部とからなる複数本のリードと、 前記インナリード部が相互に連結され、前記インナリー
    ド部と前記アウタリード部との境界部相互間が閉塞され
    るとともに前記半導体チップが搭載されるチップ搭載面
    を有するチップ搭載層とからなることを特徴とするリー
    ドフレーム。
  3. 【請求項３】 前記チップ搭載層は、前記インナリード
    部の下面および前記ボンディング部が露出された前記イ
    ンナリード部の上面の少なくともいずれか一方を覆って
    いることを特徴とする請求項１または２記載のリードフ
    レーム。
  4. 【請求項４】 前記ボンディング部は、それぞれの前記
    リードにおける前記インナリード部の上面の異なる位置
    に複数形成されていることを特徴とする請求項３記載の
    リードフレーム。
  5. 【請求項５】 前記チップ搭載層は、ポリイミド樹脂よ
    りなることを特徴とする請求項１〜４のいずれか１項に
    記載のリードフレーム。
  6. 【請求項６】 前記チップ搭載層は、下部に位置する固
    定部と、前記固定部に貼着されて前記リードおよび前記
    半導体チップが搭載される接続部であることを特徴とす
    る請求項１記載のリードフレーム。
  7. 【請求項７】 前記固定部と前記接続部との間に熱拡散
    部材が介在されていることを特徴とする請求項６記載の
    リードフレーム。
  8. 【請求項８】 前記インナリード部と前記アウタリード
    部との境界部がダムテープによって相互に連結されてい
    ることを特徴とする請求項６または７記載のリードフレ
    ーム。
  9. 【請求項９】 請求項１〜８記載のリードフレームを用
    いて構成されることを特徴とする半導体装置。
JP6159849A 1994-07-12 1994-07-12 リードフレームおよびそれを用いた半導体装置 Pending JPH0832015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6159849A JPH0832015A (ja) 1994-07-12 1994-07-12 リードフレームおよびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6159849A JPH0832015A (ja) 1994-07-12 1994-07-12 リードフレームおよびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH0832015A true JPH0832015A (ja) 1996-02-02

Family

ID=15702584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6159849A Pending JPH0832015A (ja) 1994-07-12 1994-07-12 リードフレームおよびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH0832015A (ja)

Similar Documents

Publication Publication Date Title
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
JP3362530B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2811170B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH06132453A (ja) 半導体装置及びその製造方法
WO2004004005A1 (ja) 半導体装置およびその製造方法
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US20030228720A1 (en) Semiconductor device and a method of manufacturing the same
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JP2000208690A (ja) リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
JPH0797594B2 (ja) 半導体集積回路装置
JPH04357858A (ja) 半導体装置
JP4189161B2 (ja) リードフレーム及び半導体装置並びにそれらの製造方法
JPH1140601A (ja) 半導体装置の構造
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH0832015A (ja) リードフレームおよびそれを用いた半導体装置
JPH0582672A (ja) 半導体装置及びその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
KR100262811B1 (ko) 에어 캐비티를 가지는 플라스틱 패키지 및 그 제조방법
JPH08279575A (ja) 半導体パッケージ
JP3406147B2 (ja) 半導体装置
JPH0437050A (ja) 樹脂封止型半導体装置
JPH09129819A (ja) 半導体装置およびその製造方法
JP2771475B2 (ja) 半導体装置
JPH08162596A (ja) リードフレーム及び半導体装置
JPH098209A (ja) 半導体装置およびモールド金型