JPH0831830A - 半田バンプ形成方法 - Google Patents

半田バンプ形成方法

Info

Publication number
JPH0831830A
JPH0831830A JP6158622A JP15862294A JPH0831830A JP H0831830 A JPH0831830 A JP H0831830A JP 6158622 A JP6158622 A JP 6158622A JP 15862294 A JP15862294 A JP 15862294A JP H0831830 A JPH0831830 A JP H0831830A
Authority
JP
Japan
Prior art keywords
solder
bumps
mask
substrate
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6158622A
Other languages
English (en)
Inventor
Masaya Sakurai
雅也 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6158622A priority Critical patent/JPH0831830A/ja
Publication of JPH0831830A publication Critical patent/JPH0831830A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 マスクの貫通孔に半田ペーストを充填し、基
板上に型抜きすることによって、コストが低く、破断事
故のおそれのない半田バンプ形成方法を提供する。 【構成】 基板10上に、予めパッド12をマスク24
の貫通孔24aの配列と対応するように配列して設け、
マスク24を、基板10と平行になるように、上方に少
し離してセットし、半田ペースト34を充填する。次
に、型抜きすることにより半田ペーストを予備半田バン
プ34aとしてパッド12上に配列させる。その後、予
備半田バンプをリフローさせて半田バンプ44を形成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、ボールグリッドアレ
イにおける、半田バンプ形成方法に関する。
【0002】
【従来の技術】近年、取り扱う情報量の増大、高速化等
にともない、LSI等の電子部品の信号入出力端子数は
増大する傾向にある。しかし一方、電子機器の小型化の
要請が高まり、電子部品もさらなる小型化が求められて
いる。このため、電子部品の実装密度は高くなる一方、
電子部品の端子間ピッチはますます狭ピッチ化する傾向
にある。BGA(Ball Grid Array)
は、このような電子部品の多端子化、端子の狭ピッチ化
に伴って注目されるようになった技術である。
【0003】BGAのための半田バンプを形成する方法
として、一般的にはボール半田を基板に搭載する方法
と、半田ペーストを基板に印刷(塗布)する方法とが知
られている。以下、図面を用いて、これらの方法を説明
する。
【0004】図3および図4は、従来の、半田バンプを
形成する方法を説明するための製造工程断面図である。
半導体チップを搭載して封止したBGA基板の裏面に半
田バンプを形成するのであるが、図はBGA基板の裏面
に半田バンプを形成する方法のみを表す。よって、BG
A基板の表面となるその他の部分は省略してある。ま
た、断面を示すハッチング等は一部分を除き省略する。
【0005】図3は、ボール半田を基板に搭載して半田
バンプを形成する方法である。
【0006】まず、基板10上に予めパッド12を配列
して設け、そのパッド12上にフラックス14を塗布し
ておく(図3の(A))。
【0007】次に、マスク20を、基板10と平行にな
るように、上方に少し離してセットする。この時、同時
に、マスクの貫通孔20aの配列とパッド12の配列と
を対応させるようにする(図3の(B))。
【0008】次に、ボール半田30を、マスク20の貫
通孔20aに嵌め入れ、パッド12に接着する(図3の
(C))。
【0009】その後、マスク20を外してリフローさせ
ることで半田バンプ40が形成される(図3の
(D))。
【0010】図4は、半田ペーストを基板に印刷して半
田バンプを形成する方法である。
【0011】まず、基板10上に予めパッド12を配列
させておく(図4の(A))。
【0012】次に、マスク22を、基板10と平行にな
るように、上方にわずかに離してセットする。この時、
同時に、マスクの貫通孔22aの配列とパッド12の配
列とを対応させるようにする(図4の(B))。
【0013】次に、スキージ50により、半田ペースト
32を基板に印刷する。スキージ50を、角度を持たせ
て水平方向に動かすと、圧力により半田ペースト32は
貫通孔22aに充填され、この半田ペースト32が基板
10のパッド12上に載置される。(図4の(C))。
【0014】その後、マスク22を外してリフローさせ
ることで半田バンプ42が形成される(図4の
(D))。
【0015】
【発明が解決しようとする課題】しかしながら、上述し
た従来の2つのバンプ形成方法には、以下のような問題
点があった。図3で説明したような、個別のボール半田
を基板上に搭載する方法によれば、ばらつきが少なく安
定した大きさの半田バンプを得ることができる。反面、
個別のボール半田が必要であるため、半田ペーストを基
板上に印刷する方法に比べてコスト高となる。
【0016】一方、半田ペーストを基板上に印刷する方
法では、複数の接続箇所の半田バンプを一度に形成でき
るのでコストは安くてすむ。しかしボール半田を用いる
方法に比べて、ばらつきが少なく安定した大きさのバン
プを得ることが困難であり、また体積の大きなバンプを
得ることも困難である。印刷マスクの厚さや貫通孔の直
径を大きくしても、ある程度以上の大きさの半田バンプ
を得ることは望めない。なぜなら、マスクの厚さを大き
くすると、充填した半田ペーストがパッド上に完全に抜
けずに貫通孔に残留するようになるからであり、また、
厚みに合わせて貫通孔の直径を大きくするにしても、B
GAなどのように狭ピッチでバンプを形成する必要のあ
るものは、大きさに限界が生じてしまうからである。
【0017】たとえば、貫通孔の直径が0.72mmで
厚さが0.4mmであるマスクを使用して印刷しても、
マザーボードに接続する前の高さが0.38mmのバン
プを形成するのが限界である。これは直径が0.4mm
のボール半田をリフローして形成した半田バンプと同じ
体積のものである。
【0018】一般に、BGA基板は、数十〜数百の端子
を有し、これらが半田バンプによってマザーボードと接
続されている。半田バンプには力学的な応力が作用して
いるが、この応力によって生ずる剪断歪が大きくなると
バンプが破断することが知られている。
【0019】多数の半田バンプの一つでも破断してしま
うと、マザーボードとBGA基板との接続全体が破断と
なってしまうため、一般にBGA基板とマザーボードと
の接続寿命は、多数の半田バンプの中、最も破断しやす
いと思われる半田バンプの寿命と同義に論ぜられる。こ
こで最も破断しやすい半田バンプとは、最も応力のかか
る半田バンプであると考えられ、すなわちBGA基板の
力学的中心よりの距離が最も大きいバンプであるといえ
る。そこで、このバンプに作用する剪断歪をγMAX とす
ると、BGA基板とマザーボードとの接続寿命Nfは、
剪断歪、材料定数および構造寸法と次のような関係にあ
ることが広く知られている。
【0020】Nf=A/γMAX 2 γMAX =Δα・L・ΔT/H ここで、Aは半田材料によって決まる定数、γMAX は剪
断歪、ΔαはBGA基板とマザーボード間の熱膨張係数
差、LはBGA基板の力学的中心と、この力学的中心か
ら最も離れた位置の半田バンプとの間の距離、ΔTは各
回の熱サイクルの温度差、Hは半田バンプの高さであ
る。
【0021】よって半田バンプの高さが低いと、BGA
基板とマザーボードとの間に発生する剪断歪が大きくな
り、バンプが破断して、その結果接続寿命が短くなるも
のである。
【0022】したがって従来から、コストが安く、しか
も、同時に剪断歪により破断しにくい大きさの半田バン
プを形成する方法が望まれていた。
【0023】
【課題を解決するための手段】このため、この発明によ
れば、BGAの半田バンプを形成するに当たり、マスク
に配列された複数の貫通孔に、形状が維持できる程度の
粘性を有する半田ペーストを充填し、この充填された半
田ペーストを、予備半田バンプとして型抜きすることに
よって貫通孔に対応した位置に設けてあるパッド上にそ
れぞれ配列させ、この予備半田バンプをリフローさせて
半田バンプに変えることを工程上の特徴とする。
【0024】ここで、予備半田バンプとは、型抜き後に
パッド上に載置された柱状の半田ペーストのことであ
る。
【0025】なお、この発明の実施に当たり、前述の貫
通孔の各々の孔が占める柱状空間の容積を、所望の半田
バンプの体積を半田ペースト中の半田成分の体積比で割
った値とすることが望ましい。
【0026】また、前述の型抜きに打ち抜き治具を用い
るのが好ましい。
【0027】
【作用】上述したこの発明の半田バンプの形成方法によ
れば、マスクに配列された複数の貫通孔に、形状が維持
できる程度の粘性を有する半田ペーストを充填している
ため、形崩れすることなく貫通孔と同じ形状の予備半田
バンプに型抜きすることができる。
【0028】また、半田ペーストを充填し型抜きするこ
とにより、印刷する方法と同様に、BGA基板とマザー
ボードとの接続箇所数分の半田バンプを一度に形成でき
る。
【0029】ここでいう、半田ペースト中には半田成分
以外にフラックス、増粘剤、潤滑剤等が含まれている。
これら半田成分以外の成分は、リフロー後に半田バンプ
や基板上に付着して残るが、最終的には洗浄される。す
なわち、最終的に形成される半田バンプの体積は半田ペ
ーストの体積に比べて減少する。このことより、貫通孔
の容積を、所望の半田バンプの体積を半田ペースト中の
半田成分の体積比で割った値とすると、リフロー後に所
望の体積の半田バンプを得ることができる。
【0030】また、型抜きを行うときに、マスクの貫通
孔に対応した形状の、打ち抜き治具を使用すると、型抜
きを容易にするだけでなく、一度にパッド上に打ち抜く
ことができるため、作業の簡略化につながる。
【0031】
【実施例】以下、図面を参照して、この発明の実施例に
つき説明する。なお、各図は、発明が理解できる程度に
概略的に示してあるにすぎない。また、以下の説明にお
いて、特定の材料および条件等を用いるが、これらは好
適例の一つにすぎず、したがって、この発明では何らこ
れに限定されるものではない。さらに、図3および図4
に示した構成成分と同一の構成成分には同一の符号を付
して示し、また、断面を示すハッチング等は一部分を除
き省略する。
【0032】図1および図2はこの発明の実施例におけ
る半田バンプの製造工程の断面図を示している。
【0033】まず、複数の貫通孔24aが配列形成され
たマスク24に、形状が維持できる程度の粘性を有する
半田ペースト34を充填する。
【0034】そのため、この実施例では、まず、マスク
24の下に当て具26を装着する(図1の(A))。マ
スク24の厚さは1.9mmで貫通孔24aの直径は
0.6mmであるものとする。
【0035】次に、貫通孔24a中に半田ペースト34
を充填する(図1の(B))。このとき使用する半田ペ
ースト34は、後に型抜きをするときに形崩れしない程
度の粘性を有するものが望ましい。また、当て具26を
使用するのは、半田ペースト34が、充填時に貫通孔2
4aから漏れ出さないようにするためである。
【0036】次に、貫通孔24aに充填された半田ペー
スト34を型抜きすることによって、基板10上のパッ
ド12上に予備半田バンプ34aを載置させる。
【0037】このため、この実施例では、まず、基板1
0上に予めパッド12を配列して設けておく(図1の
(C))。このパッド12の形状に、上述のマスク24
の貫通孔24aが対応させてある。貫通孔24aの形状
を、必ずしもパッド12と同一にする必要はないが、バ
ンプの形成が可能な範囲であるものとし、パッド12の
それぞれのピッチと、貫通孔24aのそれぞれのピッチ
とは等しいものとする。
【0038】次に、マスク24において、充填した半田
ペースト34の余分な部分をスキージで除去する(図示
せず)。その後、マスク24を当て具26から取り外
し、基板10と平行になるように、上方に少し離してセ
ットする。このとき、同時に、マスクの貫通孔24aの
配列とパッド12の配列とを対応させるようにする(図
1の(D))。
【0039】その後、打ち抜き治具28を用いて半田ペ
ースト34をマスク24から押し出す。このため、打ち
抜き治具28には、マスク24に形成された貫通孔24
aと対応する位置に突出部28aが形成されている(図
2の(A))。
【0040】まず、打ち抜き治具28をマスク24の上
方に設置する。このとき、打ち抜き治具28に形成され
た突出部28aと貫通孔24aとの位置を合わせる必要
があることはもちろんである。
【0041】この打ち抜き治具28の突出部分28aの
形状は、マスク24の貫通孔24aと必ずしも同形状に
は限定しないが、打ち抜いて型抜きをすることが可能な
程度の大きさを有するものとし、突出部分28aのそれ
ぞれのピッチと、貫通孔24aのそれぞれのピッチとは
等しいものとする。
【0042】次に、打ち抜き治具28を垂直に降ろし、
貫通孔24aを打ち抜いて半田ペースト34をパッド1
2上に一度に型抜きする。このときの型抜きされた柱状
の半田ペーストを、予備半田バンプ34aとする(図2
の(B))。
【0043】その後、マスク24と打ち抜き治具28を
取り外し、予備半田バンプ34aをリフローさせること
により(図示せず)、半田バンプ44が形成される(図
2の(C))。このとき形成された半田バンプ44の体
積は約0.268mm3 になり、これはリフロー前の予
備半田バンプ34aの体積の1/2であると同時に、直
径0.8mmのボール半田の体積とほぼ同じである。
【0044】
【発明の効果】上述した説明からも明らかなように、こ
の発明の半田バンプ形成方法によれば、BGAの半田バ
ンプを形成するに当たり、マスクに配列された複数の貫
通孔に、形状が維持できる程度の粘性を有する半田ペー
ストを充填するので、形崩れすることなく、貫通孔と同
じ形状の予備半田バンプに型抜きすることができる。
【0045】また、貫通孔の各々に充填された半田ペー
ストを、貫通孔と対応した位置に設けてあるパッド上に
型抜きすることによって、BGA基板とマザーボードの
接続箇所数分の半田バンプが一度に形成され、コストの
低減ができる。
【0046】同時に、リフロー後の半田バンプの体積が
予備半田バンプ(半田ペースト)の体積に比べて減少す
ることを利用して、予めマスクの貫通孔の容積を、形成
したい半田バンプの体積を半田ペースト中の半田成分の
体積比で割った値に設定しておく。そうすれば、基板の
応力がチップに伝わっても、破断するおそれのない程度
の大きさを持つ半田バンプを形成することができる。
【0047】また、型抜きするときに、打ち抜き治具を
用いることによって、作業を容易にし、簡略化させるこ
とができる。
【図面の簡単な説明】
【図1】(A)〜(D)は、この発明の実施例の説明に
供する製造工程図である。
【図2】(A)〜(C)は、図1に続く、この発明の実
施例の説明に供する製造工程図である。
【図3】(A)〜(D)は、従来の、ボール半田を基板
に搭載して半田バンプを形成する方法を説明するための
製造工程図である。
【図4】(A)〜(D)は、従来の、半田ペーストを基
板に印刷して半田バンプを形成する方法を説明するため
の製造工程図である。
【符号の説明】
10:基板 12:パッド 14:フラックス 20:マスク 20a:貫通孔 22:マスク 22a:貫通孔 24:マスク 24a:貫通孔 26:当て具 28:打ち抜き治具 28a:突出部分 30:ボール半田 32、34:半田ペースト 34a:予備半田バンプ 40、42、44:半田バンプ 50:スキージ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ボールグリッドアレイの半田バンプを形
    成するに当たり、 マスクに配列された複数の貫通孔に、形状が維持できる
    程度の粘性を有する半田ペーストを充填し、 前記充填された半田ペーストを、予備半田バンプとして
    型抜きすることによって前記貫通孔に対応した位置に設
    けてあるパッド上にそれぞれ配列させ、 前記予備半田バンプをリフローさせて該予備半田バンプ
    から半田バンプに変えることを特徴とする半田バンプ形
    成方法。
  2. 【請求項2】 請求項1に記載の半田バンプ形成方法に
    おいて、前記貫通孔の各々の孔が占める柱状空間の容積
    を、前記半田バンプの体積を前記半田ペースト中の半田
    成分の体積比で割った値とすることを特徴とする半田バ
    ンプ形成方法。
  3. 【請求項3】 請求項1に記載の半田バンプ形成方法に
    おいて、前記型抜きに打ち抜き治具を用いることを特徴
    とする半田バンプ形成方法。
JP6158622A 1994-07-11 1994-07-11 半田バンプ形成方法 Withdrawn JPH0831830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6158622A JPH0831830A (ja) 1994-07-11 1994-07-11 半田バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6158622A JPH0831830A (ja) 1994-07-11 1994-07-11 半田バンプ形成方法

Publications (1)

Publication Number Publication Date
JPH0831830A true JPH0831830A (ja) 1996-02-02

Family

ID=15675739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6158622A Withdrawn JPH0831830A (ja) 1994-07-11 1994-07-11 半田バンプ形成方法

Country Status (1)

Country Link
JP (1) JPH0831830A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326552A (ja) * 1996-06-06 1997-12-16 Ueno Seiki Kk 半田載置方法及び半田載置装置
EP0846520A1 (en) * 1996-12-06 1998-06-10 The Furukawa Electric Co., Ltd. Solder bump forming method, solder bump forming apparatus, head unit for use therein and soldering method using the head unit
US6196444B1 (en) * 1996-07-17 2001-03-06 International Business Machines Corporation Method and apparatus for soldering ball grid array modules to substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326552A (ja) * 1996-06-06 1997-12-16 Ueno Seiki Kk 半田載置方法及び半田載置装置
US6196444B1 (en) * 1996-07-17 2001-03-06 International Business Machines Corporation Method and apparatus for soldering ball grid array modules to substrates
EP0846520A1 (en) * 1996-12-06 1998-06-10 The Furukawa Electric Co., Ltd. Solder bump forming method, solder bump forming apparatus, head unit for use therein and soldering method using the head unit
US6053398A (en) * 1996-12-06 2000-04-25 The Furukawa Electric Co., Ltd. Solder bump forming method, solder bump forming apparatus, head unit for use therein and soldering method using the head unit

Similar Documents

Publication Publication Date Title
US5968670A (en) Enhanced ceramic ball grid array using in-situ solder stretch with spring
KR0153212B1 (ko) 반도체 장치의 상호 접속 구조 및 상호 접속 방법
US6274474B1 (en) Method of forming BGA interconnections having mixed solder profiles
EP1207727B1 (en) Compliant laminate connector
KR980013574A (ko) 스트레스 경감을 위한 히트 싱크가 부착된 칼럼 그리드 어레이(Column Grid Array Substrate Attachment with Geat Sink Stress Rdlief)
US6979636B1 (en) Method for forming heightened solder bumps on circuit boards
US4774760A (en) Method of making a multipad solder preform
EP0536418A1 (en) Semiconductor device and manufacturing method therefor
US6277222B2 (en) Electronic component connecting method
US6791035B2 (en) Interposer to couple a microelectronic device package to a circuit board
KR100338167B1 (ko) 전기접촉자및그의제조방법
KR20080031270A (ko) Mosfet bga용 절곡 프레임 캐리어
JPH0831830A (ja) 半田バンプ形成方法
EP1460888A1 (en) Low-profile electronic circuit module and method for manufacturing the same
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
JP4457879B2 (ja) プリント基板の製造方法
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
JP2001230537A (ja) ハンダバンプの形成方法
JP5067107B2 (ja) 回路基板および半導体装置
KR20000068303A (ko) 반도체 패키지 및 그 제조 방법
JP2001085832A (ja) 電子部品実装構造とその実装方法
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
KR100426391B1 (ko) 금속 범프의 제조 방법
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002