JPH0831807B2 - 伝送中にデイジタル減衰および／または符号変換の実施される、パリテイチエツク可能な２進符号語の処理法 - Google Patents

伝送中にデイジタル減衰および／または符号変換の実施される、パリテイチエツク可能な２進符号語の処理法

Info

Publication number
JPH0831807B2
JPH0831807B2 JP2015160A JP1516090A JPH0831807B2 JP H0831807 B2 JPH0831807 B2 JP H0831807B2 JP 2015160 A JP2015160 A JP 2015160A JP 1516090 A JP1516090 A JP 1516090A JP H0831807 B2 JPH0831807 B2 JP H0831807B2
Authority
JP
Japan
Prior art keywords
parity
bit
code word
read
codeword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2015160A
Other languages
English (en)
Other versions
JPH02234517A (ja
Inventor
ゲルト・ベツカー
ロステイスラフ・カデルカ
ルードルフ・クルメナツカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH02234517A publication Critical patent/JPH02234517A/ja
Publication of JPH0831807B2 publication Critical patent/JPH0831807B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、伝送中にデイジタル減衰および／または符
号変換のなされるパリテイチエツク可能な２進符号語の
処理法に関する。
従来技術 この種の方法は、デイジタル交換装置の周辺のインタ
ーフェース群における通話−／データ情報の伝送と関連
づけて用いられる。この場合この交換装置においては、
通話−およびデータ情報を形成する２進符号値にはパリ
テイビツトが伴なわれ、この２進符号値が例えば会議接
続に関連づけられる時は、この２進符号値が、デイジタ
ル減衰機能を形成させるための回路装置を作動する。こ
の回路装置は場合により、Ａ規則に対応する符号形式か
らμ規則に相応する符号形式への符号変換をおよびその
逆の符号変換を行なう。この符号変換により、交換装置
の使用されている電話網に設けられてた各州（地域）固
有の符号化に、この交換装置が適合調整される。
デイジタル減衰のないし符号変換の機能の形成の結果
として、この種の減衰および／または符号変換を形成す
る装置から送出される符号語は、この種の処理の前の相
応の符号語とは別のパリテイを有する。そのため後続の
伝送されるべき、減衰および／または符号変換された符
号語のために、新たにパリテイビツトを形成する必要が
ある。しかしこのことは、中央局で行なわれる符号監視
の際に検出できないような、到来する符号語の有するパ
リテイエラーが場合により発生することを意味する。
発明の解決すべき問題点 本発明の課題は、デイジタル減衰および／または符号
変換の実施により、以前に既に生じたパリテイエラーを
検出できなくなつてしまうようにはさせないことを保証
する、パリテイチエツクされる２進符号語の処理の方法
を提供することである。
問題点を解決するための手段 この課題は請求項１の特徴部分に示された構成により
解決されている。
この本発明の方法により次のことが保証される。即ち
到来する符号語において既にパリテイが正しくない場合
は、この減衰および／または符号変換の実施後に、本発
明におり処理されるパリテイビツトと共に伝送される符
号語にも正しくないパリテイが存在することが、保証さ
れる。
請求項２以下のように本発明の方法を公的に実施する
ことができる。
この場合、請求項４による解決手段は著しくわずかな
ハードウエア費用で実施できるが、比較的大きい動作伝
播時間を有する。
これに対して請求項５による実施は、動作伝播時間の
点では請求項４の構成よりも有利であるが、損失電力は
一層大きい。
請求項６および７による実施は、ハードウエア費用と
損失電力に関しては最も有利な解決手段であり、動作伝
播時間に関しては前記の２つの解決手段の中間にある。
この場合この動作伝播時間は、冒頭に述べた代表的な交
換装置の最も速いシステムクロツクパルスの周期よりも
一層短かい。そのためこの動作伝播時間はこれとの関連
において、そのまま許容される。
実施例の説明 次に本発明を３つの実施例と図面を用いて説明する。
第１図は、デイジタル減衰および／または符号変換を
行なうことのできる装置の実質的な構成部分として、プ
ログラミング可能な読み出しメモリPROMを示す。このメ
モリの入力側に入伝送方向用のデータ線路DLaが接続さ
れており、この線路でこの場合は８ビツトを含む２進符
号語が伝送される。この２進符号語は、これに、別個の
線路PLでその都度に伝送されるパリテイビツトが伴なう
ことにより、パリテイチエツクがなされる。さらに入力
側に多重制御線路SLが接続されており、その個別線路へ
制御ビツトが供給される。これらの制御ビツトは、実施
されるべきデイジタル減衰および／または符号変換の種
別を定める。前記の線路DLaおよびSLへ到来するビツト
は、メモリPROMに対する制御アドレスとして用いられ
る。
メモリの出力側に出伝送方向用のデータ線路DLgが接
続されている。
読み出しメモリPROMの中に情報部分を表わす符号語が
含まれている。この情報部分は、データ線路DLaへ到来
する相応の符号化された情報部分よりも、多重制御線路
SLにおける所属の制御ビツトにより定められる重ないし
規模において減衰されている。さらに相応の符号語がμ
規則により符号化または復号化されている時に、この減
衰された情報部分を第２の符号表現形式で例えばＡ規則
による符号位置で表わす符号語が含まれている。
入伝送方向用のデータ線路DLaに到来する２進符号語
値のデイジタル減衰および／または符号変換の実施は次
のように行なわれる。即ちこれらの符号語が、所望の減
衰および／または符号変換を指示する制御ビツトと共に
所望の減衰された情報値を所望の符号表現で表わす符号
語が記憶されている記憶場所を制御するようにして、行
なわれている。この符号語は次に出伝送方向用の伝送線
路DLgへ達する。
この種のデイジタル減衰および／または符号変換を実
施する場合、読み出されてさらに伝送される符号語が、
入伝送方向用の伝送線路DLaにおける符号語の場合のパ
リテイとは異なるパリテイを有するのは当然である。そ
の結果、到来する符号語のパリテイエラーの発生が、後
で中央局において実施される符号監視の際に、もはや検
出できない。
メモリPROMから読み出されてパリテイビツトと共に伝
送されるデータも、相応に到来するデータに正しくない
パリテイが検出された時に、正しくないパリテイで転送
されることを保証するために、第１図に示された本発明
の実施例の場合は、次のように構成されている。即ち入
伝送方向用の伝送線路DLaに到来する符号語の、第１パ
リテイ発生器P1を用いて行なわれるパリテイチエツクの
結果を、メモリPROMから読み出された符号語のための第
２のパリテイ発生器P2が形成するパリテイビツトと、排
他オア作用で結合し、次にこの排他オア作用が、相応の
線路PLgへ定められたパリテイビツトを生ずるようにす
る。パリテイチエツクの際に第１のパリテイ発生器P1の
１ビツトの所期のパリテイの前提の下に、正しいパリテ
イの場合は、常に２進値０の結果ビツトが供給され、正
しくないパリテイの場合は２進値１の結果ビツトが供給
される。その結果、到来する２進符号語における正しく
ないパリテイの場合は、メモリから読み出されて転送さ
れるべき相応の２進符号語のパリテイビツト−これはパ
リテイ発生器P2により形成される−は反転されて、その
結果、このパリテイビツトと共に転送される符号語は正
しくないパリテイを有し、この符号語は次に集中局で検
出して記録することができる。
第１図の装置の場合は３つの動作伝播時間が、即ちメ
モリPROMの動作伝播時間、第２のパリテイ発生器P2の動
作伝播時間および排他オア素子EOの動作伝播時間が加算
されるため、比較的緩慢に動作する装置が用いられる。
第２図に示された装置は動作時間に関しては第１図の
装置より有利である。この装置は、第１図のプログラミ
ング可能な読み出しメモリPROMに相応するPROM1のほか
に、第２のプログラミング可能な読み出しメモリPROM2
を有する。PROM2は第１のメモリPROM1の制御アドレスと
同じ制御アドレスにより作動される。PROM2の中に、第
１メモリの中に含まれている符号語に所属するパリテイ
ビツトが記憶されている。そのため第１図に示された第
２のパリテイ発生器P2を省略することができる。それに
代えて、第１の読み出しメモリPROM1の中に記憶される
符号語が読み出されるのと同時に、第２のメモリPROM2
から読み出されるパリテイビツトが、排他オア素子EOへ
直接導びかれる。このEOの別の入力側に第１パリテイ発
生器P1−第１図のP1に相応する−から供給される結果ビ
ツトが達する。この解決手段は第１図のそれよりも、回
路実施の場合に、より多くの部品面積が必要とされさら
に特により高い損失電力が生ずる。
本発明の方法の第３の実施例を第３図を用いて説明す
る。この装置はハードウエアに関してもソフトウエアに
関しても、第１図および第２図を用いて説明された解決
手段よりも有利であり、動作時間の遅延に関しては前記
の２つの解決手段の間にある。しかしこの動作伝播時間
は常に、この種の方法を有利に適用すると、代表的なデ
イジタル交換装置における最も速い装置クロツクパルス
（例えば8192MHz）の周期よりも一層短かい。そのため
この３番目の解決手段が最適のものとされる。
第３図の装置もプログラミング可能な読み出しメモリ
PROMを有する。しかしこの中には、入伝送方向用のデー
タ線路DLaに到来する符号語が、所定の減衰のないし符
号変換の考慮の下に、相応の符号語が、極性を定める最
上位ビツトなしに、記憶されている。そのためPROMの制
御アドレスとして、例えば８ビツトを含む到来符号語の
中から７つの下位ビツトだけが用いられる。これらのビ
ツトにはさらに、前述のように、多重制御線路SLに供給
される複数個の制御ビツトが到来する。極性ビツトでは
なく読み出しメモリPROMの中には、ここに記憶された符
号語のパリテイビツトが共に記憶されている。このパリ
テイビツトは、第１図の実施例の場合は読み出しの後に
はじめてパリテイビツト発生器P2を用いて形成される
か、第２図の実施例の場合は第２の読み出しメモリPROM
2の中に記憶されているものである。
この構成の基本思想は、デイジタル減衰の実施の場合
も符号変換の場合も極性ビツトは変化されないというこ
とである。そのため到来する２進符号語の極性ビツト
は、第１図において示されたように、読み出しメモリPR
OMから読み出される。７つのビツトしか含まない符号語
に再び付加される。
第１図および第２図の実施例の場合のようにパリテイ
発生器P1を用いて、到来する符号語ビツトのパリテイが
チエツクされる。この場合にも１ビツトのパリテイが前
提とされ、そのため、パリテイが正しい場合は２進値０
の結果ビツトが送出され、パリテイが正しくない場合は
２進値１の結果ビツトが送出される。
読み出しメモリPROMの中に記憶されている符号語に対
する各々のパリテイビツトは、２進値０を有する極性ビ
ツトの前提の下に形成されて同じく読み出しメモリPROM
の中に記憶されている。そのため１ビツトのパリテイを
チエツクするという前提の下に、極性ビツトが２進値１
を有する場合は、パリテイ発生器P1の結果ビツトの反転
が行なわれる。このことは第１の排他オア素子EO1を用
いて行なわれる。このEO1へは線路VZへ到来する符号語
の極性ビツトならびに、パリテイ発生器P1の結果ビツト
が、入力信号として導びかれる。さらにこのEO1は次に
その出力信号により、読み出しメモリPROMから読み出さ
れて後続の伝送のために定められるパリテイビツトを反
転するかしないかを定める。この決定は第２の排他オア
素子EO2を用いて行なわれる。このEO2へは、線路PLZの
前述のパリテイビツトがならびに第１の排他オア素子EO
1の出力信号が導びかれ、EO2は次に、排他オア素子EO1
が２進値１を有する出力信号を送出する時に、前述のパ
リテイビツトの反転を行なわせる。排他オア素子EO2の
出力信号は最後に線路PLgへ、読み出しメモリPROMから
読み出されて相応の極性ビツトと一体化された符号語と
共に、さらに伝送される。
発明の効果 本発明により、到来する信号が正しくないパリテイチ
エツクを有する時に、デイジタル変換の後におよび／ま
たは符号変換の後にも、以後に伝送される２進語に正し
くないパリテイが存在することを保証する装置が提供さ
れる。
【図面の簡単な説明】
第１図は本発明の方法を実施するための第１実施例の回
路装置のブロツク図、第２図はその第２実施例のブロツ
ク図、第３図は第３実施例のブロツク図をそれぞれ示
す。 DLa……入伝送方向用のデータ線路、Dlg……出伝送方向
用のデータ線路、P1……パリテイビツト線路、PROM,PRO
M1,PROM2……読み出しメモリ、P1,P2……パリテイ発生
器、EO,EO1,EO2……排他オア素子、PLg……パリテイビ
ツト線路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−34656（ＪＰ，Ａ) 特開 昭57−13836（ＪＰ，Ａ) 実開 昭62−62360（ＪＰ，Ｕ) 米国特許4155070（ＵＳ，Ａ) 欧州特許出願公開267499（ＥＰ，Ａ)

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】伝送中にデイジタル減衰および／または符
    号変換の実施される、パリテイチエツク可能な２進符号
    語の処理法において、符号語を、デイジタル減衰および
    ／または符号変換を実施する前にパリテイチエツクを行
    なうようにし、さらにデイジタル減衰および／または符
    号変換の実施後に後続の伝送のために定められる符号語
    に適用される、後続の伝送されるべきパリテイビツト
    を、前記のパリテイチエツクが正しくないパリテイの存
    在を検出した時に、反転することを特徴とする、伝送中
    にデイジタル減衰および／または符号変換の実施される
    パリテイチエツク可能な２進符号語の処理法。
  2. 【請求項２】デジタル減衰および／または符号変換の実
    施を読み出しメモリの読み出しにより行なうようにし、
    この場合この読み出しメモリを、到来する符号語および
    制御アドレスとしての別の制御ビツトにより制御するよ
    うにし、さらに該読み出しメモリは、減衰された値にお
    よび／または変換された符号形式に相応する、後続の伝
    送のために定められた符号語を含むようにした請求項１
    に記載の方法において、さらにこの後続の伝送のために
    定められた符号語をそれらの転送前にその都度に、相応
    の到来する符号語のパリテイチエツクの結果ビツトと結
    合するようにした請求項１記載の方法。
  3. 【請求項３】パリテイチエツクを１ビツトのパリテイの
    検査で行なうようにした請求項２記載の方法において、
    前記の結合が排他オア結合であるようにした方法。
  4. 【請求項４】後続の伝送のために定められた符号語のパ
    リテイビツトを、読み出しメモリ（PROM）からの符号語
    の読み出しの後に形成するようにした請求項２又は３記
    載の方法。
  5. 【請求項５】後続の伝送のために定められた符号語のパ
    リテイビツトが、第１の読み出しメモリ（PROM1）と同
    時に読み出される第２の読み出しメモリ（PROM2）の中
    に、所属の符号語のアドレスと同じアドレスの下に記憶
    されているようにした請求項２又は３記載の方法。
  6. 【請求項６】読み出しメモリ（PROM）の中に、後続の伝
    送のために定められた符号語を、その極性を定める最上
    位ビツトは除去して記憶するようにして、この場合、そ
    れに代えて、後続の伝送されるべき符号語の極性ビツト
    としては、相応の到来する符号語の極性ビツトを用いる
    ようにし、さらに前記読み出しメモリの中には後続の伝
    送されるべき符号語の記憶された部分に適用されるパリ
    テイビツトが記憶されているようにし、さらに相応の到
    来する符号語のパリテイチエツクが正しくないパリテイ
    の存在を検出した時に、または当該の符号語に所属する
    極性ビツトが、パリテイチエツクされる２進値と同じ２
    進値を有する時に、前記のパリテイビツトを反転するよ
    うにした請求項２又は３記載の方法。
  7. 【請求項７】１ビツトのパリテイをチエツクするように
    した請求項６記載の方法において、到来する符号語の極
    性ビツトと、この到来する符号語のパリテイチエツク
    （P1）の結果ビツトとを排他オア作用（EO1）の形式で
    結合し、さらにこの結合の結果ビツトを、後続の伝送さ
    れるべき符号語の記憶された部分に適用されるそれぞれ
    相応のパリテイビツトと、転送のために定められたパリ
    テイビツトの２進値を定めるために、同様に排他オア作
    用（EO2）の形式で結合するようにした方法。
JP2015160A 1989-01-27 1990-01-26 伝送中にデイジタル減衰および／または符号変換の実施される、パリテイチエツク可能な２進符号語の処理法 Expired - Lifetime JPH0831807B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89101434.2 1989-01-27
EP89101434A EP0379625B1 (de) 1989-01-27 1989-01-27 Verfahren zur Behandlung von paritätsüberwachbaren Binärcodeworten, die im Zuge ihrer Übertragung eine digitale Dämpfung und/oder Codekonvertierung erfahren

Publications (2)

Publication Number Publication Date
JPH02234517A JPH02234517A (ja) 1990-09-17
JPH0831807B2 true JPH0831807B2 (ja) 1996-03-27

Family

ID=8200912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015160A Expired - Lifetime JPH0831807B2 (ja) 1989-01-27 1990-01-26 伝送中にデイジタル減衰および／または符号変換の実施される、パリテイチエツク可能な２進符号語の処理法

Country Status (6)

Country Link
US (1) US5123019A (ja)
EP (1) EP0379625B1 (ja)
JP (1) JPH0831807B2 (ja)
AT (1) ATE125404T1 (ja)
DE (1) DE58909353D1 (ja)
ES (1) ES2074058T3 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285456A (en) * 1991-05-15 1994-02-08 International Business Machines Corporation System and method for improving the integrity of control information
GB2281179B (en) * 1993-08-18 1998-03-11 Roke Manor Research Apparatus for use in equipment providing a digital radio link between a fixed and a mobile radio unit
US5856989A (en) * 1996-08-13 1999-01-05 Hewlett-Packard Company Method and apparatus for parity block generation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4155070A (en) 1977-12-01 1979-05-15 Northern Telecom Limited Code-converter with preservation of parity

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051355A (en) * 1976-04-29 1977-09-27 Ncr Corporation Apparatus and method for increasing the efficiency of random access storage
US4103823A (en) * 1976-12-20 1978-08-01 International Business Machines Corporation Parity checking scheme for detecting word line failure in multiple byte arrays
JPS5577260A (en) * 1978-12-05 1980-06-10 Fujitsu Ltd Error detection system of digital communication unit
JPS55105897A (en) * 1979-01-31 1980-08-13 Hitachi Koki Co Ltd Memory device
US4271521A (en) * 1979-07-09 1981-06-02 The Anaconda Company Address parity check system
JPS5713836A (en) * 1980-06-27 1982-01-23 Toshiba Corp Channel synchronization system
US4429391A (en) * 1981-05-04 1984-01-31 Bell Telephone Laboratories, Incorporated Fault and error detection arrangement
JPS5834656A (ja) * 1981-08-25 1983-03-01 Fujitsu Ltd 符号変換方式
US4580265A (en) * 1983-06-30 1986-04-01 International Business Machines Corporation Failure detection method and apparatus
US4730320A (en) * 1985-02-07 1988-03-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
JPS6262360U (ja) * 1985-10-04 1987-04-17
US4700358A (en) * 1985-11-18 1987-10-13 Hayes Microcomputer Products, Inc. Synchronous/asynchronous modem
US4774712A (en) * 1986-10-01 1988-09-27 International Business Machines Corporation Redundant storage device having address determined by parity of lower address bits
JPS63102517A (ja) * 1986-10-20 1988-05-07 Nec Corp 機器障害信号伝送方式
ATE65654T1 (de) * 1986-10-31 1991-08-15 Siemens Ag Verfahren zur paritaetsbitermittlung und zur ueberwachung der uebertragung beim datenschieben sowie schaltungsanordnung zur durchfuehrung der verfahren.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4155070A (en) 1977-12-01 1979-05-15 Northern Telecom Limited Code-converter with preservation of parity

Also Published As

Publication number Publication date
EP0379625A1 (de) 1990-08-01
JPH02234517A (ja) 1990-09-17
US5123019A (en) 1992-06-16
ATE125404T1 (de) 1995-08-15
ES2074058T3 (es) 1995-09-01
EP0379625B1 (de) 1995-07-19
DE58909353D1 (de) 1995-08-24

Similar Documents

Publication Publication Date Title
US5553063A (en) Voice over data communication system
JPH0628874Y2 (ja) 交換装置
JP2000232409A (ja) 伝送システムおよびその動作方法
JPH0720096B2 (ja) 情報処理システム
GB1457930A (en) Digital message switching and transmitting system
JPS6281125A (ja) 差分符号化回路
JPH0783389B2 (ja) フレーム構成装置
JPH0831807B2 (ja) 伝送中にデイジタル減衰および／または符号変換の実施される、パリテイチエツク可能な２進符号語の処理法
JPH0758482B2 (ja) バスシステム
JP3115110B2 (ja) 多重伝送装置のノード通信装置
JPS61292434A (ja) バツフアメモリ
JPH0691533B2 (ja) 音声／デ−タ総合ロ−カルエリアネツトワ−ク
JPH0350997A (ja) 時分割交換回路
JPH0152955B2 (ja)
JP2676820B2 (ja) 多重ファクシミリ信号処理装置
JPH0662039A (ja) セル化符号化方式
JP2790755B2 (ja) ファクシミリ装置
JPS641988B2 (ja)
JPS6346627B2 (ja)
JPH0356518B2 (ja)
JPS62178042A (ja) デジタルデ−タ伝送ネツトワ−クのタ−ミナル
JPH0444156A (ja) 転送データ生成装置
JPS62290249A (ja) 音声パケツト装置
JPH0476147B2 (ja)
JPH01162025A (ja) 時分割スイッチ装置