JPH08308135A - バッテリパック - Google Patents
バッテリパックInfo
- Publication number
- JPH08308135A JPH08308135A JP7113485A JP11348595A JPH08308135A JP H08308135 A JPH08308135 A JP H08308135A JP 7113485 A JP7113485 A JP 7113485A JP 11348595 A JP11348595 A JP 11348595A JP H08308135 A JPH08308135 A JP H08308135A
- Authority
- JP
- Japan
- Prior art keywords
- secondary battery
- charger
- fet
- battery
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
- Battery Mounting, Suspending (AREA)
Abstract
(57)【要約】
【目的】 バッテリパックが正常動作しなくなることを
防止する。 【構成】 充電電流が流れない方向に配置された寄生ダ
イオード４Ａを有する過充電防止用のＦＥＴ（電界効果
トランジスタ）４のドレインが、２次電池Ｅの−端子と
接続され、そのソースが、ＦＥＴ３およびＦＥＴ４のオ
ン／オフ制御を行うＣＰＵ１のグランド端子ＧＮＤと接
続されており、これにより、ＦＥＴ４がオンまたはオフ
のいずれの状態であっても、ＣＰＵ１のグランド端子Ｇ
ＮＤの電位が、負荷／充電器５の端子ＥＣ−の電位と同
一になるようになされている。
防止する。 【構成】 充電電流が流れない方向に配置された寄生ダ
イオード４Ａを有する過充電防止用のＦＥＴ（電界効果
トランジスタ）４のドレインが、２次電池Ｅの−端子と
接続され、そのソースが、ＦＥＴ３およびＦＥＴ４のオ
ン／オフ制御を行うＣＰＵ１のグランド端子ＧＮＤと接
続されており、これにより、ＦＥＴ４がオンまたはオフ
のいずれの状態であっても、ＣＰＵ１のグランド端子Ｇ
ＮＤの電位が、負荷／充電器５の端子ＥＣ−の電位と同
一になるようになされている。
Description
【０００１】
【産業上の利用分野】本発明は、例えば過充電時に、２
次電池の充電電流をオフするための電界効果トランジス
タを有するバッテリパックに関する。
次電池の充電電流をオフするための電界効果トランジス
タを有するバッテリパックに関する。
【０００２】
【従来の技術】最近では、例えば電池監視用のＩＣ（In
tegrated Circuit）や温度センサを内蔵して２次電池の
状態（例えば、２次電池の電圧や、充放電電流、温度な
ど）をモニタし、充電器、あるいはコンピュータなどの
負荷との間でデータのやりとりを行う、スマートバッテ
リ（Smart Battery）あるいはインテリジェントバッテ
リなどと呼ばれるバッテリパックが実現されている。
tegrated Circuit）や温度センサを内蔵して２次電池の
状態（例えば、２次電池の電圧や、充放電電流、温度な
ど）をモニタし、充電器、あるいはコンピュータなどの
負荷との間でデータのやりとりを行う、スマートバッテ
リ（Smart Battery）あるいはインテリジェントバッテ
リなどと呼ばれるバッテリパックが実現されている。
【０００３】このようなバッテリパックを用いた場合に
は、そこから送信されてくる２次電池の状態に基づい
て、充電器あるいは負荷側で、比較的精度の高い残存容
量の計算などを行うことができる。
は、そこから送信されてくる２次電池の状態に基づい
て、充電器あるいは負荷側で、比較的精度の高い残存容
量の計算などを行うことができる。
【０００４】図２は、このような従来のバッテリパック
の一例の構成を示している。２次電池Ｅは、例えばリチ
ウムイオン系の電池で、その＋端子は、パック（バッテ
リパック）の端子ＥＢ＋に接続されており、またその−
端子は、２次電池Ｅに対して直列に接続されたＦＥＴ４
および３を介して、パックの端子ＥＢ−に接続されてい
る。
の一例の構成を示している。２次電池Ｅは、例えばリチ
ウムイオン系の電池で、その＋端子は、パック（バッテ
リパック）の端子ＥＢ＋に接続されており、またその−
端子は、２次電池Ｅに対して直列に接続されたＦＥＴ４
および３を介して、パックの端子ＥＢ−に接続されてい
る。
【０００５】ＣＰＵ（Central Proccessor Unit）１
は、ＦＥＴ（電界効果トランジスタ）（ＮチャネルＭＯ
Ｓ ＦＥＴ）３，４のゲート（Ｇ）に印加する電圧を制
御し、これによりＦＥＴ３，４をオン／オフさせるよう
になされている。なお、ＣＰＵ１の電源端子（ＣＰＵ１
に対し、電源を供給するための端子）は、定電圧部２を
介して、２次電池Ａの＋端子と端子ＥＢ＋との接続点に
接続されており、そのグランド端子ＧＮＤは、２次電池
Ｅの−端子と接続されている。
は、ＦＥＴ（電界効果トランジスタ）（ＮチャネルＭＯ
Ｓ ＦＥＴ）３，４のゲート（Ｇ）に印加する電圧を制
御し、これによりＦＥＴ３，４をオン／オフさせるよう
になされている。なお、ＣＰＵ１の電源端子（ＣＰＵ１
に対し、電源を供給するための端子）は、定電圧部２を
介して、２次電池Ａの＋端子と端子ＥＢ＋との接続点に
接続されており、そのグランド端子ＧＮＤは、２次電池
Ｅの−端子と接続されている。
【０００６】さらに、ＣＰＵ１は、パックのデータ端子
ＤＡＴＡＢにも接続されており、このデータ端子ＤＡＴ
ＡＢを介して送信されてくるデータに応じて、所定の処
理を行ったり、あるいは、図示せぬ温度センサなどから
供給される２次電池Ｅの温度その他の情報を、データ端
子ＤＡＴＡＢを介して出力するようにもなされている。
ＤＡＴＡＢにも接続されており、このデータ端子ＤＡＴ
ＡＢを介して送信されてくるデータに応じて、所定の処
理を行ったり、あるいは、図示せぬ温度センサなどから
供給される２次電池Ｅの温度その他の情報を、データ端
子ＤＡＴＡＢを介して出力するようにもなされている。
【０００７】定電圧部２は、ＣＰＵ１の電源端子とグラ
ンド端子ＧＮＤとの間の電圧が、所定の電圧（ＣＰＵ１
の電源として適切な電圧）以上となるときに、その電圧
を、所定の電圧に降下させるようになされている。
ンド端子ＧＮＤとの間の電圧が、所定の電圧（ＣＰＵ１
の電源として適切な電圧）以上となるときに、その電圧
を、所定の電圧に降下させるようになされている。
【０００８】ＦＥＴ３のドレイン（Ｄ）は、端子ＥＢ−
と接続されており、そのソース（Ｓ）は、ＦＥＴ４のソ
ースと接続されている。ＦＥＴ４のドレインは、ＣＰＵ
１のグランド端子ＧＮＤと２次電池Ｂの−端子との接続
点に接続されている。
と接続されており、そのソース（Ｓ）は、ＦＥＴ４のソ
ースと接続されている。ＦＥＴ４のドレインは、ＣＰＵ
１のグランド端子ＧＮＤと２次電池Ｂの−端子との接続
点に接続されている。
【０００９】ＦＥＴ３には、そのソースとドレインとの
間に、２次電池Ｅの充電電流が流れる方向に（従って、
２次電池Ｅの放電電流が流れない方向に）、寄生ダイオ
ード３Ａが形成されている。また、ＦＥＴ４には、その
ソースとドレインとの間に、２次電池Ｅの放電電流が流
れる方向に（従って、２次電池Ｅの充電電流が流れない
方向に）、寄生ダイオード４Ａが形成されている。
間に、２次電池Ｅの充電電流が流れる方向に（従って、
２次電池Ｅの放電電流が流れない方向に）、寄生ダイオ
ード３Ａが形成されている。また、ＦＥＴ４には、その
ソースとドレインとの間に、２次電池Ｅの放電電流が流
れる方向に（従って、２次電池Ｅの充電電流が流れない
方向に）、寄生ダイオード４Ａが形成されている。
【００１０】以上のように構成されるバッテリパック
は、端子ＥＣ＋，ＥＣ−、およびデータ端子ＤＡＴＡＣ
を有する負荷／充電器５を装着することができるように
なされている。なお、バッテリパックを負荷／充電器５
に装着した場合には、端子ＥＢ＋，ＥＢ−、またはデー
タ端子ＤＡＴＡＢと、端子ＥＣ＋，ＥＣ−、またはデー
タ端子ＤＡＴＡＣとがそれぞれ接続されるようになされ
ている。
は、端子ＥＣ＋，ＥＣ−、およびデータ端子ＤＡＴＡＣ
を有する負荷／充電器５を装着することができるように
なされている。なお、バッテリパックを負荷／充電器５
に装着した場合には、端子ＥＢ＋，ＥＢ−、またはデー
タ端子ＤＡＴＡＢと、端子ＥＣ＋，ＥＣ−、またはデー
タ端子ＤＡＴＡＣとがそれぞれ接続されるようになされ
ている。
【００１１】バッテリパックにおいては、ＣＰＵ１は、
通常（２次電池Ｅの電圧（以下、適宜、電池電圧とい
う）が、所定の範囲の電圧である場合）、ＦＥＴ３およ
び４のゲートに、Ｈレベルを印加しており、これにより
ＦＥＴ３および４を、オン状態にしている。
通常（２次電池Ｅの電圧（以下、適宜、電池電圧とい
う）が、所定の範囲の電圧である場合）、ＦＥＴ３およ
び４のゲートに、Ｈレベルを印加しており、これにより
ＦＥＴ３および４を、オン状態にしている。
【００１２】従って、端子ＥＢ＋とＥＢ−との間に、負
荷／充電器５が負荷として接続された場合、２次電池
Ｅ、端子ＥＢ＋，ＥＣ＋、負荷／充電器５、端子ＥＣ
−，ＥＢ−、ＦＥＴ３（ＦＥＴ３のドレインおよびソー
ス）、ＦＥＴ４（ＦＥＴ４のソースおよびドレイン）の
経路で、放電電流が流れる。
荷／充電器５が負荷として接続された場合、２次電池
Ｅ、端子ＥＢ＋，ＥＣ＋、負荷／充電器５、端子ＥＣ
−，ＥＢ−、ＦＥＴ３（ＦＥＴ３のドレインおよびソー
ス）、ＦＥＴ４（ＦＥＴ４のソースおよびドレイン）の
経路で、放電電流が流れる。
【００１３】このとき、ＣＰＵ１は、電池電圧を検出し
ており、これが、所定の第１の基準電圧（２次電池Ｅが
過放電状態になるおそれがある電圧）より小さくなると
（例えば、２次電池Ｅの容量が低下したり、あるいは端
子ＥＢ＋とＥＢ−とがショートされたときに、このよう
な状態になる）、ＦＥＴ３のゲートに、Ｌレベルを印加
し、これによりＦＥＴ３をオフにする。ＦＥＴ３の寄生
ダイオード３Ａは、充電電流が流れる方向、即ち放電電
流がながれない方向に接続されているため、ＦＥＴ３が
オフにされると、放電電流は遮断される。これにより、
過放電が防止される。従って、ＦＥＴ３は、過放電防止
用のＦＥＴということができる。
ており、これが、所定の第１の基準電圧（２次電池Ｅが
過放電状態になるおそれがある電圧）より小さくなると
（例えば、２次電池Ｅの容量が低下したり、あるいは端
子ＥＢ＋とＥＢ−とがショートされたときに、このよう
な状態になる）、ＦＥＴ３のゲートに、Ｌレベルを印加
し、これによりＦＥＴ３をオフにする。ＦＥＴ３の寄生
ダイオード３Ａは、充電電流が流れる方向、即ち放電電
流がながれない方向に接続されているため、ＦＥＴ３が
オフにされると、放電電流は遮断される。これにより、
過放電が防止される。従って、ＦＥＴ３は、過放電防止
用のＦＥＴということができる。
【００１４】また、端子ＥＢ＋とＥＢ−との間に、負荷
／充電器５が充電器として接続された場合、負荷／充電
器５、端子ＥＣ＋，ＥＢ＋、２次電池Ｅ，ＦＥＴ４，Ｆ
ＥＴ３，端子ＥＢ−，ＥＣ−の経路で、充電電流が流れ
る。
／充電器５が充電器として接続された場合、負荷／充電
器５、端子ＥＣ＋，ＥＢ＋、２次電池Ｅ，ＦＥＴ４，Ｆ
ＥＴ３，端子ＥＢ−，ＥＣ−の経路で、充電電流が流れ
る。
【００１５】このようにして充電が行われている間、Ｃ
ＰＵ１は、やはり電池電圧を検出しており、これが、所
定の第２の基準電圧（２次電池Ｅが過充電状態になるお
それがある電圧）より大きくなると（例えば、充電終了
時などにこのような状態になる）、ＦＥＴ４のゲート
に、Ｌレベルを印加し、これによりＦＥＴ４をオフにす
る。ＦＥＴ４の寄生ダイオード４Ａは、放電電流が流れ
る方向、即ち充電電流がながれない方向に接続されてい
るため、ＦＥＴ４がオフにされると、充電電流は遮断さ
れる。これにより、過充電が防止される。従って、ＦＥ
Ｔ４は、過充電防止用のＦＥＴということができる。
ＰＵ１は、やはり電池電圧を検出しており、これが、所
定の第２の基準電圧（２次電池Ｅが過充電状態になるお
それがある電圧）より大きくなると（例えば、充電終了
時などにこのような状態になる）、ＦＥＴ４のゲート
に、Ｌレベルを印加し、これによりＦＥＴ４をオフにす
る。ＦＥＴ４の寄生ダイオード４Ａは、放電電流が流れ
る方向、即ち充電電流がながれない方向に接続されてい
るため、ＦＥＴ４がオフにされると、充電電流は遮断さ
れる。これにより、過充電が防止される。従って、ＦＥ
Ｔ４は、過充電防止用のＦＥＴということができる。
【００１６】さらに、バッテリパックにおいては、負荷
／充電器５に装着された状態で、そこから、データ端子
ＤＡＴＡＣおよびＤＡＴＡＢを介して、２次電池Ｅの状
態を要求する制御信号が供給され、これがＣＰＵ１で受
信されると、ＣＰＵ１は、２次電池Ｅの状態（例えば、
その温度や電池電圧など）を、データ端子ＤＡＴＡＣお
よびＤＡＴＡＢを介して、負荷／充電器５に送信する。
これにより、負荷／充電器５は、２次電池Ｅの状態を認
識することができるようになされている。
／充電器５に装着された状態で、そこから、データ端子
ＤＡＴＡＣおよびＤＡＴＡＢを介して、２次電池Ｅの状
態を要求する制御信号が供給され、これがＣＰＵ１で受
信されると、ＣＰＵ１は、２次電池Ｅの状態（例えば、
その温度や電池電圧など）を、データ端子ＤＡＴＡＣお
よびＤＡＴＡＢを介して、負荷／充電器５に送信する。
これにより、負荷／充電器５は、２次電池Ｅの状態を認
識することができるようになされている。
【００１７】なお、ＣＰＵ１は、電池電圧が所定の電圧
以上である場合には、それを電源として、また電池電圧
が所定の電圧以下であって、負荷／充電器５が充電器と
してバッテリパックに接続された場合には、負荷／充電
器５から供給される電圧を電源として動作するようにな
されている。
以上である場合には、それを電源として、また電池電圧
が所定の電圧以下であって、負荷／充電器５が充電器と
してバッテリパックに接続された場合には、負荷／充電
器５から供給される電圧を電源として動作するようにな
されている。
【００１８】
【発明が解決しようとする課題】ところで、従来は、図
２に示したように、ＦＥＴ３および４は、端子ＥＢ−付
近に配置され、ＣＰＵ１のグランド端子ＧＮＤは、２次
電池Ｅの−端子とＦＥＴ４のドレインとの接続点に接続
されていた（あるいは、ＦＥＴ３，４は、図２に示した
配置位置とは、相互に逆の位置に配置され、ＣＰＵ１の
グランド端子ＧＮＤは、２次電池Ｅの−端子とＦＥＴ３
のソースとの接続点に接続されていた）。このため、充
電終了時などにおいて、上述したように、ＦＥＴ４がオ
フにされた場合には、ＣＰＵ１のグランド端子ＧＮＤの
電位が、負荷／充電器５のグランドの電位（通常は、端
子ＥＣ−の電位）と異なるものとなり、ＣＰＵ１が正常
動作しないことがあった。
２に示したように、ＦＥＴ３および４は、端子ＥＢ−付
近に配置され、ＣＰＵ１のグランド端子ＧＮＤは、２次
電池Ｅの−端子とＦＥＴ４のドレインとの接続点に接続
されていた（あるいは、ＦＥＴ３，４は、図２に示した
配置位置とは、相互に逆の位置に配置され、ＣＰＵ１の
グランド端子ＧＮＤは、２次電池Ｅの−端子とＦＥＴ３
のソースとの接続点に接続されていた）。このため、充
電終了時などにおいて、上述したように、ＦＥＴ４がオ
フにされた場合には、ＣＰＵ１のグランド端子ＧＮＤの
電位が、負荷／充電器５のグランドの電位（通常は、端
子ＥＣ−の電位）と異なるものとなり、ＣＰＵ１が正常
動作しないことがあった。
【００１９】即ち、ＦＥＴ４がオフになった状態におい
て、負荷／充電器５から印加される電圧（充電電圧）
が、電池電圧に比較して高い場合には、ＦＥＴ４のソー
スからドレインの方向（放電電流の流れる方向）に電流
が流れるように寄生ダイオード４Ａが形成されているた
め、そこで、０．６乃至０．８Ｖ程度の電圧降下を生じ
る。これにより、ＣＰＵ１のグランド端子ＧＮＤの電位
が、負荷／充電器５のグランドより、その寄生ダイオー
ド４Ａにおける電圧降下分だけ高くなり、例えば、ＣＰ
Ｕ１と負荷／充電器５とのデータ端子ＤＡＴＡＢおよび
ＤＡＴＡＣを介しての通信が不能になることなどがあっ
た。
て、負荷／充電器５から印加される電圧（充電電圧）
が、電池電圧に比較して高い場合には、ＦＥＴ４のソー
スからドレインの方向（放電電流の流れる方向）に電流
が流れるように寄生ダイオード４Ａが形成されているた
め、そこで、０．６乃至０．８Ｖ程度の電圧降下を生じ
る。これにより、ＣＰＵ１のグランド端子ＧＮＤの電位
が、負荷／充電器５のグランドより、その寄生ダイオー
ド４Ａにおける電圧降下分だけ高くなり、例えば、ＣＰ
Ｕ１と負荷／充電器５とのデータ端子ＤＡＴＡＢおよび
ＤＡＴＡＣを介しての通信が不能になることなどがあっ
た。
【００２０】さらに、何らかの原因で、ＦＥＴ４がオフ
状態となったまま、電池電圧が所定の電圧以下となり、
これにより、ＣＰＵ１が動作不能となったときには、バ
ッテリパックに、負荷／充電器５を充電器として接続し
ても、ＦＥＴ４のドレインからソースの方向には電流が
流れないため、ＣＰＵ１に電源が供給されず（従って、
ＦＥＴ４をオンにすることができず）、バッテリパック
が使用不能になる課題があった。
状態となったまま、電池電圧が所定の電圧以下となり、
これにより、ＣＰＵ１が動作不能となったときには、バ
ッテリパックに、負荷／充電器５を充電器として接続し
ても、ＦＥＴ４のドレインからソースの方向には電流が
流れないため、ＣＰＵ１に電源が供給されず（従って、
ＦＥＴ４をオンにすることができず）、バッテリパック
が使用不能になる課題があった。
【００２１】本発明は、このような状況に鑑みてなされ
たものであり、バッテリパックが使用不能になることを
防止することができるようにするものである。
たものであり、バッテリパックが使用不能になることを
防止することができるようにするものである。
【００２２】
【課題を解決するための手段】本発明のバッテリパック
は、２次電池の充電電流をオン／オフする、２次電池と
直列に接続されたスイッチング手段と、スイッチング手
段を制御する制御手段とを備えるバッテリパックであっ
て、スイッチング手段は、充電電流が流れない方向に配
置された寄生ダイオードを有する過充電防止用の電界効
果トランジスタを有し、過充電防止用の電界効果トラン
ジスタのドレインは、２次電池の−端子と接続され、そ
のソースは、スイッチング手段を制御する制御手段のグ
ランド端子と接続されていることを特徴とする。
は、２次電池の充電電流をオン／オフする、２次電池と
直列に接続されたスイッチング手段と、スイッチング手
段を制御する制御手段とを備えるバッテリパックであっ
て、スイッチング手段は、充電電流が流れない方向に配
置された寄生ダイオードを有する過充電防止用の電界効
果トランジスタを有し、過充電防止用の電界効果トラン
ジスタのドレインは、２次電池の−端子と接続され、そ
のソースは、スイッチング手段を制御する制御手段のグ
ランド端子と接続されていることを特徴とする。
【００２３】
【作用】本発明のバッテリパックにおいては、スイッチ
ング手段が、充電電流が流れない方向に配置された寄生
ダイオードを有する過充電防止用の電界効果トランジス
タを有している。そして、その過充電防止用の電界効果
トランジスタのドレインは、２次電池の−端子と接続さ
れ、そのソースは、制御手段のグランド端子と接続され
ている。
ング手段が、充電電流が流れない方向に配置された寄生
ダイオードを有する過充電防止用の電界効果トランジス
タを有している。そして、その過充電防止用の電界効果
トランジスタのドレインは、２次電池の−端子と接続さ
れ、そのソースは、制御手段のグランド端子と接続され
ている。
【００２４】
【実施例】図１は、本発明を適用したバッテリパックの
一実施例の構成を示している。なお、図中、図２におけ
る場合と対応する部分については、同一の符号を付して
ある。即ち、このバッテリパックは、ＦＥＴ４のソース
またはドレインが、ＦＥＴ３のソースまたはＣＰＵ１の
グランド端子ＧＮＤにそれぞれ接続されているのではな
く、ＣＰＵ１のグランド端子ＧＮＤまたは２次電池Ｅの
−端子にそれぞれ接続されている他は、図２のバッテリ
パックと同様に構成されている。
一実施例の構成を示している。なお、図中、図２におけ
る場合と対応する部分については、同一の符号を付して
ある。即ち、このバッテリパックは、ＦＥＴ４のソース
またはドレインが、ＦＥＴ３のソースまたはＣＰＵ１の
グランド端子ＧＮＤにそれぞれ接続されているのではな
く、ＣＰＵ１のグランド端子ＧＮＤまたは２次電池Ｅの
−端子にそれぞれ接続されている他は、図２のバッテリ
パックと同様に構成されている。
【００２５】以上のように構成されるバッテリパックに
おいては、ＣＰＵ１（制御手段）は、通常、ＦＥＴ３お
よび４（スイッチング手段）のゲートに、Ｈレベルを印
加しており、これによりＦＥＴ３および４を、オン状態
にしている。従って、端子ＥＢ＋とＥＢ−との間に、負
荷／充電器５が負荷として接続された場合、前述したよ
うに、２次電池Ｅ、端子ＥＢ＋，ＥＣ＋、負荷／充電器
５、端子ＥＣ−，ＥＢ−、ＦＥＴ３，ＦＥＴ４の経路
で、放電電流が流れる。
おいては、ＣＰＵ１（制御手段）は、通常、ＦＥＴ３お
よび４（スイッチング手段）のゲートに、Ｈレベルを印
加しており、これによりＦＥＴ３および４を、オン状態
にしている。従って、端子ＥＢ＋とＥＢ−との間に、負
荷／充電器５が負荷として接続された場合、前述したよ
うに、２次電池Ｅ、端子ＥＢ＋，ＥＣ＋、負荷／充電器
５、端子ＥＣ−，ＥＢ−、ＦＥＴ３，ＦＥＴ４の経路
で、放電電流が流れる。
【００２６】このとき、ＣＰＵ１は、前述したように、
電池電圧を検出しており、これが、所定の第１の基準電
圧より小さくなると、ＦＥＴ３のゲートに、Ｌレベルを
印加し、これによりＦＥＴ３をオフにする。ＦＥＴ３の
寄生ダイオード３Ａは、充電電流が流れる方向、即ち放
電電流がながれない方向に接続されているため、ＦＥＴ
３がオフにされると、放電電流は遮断される。これによ
り、過放電が防止される。
電池電圧を検出しており、これが、所定の第１の基準電
圧より小さくなると、ＦＥＴ３のゲートに、Ｌレベルを
印加し、これによりＦＥＴ３をオフにする。ＦＥＴ３の
寄生ダイオード３Ａは、充電電流が流れる方向、即ち放
電電流がながれない方向に接続されているため、ＦＥＴ
３がオフにされると、放電電流は遮断される。これによ
り、過放電が防止される。
【００２７】そして、この状態において、端子ＥＢ＋と
ＥＢ−との間に接続された負荷／充電器５が充電器とさ
れた場合、負荷／充電器５、端子ＥＣ＋，ＥＢ＋、２次
電池Ｅ，ＦＥＴ４、寄生ダイオード３Ａ、端子ＥＢ−，
ＥＣ−の経路で、充電電流が流れ、これにより２次電池
Ｅに対する充電が開始される。しかしながら、この場
合、寄生ダイオード３Ａでは、ＦＥＴ３のソース・ドレ
イン間に比較して（ＦＥＴ３（ＦＥＴ４も同様）に、あ
る程度のレベルの電圧がゲートに印加されている場合、
そのオン抵抗が小さな値になるので、そのソース・ドレ
イン間の電圧降下は微小なものである）、約０．６乃至
０．８Ｖ程度の大きな電圧降下が生じるので、効率的な
充電を行うことができない。
ＥＢ−との間に接続された負荷／充電器５が充電器とさ
れた場合、負荷／充電器５、端子ＥＣ＋，ＥＢ＋、２次
電池Ｅ，ＦＥＴ４、寄生ダイオード３Ａ、端子ＥＢ−，
ＥＣ−の経路で、充電電流が流れ、これにより２次電池
Ｅに対する充電が開始される。しかしながら、この場
合、寄生ダイオード３Ａでは、ＦＥＴ３のソース・ドレ
イン間に比較して（ＦＥＴ３（ＦＥＴ４も同様）に、あ
る程度のレベルの電圧がゲートに印加されている場合、
そのオン抵抗が小さな値になるので、そのソース・ドレ
イン間の電圧降下は微小なものである）、約０．６乃至
０．８Ｖ程度の大きな電圧降下が生じるので、効率的な
充電を行うことができない。
【００２８】そこで、ＣＰＵ１は、充電が開始される
と、即ち負荷／充電器５が充電器とされると、例えばそ
れにより生じる電圧降下（例えば、１Ｖ程度の電圧降
下）を検出し、その電圧降下を検出すると、ＦＥＴ３の
ゲートに、強制的にＨレベルを印加して、ＦＥＴ３をオ
ンにする。これにより、前述したように、負荷／充電器
５、端子ＥＣ＋，ＥＢ＋、２次電池Ｅ，ＦＥＴ４，ＦＥ
Ｔ３，端子ＥＢ−，ＥＣ−の経路で、充電電流が流れ、
効率的な充電が行われる。
と、即ち負荷／充電器５が充電器とされると、例えばそ
れにより生じる電圧降下（例えば、１Ｖ程度の電圧降
下）を検出し、その電圧降下を検出すると、ＦＥＴ３の
ゲートに、強制的にＨレベルを印加して、ＦＥＴ３をオ
ンにする。これにより、前述したように、負荷／充電器
５、端子ＥＣ＋，ＥＢ＋、２次電池Ｅ，ＦＥＴ４，ＦＥ
Ｔ３，端子ＥＢ−，ＥＣ−の経路で、充電電流が流れ、
効率的な充電が行われる。
【００２９】充電が行われている間、ＣＰＵ１は、前述
したように、電池電圧を検出しており、これが、所定の
第２の基準電圧より大きくなると、ＦＥＴ４のゲート
に、Ｌレベルを印加し、これによりＦＥＴ４をオフにす
る。ＦＥＴ４の寄生ダイオード４Ａは、放電電流が流れ
る方向、即ち充電電流がながれない方向に接続されてい
るため、ＦＥＴ４がオフにされると、充電電流は遮断さ
れる。これにより、過充電が防止される。
したように、電池電圧を検出しており、これが、所定の
第２の基準電圧より大きくなると、ＦＥＴ４のゲート
に、Ｌレベルを印加し、これによりＦＥＴ４をオフにす
る。ＦＥＴ４の寄生ダイオード４Ａは、放電電流が流れ
る方向、即ち充電電流がながれない方向に接続されてい
るため、ＦＥＴ４がオフにされると、充電電流は遮断さ
れる。これにより、過充電が防止される。
【００３０】そして、この状態において、端子ＥＢ＋と
ＥＢ−との間に接続されている負荷／充電器５が、再び
負荷とされると、２次電池、端子ＥＢ＋，ＥＣ＋、負荷
／充電器５、端子ＥＣ−，ＥＢ−，ＦＥＴ３、寄生ダイ
オード４Ａの、経路で、放電電流が流れ、放電が開始さ
れる。しかしながら、この場合、寄生ダイオード４Ａで
は、上述した寄生ダイオード３Ａと同様に大きな電圧降
下が生じるので、効率的な放電を行うことができない。
ＥＢ−との間に接続されている負荷／充電器５が、再び
負荷とされると、２次電池、端子ＥＢ＋，ＥＣ＋、負荷
／充電器５、端子ＥＣ−，ＥＢ−，ＦＥＴ３、寄生ダイ
オード４Ａの、経路で、放電電流が流れ、放電が開始さ
れる。しかしながら、この場合、寄生ダイオード４Ａで
は、上述した寄生ダイオード３Ａと同様に大きな電圧降
下が生じるので、効率的な放電を行うことができない。
【００３１】そこで、ＣＰＵ１は、放電が開始される
と、即ち負荷／充電器５が負荷とされると、例えばそれ
により生じる電圧降下（例えば、０．４Ｖ程度の電圧降
下）を検出し、その電圧降下を検出すると、ＦＥＴ４の
ゲートに、強制的にＨレベルを印加して、ＦＥＴ４をオ
ンにする。これにより、上述したように、２次電池Ｅ、
端子ＥＢ＋，ＥＣ＋、負荷／充電器５、端子ＥＣ−，Ｅ
Ｂ−、ＦＥＴ３、ＦＥＴ４の経路で、放電電流が流れ、
効率的な放電が行われる。
と、即ち負荷／充電器５が負荷とされると、例えばそれ
により生じる電圧降下（例えば、０．４Ｖ程度の電圧降
下）を検出し、その電圧降下を検出すると、ＦＥＴ４の
ゲートに、強制的にＨレベルを印加して、ＦＥＴ４をオ
ンにする。これにより、上述したように、２次電池Ｅ、
端子ＥＢ＋，ＥＣ＋、負荷／充電器５、端子ＥＣ−，Ｅ
Ｂ−、ＦＥＴ３、ＦＥＴ４の経路で、放電電流が流れ、
効率的な放電が行われる。
【００３２】次に、負荷／充電器５が充電器として動作
している場合において、ＦＥＴ４がオフにされると、前
述したように、ＦＥＴ４のソースからドレインの方向に
は、寄生ダイオード４Ａによって電圧降下が生じる。し
かしながら、この場合、ＦＥＴ４のドレインは、２次電
池Ｅの−端子と接続され、そのソースは、ＣＰＵ１のグ
ランド端子ＧＮＤと接続されているため、ＣＰＵ１のグ
ランド端子ＧＮＤの電位は、寄生ダイオード４Ａによる
電圧降下の影響を受けない。
している場合において、ＦＥＴ４がオフにされると、前
述したように、ＦＥＴ４のソースからドレインの方向に
は、寄生ダイオード４Ａによって電圧降下が生じる。し
かしながら、この場合、ＦＥＴ４のドレインは、２次電
池Ｅの−端子と接続され、そのソースは、ＣＰＵ１のグ
ランド端子ＧＮＤと接続されているため、ＣＰＵ１のグ
ランド端子ＧＮＤの電位は、寄生ダイオード４Ａによる
電圧降下の影響を受けない。
【００３３】即ち、この場合、ＣＰＵ１のグランド端子
ＧＮＤの電位は、負荷／充電器５のグランド（端子ＥＣ
−の電位）と同一となる（但し、オン状態になっている
ＦＥＴ３のソース・ゲート間においても電圧降下を生じ
るが、これは微少なものであるから無視することができ
る）。
ＧＮＤの電位は、負荷／充電器５のグランド（端子ＥＣ
−の電位）と同一となる（但し、オン状態になっている
ＦＥＴ３のソース・ゲート間においても電圧降下を生じ
るが、これは微少なものであるから無視することができ
る）。
【００３４】従って、ＣＰＵ１と負荷／充電器５とのデ
ータ端子ＤＡＴＡＢおよびＤＡＴＡＣを介しての通信が
不能になることなどを防止することができる。即ち、Ｃ
ＰＵ１は、放電中であっても、また充電中であっても負
荷／充電器５とデータのやりとりを行うことができる。
ータ端子ＤＡＴＡＢおよびＤＡＴＡＣを介しての通信が
不能になることなどを防止することができる。即ち、Ｃ
ＰＵ１は、放電中であっても、また充電中であっても負
荷／充電器５とデータのやりとりを行うことができる。
【００３５】さらに、何らかの原因で、ＦＥＴ４がオフ
状態となったまま、電池電圧が所定の電圧以下となり、
これにより、ＣＰＵ１が、２次電池Ｅを電源とすること
ができなくなっても、バッテリパックに、負荷／充電器
５を充電器として接続すれば、ＣＰＵ１には、負荷／充
電器５、端子ＥＣ＋，ＥＢ＋、定電圧部２，ＣＰＵ１，
ＦＥＴ３（または寄生ダイオード３Ａ）、端子ＥＢ−，
ＥＣ−の経路で、電流が流れるので、ＣＰＵ１は、負荷
／充電器５を電源として動作することが可能となり、バ
ッテリパックが使用不能になることを防止することがで
きる。
状態となったまま、電池電圧が所定の電圧以下となり、
これにより、ＣＰＵ１が、２次電池Ｅを電源とすること
ができなくなっても、バッテリパックに、負荷／充電器
５を充電器として接続すれば、ＣＰＵ１には、負荷／充
電器５、端子ＥＣ＋，ＥＢ＋、定電圧部２，ＣＰＵ１，
ＦＥＴ３（または寄生ダイオード３Ａ）、端子ＥＢ−，
ＥＣ−の経路で、電流が流れるので、ＣＰＵ１は、負荷
／充電器５を電源として動作することが可能となり、バ
ッテリパックが使用不能になることを防止することがで
きる。
【００３６】即ち、この場合、ＣＰＵ１は、負荷／充電
器５を電源とすることで、ＦＥＴ４をオンにすることが
でき、これにより２次電池Ｅの充電が開始されるように
することができる。
器５を電源とすることで、ＦＥＴ４をオンにすることが
でき、これにより２次電池Ｅの充電が開始されるように
することができる。
【００３７】ここで、電池電圧が所定の電圧以下となっ
た場合、ＣＰＵ１は、ＦＥＴ３をオンにしておくだけの
電圧を、そのゲートに印加することができなくなり、そ
の結果、ＦＥＴ３はオフすることとなるが、ＦＥＴ３の
寄生ダイオード３Ａは、充電電流が流れる方向に形成さ
れているので、負荷／充電器５からの電流が、ＦＥＴ３
で遮断されることはない。
た場合、ＣＰＵ１は、ＦＥＴ３をオンにしておくだけの
電圧を、そのゲートに印加することができなくなり、そ
の結果、ＦＥＴ３はオフすることとなるが、ＦＥＴ３の
寄生ダイオード３Ａは、充電電流が流れる方向に形成さ
れているので、負荷／充電器５からの電流が、ＦＥＴ３
で遮断されることはない。
【００３８】以上、本発明を、負荷／充電器５に対し、
２次電池Ｅの状態を知らせる機能を有するバッテリパッ
ク（スマートバッテリ）（インテリジェントバッテリ）
に適用した場合について説明したが、本発明は、そのよ
うな機能を有さないバッテリパックであって、２次電池
を過充電から保護するための（過充電防止用の）ＦＥＴ
を少なくとも有する、あらゆるバッテリパックについて
適用可能である。
２次電池Ｅの状態を知らせる機能を有するバッテリパッ
ク（スマートバッテリ）（インテリジェントバッテリ）
に適用した場合について説明したが、本発明は、そのよ
うな機能を有さないバッテリパックであって、２次電池
を過充電から保護するための（過充電防止用の）ＦＥＴ
を少なくとも有する、あらゆるバッテリパックについて
適用可能である。
【００３９】なお、本実施例では、２次電池Ｅをリチウ
ムイオン系の電池としたが、本発明は、その他、例えば
鉛電池やＮｉｃｄ系の電池などにも適用可能である。
ムイオン系の電池としたが、本発明は、その他、例えば
鉛電池やＮｉｃｄ系の電池などにも適用可能である。
【００４０】
【発明の効果】以上の如く、本発明のバッテリパックに
よれば、充電電流が流れない方向に配置された寄生ダイ
オードを有する過充電防止用の電界効果トランジスタの
ドレインが、２次電池の−端子と接続され、そのソース
が、制御手段のグランド端子と接続されているので、過
充電防止用の電界効果トランジスタがオン／オフするこ
とによって、制御手段のグランド端子の電位が変化せ
ず、その結果、バッテリパックが正常動作しなくなるこ
とを防止することができる。
よれば、充電電流が流れない方向に配置された寄生ダイ
オードを有する過充電防止用の電界効果トランジスタの
ドレインが、２次電池の−端子と接続され、そのソース
が、制御手段のグランド端子と接続されているので、過
充電防止用の電界効果トランジスタがオン／オフするこ
とによって、制御手段のグランド端子の電位が変化せ
ず、その結果、バッテリパックが正常動作しなくなるこ
とを防止することができる。
【図１】本発明を適用したバッテリパックの一実施例の
構成を示す図である。
構成を示す図である。
【図２】従来のバッテリパックの一例の構成を示す図で
ある。
ある。
１ ＣＰＵ ３，４ ＦＥＴ（電界効果トランジスタ） ３Ａ，４Ａ 寄生ダイオード
Claims (2)
- 【請求項１】 ２次電池と、 前記２次電池の充電電流をオン／オフする、前記２次電
池と直列に接続されたスイッチング手段と、 前記スイッチング手段を制御する制御手段とを備えるバ
ッテリパックであって、 前記スイッチング手段は、前記充電電流が流れない方向
に配置された寄生ダイオードを有する過充電防止用の電
界効果トランジスタを有し、 前記過充電防止用の電界効果トランジスタのドレイン
は、前記２次電池の−端子と接続され、そのソースは、
前記制御手段のグランド端子と接続されていることを特
徴とするバッテリパック。 - 【請求項２】 前記スイッチング手段は、前記２次電池
の放電電流が流れない方向に配置された寄生ダイオード
を有する過放電防止用の電界効果トランジスタをさらに
有し、前記放電電流もオン／オフし、 前記過放電防止用の電界効果トランジスタのソースは、
前記過充電防止用の電界効果トランジスタのソースと接
続されていることを特徴とする請求項１に記載のバッテ
リパック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7113485A JPH08308135A (ja) | 1995-05-12 | 1995-05-12 | バッテリパック |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7113485A JPH08308135A (ja) | 1995-05-12 | 1995-05-12 | バッテリパック |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08308135A true JPH08308135A (ja) | 1996-11-22 |
Family
ID=14613490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7113485A Withdrawn JPH08308135A (ja) | 1995-05-12 | 1995-05-12 | バッテリパック |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08308135A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0937472A (ja) * | 1995-07-20 | 1997-02-07 | Fuji Elelctrochem Co Ltd | 電池の充放電監視回路およびこれを用いたパック電池 |
| JPH104635A (ja) * | 1996-02-29 | 1998-01-06 | Sanyo Electric Co Ltd | 電池装置 |
| JPH11187586A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 二次電池の充電方法および充電システム |
| JP2006073527A (ja) * | 2004-08-30 | 2006-03-16 | Samsung Sdi Co Ltd | スマートバッテリーパックおよびこれを用いたバッテリー類型判別方法 |
| WO2015019633A1 (ja) * | 2013-08-09 | 2015-02-12 | 株式会社東芝 | 蓄電池装置 |
| JP2015220059A (ja) * | 2014-05-16 | 2015-12-07 | 株式会社豊田自動織機 | 電池パック |
-
1995
- 1995-05-12 JP JP7113485A patent/JPH08308135A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0937472A (ja) * | 1995-07-20 | 1997-02-07 | Fuji Elelctrochem Co Ltd | 電池の充放電監視回路およびこれを用いたパック電池 |
| JPH104635A (ja) * | 1996-02-29 | 1998-01-06 | Sanyo Electric Co Ltd | 電池装置 |
| JPH11187586A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 二次電池の充電方法および充電システム |
| JP2006073527A (ja) * | 2004-08-30 | 2006-03-16 | Samsung Sdi Co Ltd | スマートバッテリーパックおよびこれを用いたバッテリー類型判別方法 |
| WO2015019633A1 (ja) * | 2013-08-09 | 2015-02-12 | 株式会社東芝 | 蓄電池装置 |
| JP2015035925A (ja) * | 2013-08-09 | 2015-02-19 | 株式会社東芝 | 蓄電池装置 |
| CN105453375A (zh) * | 2013-08-09 | 2016-03-30 | 株式会社东芝 | 蓄电池装置 |
| EP3032688A4 (en) * | 2013-08-09 | 2017-03-22 | Kabushiki Kaisha Toshiba, Inc. | Storage battery device |
| CN105453375B (zh) * | 2013-08-09 | 2018-12-18 | 株式会社东芝 | 蓄电池装置 |
| US10177577B2 (en) | 2013-08-09 | 2019-01-08 | Kabushiki Kaisha Toshiba | Storage battery device |
| JP2015220059A (ja) * | 2014-05-16 | 2015-12-07 | 株式会社豊田自動織機 | 電池パック |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6881707B2 (ja) | Ｂｍｓウェイクアップ装置、それを含むｂｍｓ及びバッテリーパック | |
| JP3439035B2 (ja) | 電池の過放電を防止するパック電池 | |
| US5783322A (en) | Secondary battery pack | |
| US5783998A (en) | Battery pack, method and electronic device for controlling its operation device | |
| US5789900A (en) | Device for protecting a secondary battery from overcharge and overdischarge | |
| US8957638B2 (en) | Battery control circuit responsive to external signal input | |
| US5705911A (en) | Charging circuit | |
| JP7059507B2 (ja) | バランシング装置、それを含むバッテリー管理システム及びバッテリーパック | |
| JP2000067928A (ja) | 電池保護回路及び電子装置 | |
| JP3298600B2 (ja) | 二次電池保護装置 | |
| JP7039773B2 (ja) | バッテリーパックを含む電力システム | |
| JP3665574B2 (ja) | 充放電制御回路と充電式電源装置 | |
| JPH11242966A (ja) | バッテリパックの保護方法及び装置 | |
| JP7041808B2 (ja) | バッテリーパック | |
| JP3863031B2 (ja) | バッテリー状態監視回路 | |
| US6920341B2 (en) | Secondary battery control circuit | |
| JPH08196042A (ja) | 二次電池の充放電保護装置 | |
| EP1343241B1 (en) | A battery protection circuit | |
| JP2002320323A (ja) | 電源回路 | |
| JPH11178224A (ja) | 電池パック | |
| JP3622243B2 (ja) | 二次電池の充放電保護装置 | |
| JPH08308135A (ja) | バッテリパック | |
| JPH07227045A (ja) | 充電式電源装置 | |
| JPH08237872A (ja) | 二次電池の充放電保護装置 | |
| JP2799261B2 (ja) | バッテリ充電制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |