JPH08306973A - 電界効果型超電導トランジスタとその製作方法 - Google Patents
電界効果型超電導トランジスタとその製作方法Info
- Publication number
- JPH08306973A JPH08306973A JP7105144A JP10514495A JPH08306973A JP H08306973 A JPH08306973 A JP H08306973A JP 7105144 A JP7105144 A JP 7105144A JP 10514495 A JP10514495 A JP 10514495A JP H08306973 A JPH08306973 A JP H08306973A
- Authority
- JP
- Japan
- Prior art keywords
- superconductor
- electrode
- superconducting
- josephson junction
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【目的】従来の素子に用いられたごとき超電導超薄膜を
用いなくとも、効果的に超電導電流の変調ができる素子
ならびにその製作方法を得る。 【構成】基板１０の上に、常電導体２を挟んで超電導体
１Ａおよび超電導体１Ｂを配置して微小ジョセフソン接
合を形成し、その上に絶縁体膜３からなるゲート絶縁層
を形成したのち、金電極層を形成して各電極を取り付け
て超電導ＦＥＴを構成する。本構成においては、ゲート
電極６にゲート電圧を引加しない場合には接合のキャリ
ア濃度分布が（ａ）のごとくとなり超電導電流が流れる
が、ゲート電圧を引加すると（ｂ）のごときキャリア濃
度分布となって超電導電流が阻止される。
用いなくとも、効果的に超電導電流の変調ができる素子
ならびにその製作方法を得る。 【構成】基板１０の上に、常電導体２を挟んで超電導体
１Ａおよび超電導体１Ｂを配置して微小ジョセフソン接
合を形成し、その上に絶縁体膜３からなるゲート絶縁層
を形成したのち、金電極層を形成して各電極を取り付け
て超電導ＦＥＴを構成する。本構成においては、ゲート
電極６にゲート電圧を引加しない場合には接合のキャリ
ア濃度分布が（ａ）のごとくとなり超電導電流が流れる
が、ゲート電圧を引加すると（ｂ）のごときキャリア濃
度分布となって超電導電流が阻止される。
Description
【０００１】
【産業上の利用分野】本発明は、電界により微小ジョセ
フソン接合の常電導体中のチャネルを変調して接合のキ
ャパシタンスを変化させ、ジョセフソン接合を流れる超
電導電流を変調する電界効果型超電導トランジスタに関
する。
フソン接合の常電導体中のチャネルを変調して接合のキ
ャパシタンスを変化させ、ジョセフソン接合を流れる超
電導電流を変調する電界効果型超電導トランジスタに関
する。
【０００２】
【従来の技術】図１０は、酸化物超電導体を用いた従来
の電界効果型超電導トランジスタ（以下超電導ＦＥＴと
略記する）の基本構成例を示すもので、（ａ）はその断
面図、（ｂ）はその要部拡大図である。図１０（ａ）に
見られるように、本構成の超電導ＦＥＴは、絶縁体のＳ
ＴＯ（SrTiO3）の単結晶よりなる基板３０の上に、ＹＢ
ＣＯ（YBa2Cu3O7-x ）の超電導薄膜３１を堆積し、さら
にゲート絶縁体となる絶縁体層３３を堆積した後、金電
極層３４をを設けてソース電極３５、ゲート電極３６な
らびにドレイン電極３７を形成することにより作製され
ている。
の電界効果型超電導トランジスタ（以下超電導ＦＥＴと
略記する）の基本構成例を示すもので、（ａ）はその断
面図、（ｂ）はその要部拡大図である。図１０（ａ）に
見られるように、本構成の超電導ＦＥＴは、絶縁体のＳ
ＴＯ（SrTiO3）の単結晶よりなる基板３０の上に、ＹＢ
ＣＯ（YBa2Cu3O7-x ）の超電導薄膜３１を堆積し、さら
にゲート絶縁体となる絶縁体層３３を堆積した後、金電
極層３４をを設けてソース電極３５、ゲート電極３６な
らびにドレイン電極３７を形成することにより作製され
ている。
【０００３】このように構成された超電導ＦＥＴにおい
て、絶縁体層３３に電圧を印加すると、図１０（ｂ）の
要部拡大図に示したように、超電導薄膜３１と絶縁体層
３３の界面に空乏層４０が発生する。空乏層４０が広が
った領域ではキャリアが空乏層４０の外へ追いやられる
ため空乏層４０の内部はキャリアが減少した状態とな
る。酸化物超電導体はキャリア密度が小さくなると半導
体の特性を示すので、空乏層４０の内部は超電導状態か
ら半導体状態へと変化する。すなわち、電圧の印加によ
り絶縁体層３３の下側の超電導薄膜３１が半導体となり
超電導電流の通過を抑えて、超電導ＦＥＴの動作をする
こととなる。
て、絶縁体層３３に電圧を印加すると、図１０（ｂ）の
要部拡大図に示したように、超電導薄膜３１と絶縁体層
３３の界面に空乏層４０が発生する。空乏層４０が広が
った領域ではキャリアが空乏層４０の外へ追いやられる
ため空乏層４０の内部はキャリアが減少した状態とな
る。酸化物超電導体はキャリア密度が小さくなると半導
体の特性を示すので、空乏層４０の内部は超電導状態か
ら半導体状態へと変化する。すなわち、電圧の印加によ
り絶縁体層３３の下側の超電導薄膜３１が半導体となり
超電導電流の通過を抑えて、超電導ＦＥＴの動作をする
こととなる。
【０００４】
【発明が解決しようとする課題】しかしながら、現在ま
でのところ、上記のごとき動作原理に基づく超電導ＦＥ
Ｔのゲート電圧による超電導電流の変調は、超電導薄膜
の臨界温度の近傍でわずかに観測されているに過ぎな
い。このように効果的な超電導ＦＥＴの特性が得られて
いない原因としては、まず第１に必要な超電導超薄膜を
得ることが実質的に困難であることがあげられる。すな
わち、超電導体はキャリア密度が比較的大きいために電
圧を印加した際の空乏層の広がりが小さいので、大きな
超電導電流の変調を得るためには空乏層程度の膜厚の超
薄膜が必要となるが、超電導超薄膜の作製は基本的に難
しく、さらに作製した超電導超薄膜の上にゲート絶縁膜
を形成する際に超薄膜が変質して、最悪な場合には半導
体となってしまう場合もある。このため、報告されてい
る超電導ＦＥＴでは、超薄膜のため超電導体となってい
ないか、あるいは超電導体となっているが膜厚が比較的
厚くて空乏層の効果が小さく観測にかからないかのいず
れかであるのが通例である。
でのところ、上記のごとき動作原理に基づく超電導ＦＥ
Ｔのゲート電圧による超電導電流の変調は、超電導薄膜
の臨界温度の近傍でわずかに観測されているに過ぎな
い。このように効果的な超電導ＦＥＴの特性が得られて
いない原因としては、まず第１に必要な超電導超薄膜を
得ることが実質的に困難であることがあげられる。すな
わち、超電導体はキャリア密度が比較的大きいために電
圧を印加した際の空乏層の広がりが小さいので、大きな
超電導電流の変調を得るためには空乏層程度の膜厚の超
薄膜が必要となるが、超電導超薄膜の作製は基本的に難
しく、さらに作製した超電導超薄膜の上にゲート絶縁膜
を形成する際に超薄膜が変質して、最悪な場合には半導
体となってしまう場合もある。このため、報告されてい
る超電導ＦＥＴでは、超薄膜のため超電導体となってい
ないか、あるいは超電導体となっているが膜厚が比較的
厚くて空乏層の効果が小さく観測にかからないかのいず
れかであるのが通例である。
【０００５】また第２の原因としては、上記の超電導Ｆ
ＥＴの構成においては、超電導体中に空乏層が広がるた
めには超電導体に電圧が加わることが必要であるが、温
度が超電導臨界温度より十分低い温度にあり、超電導体
の超電導薄膜が全体にわたり超電導状態にあるとき、効
果的に超電導体に電圧が印加できるか否かについては議
論の余地を残す点にある。実際に実験的に超電導電流の
変調が得られている素子の測定温度は臨界温度の近傍に
限られており、この温度では超電導状態の領域と非超電
導状態の領域とが混在した状態であって、超電導体の電
界効果が観測されたものとは言いがたい。
ＥＴの構成においては、超電導体中に空乏層が広がるた
めには超電導体に電圧が加わることが必要であるが、温
度が超電導臨界温度より十分低い温度にあり、超電導体
の超電導薄膜が全体にわたり超電導状態にあるとき、効
果的に超電導体に電圧が印加できるか否かについては議
論の余地を残す点にある。実際に実験的に超電導電流の
変調が得られている素子の測定温度は臨界温度の近傍に
限られており、この温度では超電導状態の領域と非超電
導状態の領域とが混在した状態であって、超電導体の電
界効果が観測されたものとは言いがたい。
【０００６】本発明の目的は、上記のごとき難点のある
超電導超薄膜を用いなくとも、効果的に超電導電流の変
調ができる超電導ＦＥＴならびにその製作方法を提供す
ることにある。
超電導超薄膜を用いなくとも、効果的に超電導電流の変
調ができる超電導ＦＥＴならびにその製作方法を提供す
ることにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、第１の超電導体と第２の超電
導体の間に絶縁体、半導体または常電導体のうちのいず
れか一つを介在させて形成される静電容量が略１０-14
〔Ｆ〕以下の微小ジョセフソン接合と、微小ジョセフソ
ン接合の側面部に形成される絶縁層と、第１の超電導体
に形成されるソース電極と、第２の超電導体に形成され
るドレイン電極と、絶縁層に形成されるゲート電極とに
より超電導ＦＥＴを構成することとする。
めに、本発明においては、第１の超電導体と第２の超電
導体の間に絶縁体、半導体または常電導体のうちのいず
れか一つを介在させて形成される静電容量が略１０-14
〔Ｆ〕以下の微小ジョセフソン接合と、微小ジョセフソ
ン接合の側面部に形成される絶縁層と、第１の超電導体
に形成されるソース電極と、第２の超電導体に形成され
るドレイン電極と、絶縁層に形成されるゲート電極とに
より超電導ＦＥＴを構成することとする。
【０００８】さらに、上記の超電導ＦＥＴを、基板上に
上記の微小ジョセフソン接合を形成し、微小ジョセフソ
ン接合の上部にゲート絶縁層を形成し、微小ジョセフソ
ン接合を形成する第１の超電導体と第２の超電導体の上
に、それぞれソース電極とドレイン電極を形成し、さら
にゲート絶縁層の上にゲート電極を形成して構成するこ
ととする。
上記の微小ジョセフソン接合を形成し、微小ジョセフソ
ン接合の上部にゲート絶縁層を形成し、微小ジョセフソ
ン接合を形成する第１の超電導体と第２の超電導体の上
に、それぞれソース電極とドレイン電極を形成し、さら
にゲート絶縁層の上にゲート電極を形成して構成するこ
ととする。
【０００９】あるいは、上記の超電導ＦＥＴを、基板上
にソース電極とドレイン電極とゲート電極を形成し、さ
らにゲート電極上にゲート絶縁層を形成したのち、ソー
ス電極上に第１の超電導体を、またドレイン電極上に第
２の超電導体を配して上記の微小ジョセフソン接合をゲ
ート絶縁層の上に形成して構成することとする。あるい
は、上記の超電導ＦＥＴを、絶縁体よりなる基板の一方
の面に上記の微小ジョセフソン接合を形成し、微小ジョ
セフソン接合を形成する第１の超電導体と第２の超電導
体の上に、それぞれソース電極とドレイン電極を形成
し、さらに基板の他方の面の微小ジョセフソン接合に相
対する位置にゲート電極を形成して構成することとす
る。
にソース電極とドレイン電極とゲート電極を形成し、さ
らにゲート電極上にゲート絶縁層を形成したのち、ソー
ス電極上に第１の超電導体を、またドレイン電極上に第
２の超電導体を配して上記の微小ジョセフソン接合をゲ
ート絶縁層の上に形成して構成することとする。あるい
は、上記の超電導ＦＥＴを、絶縁体よりなる基板の一方
の面に上記の微小ジョセフソン接合を形成し、微小ジョ
セフソン接合を形成する第１の超電導体と第２の超電導
体の上に、それぞれソース電極とドレイン電極を形成
し、さらに基板の他方の面の微小ジョセフソン接合に相
対する位置にゲート電極を形成して構成することとす
る。
【００１０】また、基板上に超電導体を分散配置してな
る超薄膜とその間隙を埋める絶縁体、半導体、または常
電導体の介在層により形成される静電容量が略１０-14
〔Ｆ〕以下の微小ジョセフソン接合のアレイと、微小ジ
ョセフソン接合のアレイの側面部に形成されるゲート絶
縁層と、微小ジョセフソン接合のアレイの一端に形成さ
れるソース電極および他端に形成されるドレイン電極
と、ゲート絶縁層に形成されるゲート電極とにより超電
導ＦＥＴを構成することとする。
る超薄膜とその間隙を埋める絶縁体、半導体、または常
電導体の介在層により形成される静電容量が略１０-14
〔Ｆ〕以下の微小ジョセフソン接合のアレイと、微小ジ
ョセフソン接合のアレイの側面部に形成されるゲート絶
縁層と、微小ジョセフソン接合のアレイの一端に形成さ
れるソース電極および他端に形成されるドレイン電極
と、ゲート絶縁層に形成されるゲート電極とにより超電
導ＦＥＴを構成することとする。
【００１１】さらに、上記の微小ジョセフソン接合のア
レイを形成する超電導体として、例えば Bi 等の金属超
電導体、あるいは Nb3Al等の化合物超電導体を用い、か
つ半導体からなる介在層とにより微小ジョセフソン接合
のアレイを形成して超電導ＦＥＴを構成することとす
る。さらに、基板上に、上記の金属超電導体と半導体を
同時に成長させることにより、上記の微小ジョセフソン
接合のアレイを形成して、超電導ＦＥＴを製作すること
とする。
レイを形成する超電導体として、例えば Bi 等の金属超
電導体、あるいは Nb3Al等の化合物超電導体を用い、か
つ半導体からなる介在層とにより微小ジョセフソン接合
のアレイを形成して超電導ＦＥＴを構成することとす
る。さらに、基板上に、上記の金属超電導体と半導体を
同時に成長させることにより、上記の微小ジョセフソン
接合のアレイを形成して、超電導ＦＥＴを製作すること
とする。
【００１２】さらに、上記超電導ＦＥＴの微小ジョセフ
ソン接合のアレイを、例えばＹＢＣＯ等の酸化物超電導
体により形成して超電導ＦＥＴを構成することとし、さ
らに、酸素導入量を当該酸化物超電導体の成長に必要な
標準化学当量より低くして酸化物超電導体を成長するこ
とにより微小ジョセフソン接合のアレイを形成して、超
電導ＦＥＴを製作することとする。
ソン接合のアレイを、例えばＹＢＣＯ等の酸化物超電導
体により形成して超電導ＦＥＴを構成することとし、さ
らに、酸素導入量を当該酸化物超電導体の成長に必要な
標準化学当量より低くして酸化物超電導体を成長するこ
とにより微小ジョセフソン接合のアレイを形成して、超
電導ＦＥＴを製作することとする。
【００１３】
【作用】薄い絶縁膜を介して接する二つの超電導体の間
ではジョセフソン効果が見られる。二つの超電導体の秩
序パラメターの位相差をθとすると、超電導体の間の電
圧Ｖは次式（１）で簡潔に表現でき、位相差θの時間変
化があれば接合に電圧Ｖが生じることがわかる。
ではジョセフソン効果が見られる。二つの超電導体の秩
序パラメターの位相差をθとすると、超電導体の間の電
圧Ｖは次式（１）で簡潔に表現でき、位相差θの時間変
化があれば接合に電圧Ｖが生じることがわかる。
【００１４】
【数１】 ｄθ／ｄｔ ＝ ２ｅＶ／（ｈ／（２π）） （１） ジョセフソン接合は、向かい合った二つの超電導電極か
ら構成されるので、基本的にコンデンサーである。この
静電容量Ｃのコンデンサーに電荷ｑがたまると静電エネ
ルギーＥｃは、次式（２）で表される量だけ増加する。
ら構成されるので、基本的にコンデンサーである。この
静電容量Ｃのコンデンサーに電荷ｑがたまると静電エネ
ルギーＥｃは、次式（２）で表される量だけ増加する。
【００１５】
【数２】 Ｅｃ ＝ ｑ2 ／（２Ｃ） （２） 接合を、静電容量Ｃが略１０-14 〔Ｆ〕以下、例えば１
０-15 〔Ｆ〕程度となるまで小さくすると、静電エネル
ギーＥｃが、接合を流れる超電導電流による結合エネル
ギーに比べて無視できないほど大きくなり、両者の競合
が生じる。したがって、静電容量Ｃが１０-15 〔Ｆ〕程
度より大きければθ＝０に局在するので、θの時間変化
がないため電極間の電圧は発生せず、超電導電流が流れ
る。一方、静電容量Ｃが１０-15 〔Ｆ〕程度より小さい
ときにはθが動き回り、θの時間変化がおこるため電極
間の電圧が発生し、超電導電流は流れないこととなる。
０-15 〔Ｆ〕程度となるまで小さくすると、静電エネル
ギーＥｃが、接合を流れる超電導電流による結合エネル
ギーに比べて無視できないほど大きくなり、両者の競合
が生じる。したがって、静電容量Ｃが１０-15 〔Ｆ〕程
度より大きければθ＝０に局在するので、θの時間変化
がないため電極間の電圧は発生せず、超電導電流が流れ
る。一方、静電容量Ｃが１０-15 〔Ｆ〕程度より小さい
ときにはθが動き回り、θの時間変化がおこるため電極
間の電圧が発生し、超電導電流は流れないこととなる。
【００１６】したがって、二つの超電導体の間に例えば
常電導体を介在させて形成した静電容量が１０
-15 〔Ｆ〕より若干大きな微小ジョセフソン接合に面し
てゲート絶縁層を形成し、二つの超電導体にソース電極
とドレイン電極を、またゲート絶縁層にゲート電極を形
成して超電導ＦＥＴを構成すれば、ゲート電圧を加えな
いときは超電導電流が流れるが、ゲート電圧を加えて常
電導体部分に空乏層を広げて接合容量を１０-15 〔Ｆ〕
程度より小さくすれば、ソース電極とドレイン電極との
間に電圧が発生して超電導電流は遮断されることとな
る。
常電導体を介在させて形成した静電容量が１０
-15 〔Ｆ〕より若干大きな微小ジョセフソン接合に面し
てゲート絶縁層を形成し、二つの超電導体にソース電極
とドレイン電極を、またゲート絶縁層にゲート電極を形
成して超電導ＦＥＴを構成すれば、ゲート電圧を加えな
いときは超電導電流が流れるが、ゲート電圧を加えて常
電導体部分に空乏層を広げて接合容量を１０-15 〔Ｆ〕
程度より小さくすれば、ソース電極とドレイン電極との
間に電圧が発生して超電導電流は遮断されることとな
る。
【００１７】なお、ジョセフソン接合は、クーパーペア
をトンネルさせるために、その電極間距離をコヒーレン
ス長さ程度にする必要があり、酸化物超電導体の場合に
は、約１ｎｍ程度にする必要がある。したがって、接合
静電容量を１０-15 〔Ｆ〕程度にするには、接合面積を
０．１μｍ程度に微細加工する必要がある。一方、超電
導体の超薄膜によっても上記のごとき微小ジョセフソン
接合が分散配置されたアレイを得ることができる。図１
１は、Goldman 等による Bi 金属の超薄膜のシート抵抗
と温度の関係を膜厚を変化させて測定した特性図（ Phy
s.Rev.Lett. 62, 2180(1989)）を示したものである。図
に見られるように、膜厚が厚ければ超電導特性を示す
が、膜厚が数Å以下の薄い膜の場合には超電導特性は認
められず、絶縁体の挙動を示す。この現象は、基板なら
びに基板材料を適切に選定すると薄膜が島状に分散配置
して成長することに起因するものである。膜厚が薄い場
合には、非常に小さな超電導体の島が離れて成長してお
り、超電導体の島と島とによって形成される個々のジョ
セフソン接合の静電容量Ｃが非常に小さく超電導電流は
流れないが、膜厚が厚くなるに従い、超電導体の島の数
と大きさが増大するため容量Ｃが大きくなり、超電導特
性が発現するものと解釈される。
をトンネルさせるために、その電極間距離をコヒーレン
ス長さ程度にする必要があり、酸化物超電導体の場合に
は、約１ｎｍ程度にする必要がある。したがって、接合
静電容量を１０-15 〔Ｆ〕程度にするには、接合面積を
０．１μｍ程度に微細加工する必要がある。一方、超電
導体の超薄膜によっても上記のごとき微小ジョセフソン
接合が分散配置されたアレイを得ることができる。図１
１は、Goldman 等による Bi 金属の超薄膜のシート抵抗
と温度の関係を膜厚を変化させて測定した特性図（ Phy
s.Rev.Lett. 62, 2180(1989)）を示したものである。図
に見られるように、膜厚が厚ければ超電導特性を示す
が、膜厚が数Å以下の薄い膜の場合には超電導特性は認
められず、絶縁体の挙動を示す。この現象は、基板なら
びに基板材料を適切に選定すると薄膜が島状に分散配置
して成長することに起因するものである。膜厚が薄い場
合には、非常に小さな超電導体の島が離れて成長してお
り、超電導体の島と島とによって形成される個々のジョ
セフソン接合の静電容量Ｃが非常に小さく超電導電流は
流れないが、膜厚が厚くなるに従い、超電導体の島の数
と大きさが増大するため容量Ｃが大きくなり、超電導特
性が発現するものと解釈される。
【００１８】したがって、基板上に、金属あるいは酸化
物からなる超電導体が分散配置してなる超薄膜と、その
超薄膜の間隙に介在する例えば半導体とにより静電容量
が略１０-14 〔Ｆ〕以下の微小ジョセフソン接合のアレ
イを形成し、そのアレイに面してゲート絶縁層を形成
し、そのアレイの両端にソース電極およびドレイン電極
を、またゲート絶縁層にゲート電極を形成して超電導Ｆ
ＥＴを構成し、ゲート電圧を加えて常電導体部分に空乏
層を広げて接合容量を１０-15 〔Ｆ〕程度より小さくす
れば、ソース電極とドレイン電極との間に電圧が発生し
て超電導電流は遮断されることとなる。
物からなる超電導体が分散配置してなる超薄膜と、その
超薄膜の間隙に介在する例えば半導体とにより静電容量
が略１０-14 〔Ｆ〕以下の微小ジョセフソン接合のアレ
イを形成し、そのアレイに面してゲート絶縁層を形成
し、そのアレイの両端にソース電極およびドレイン電極
を、またゲート絶縁層にゲート電極を形成して超電導Ｆ
ＥＴを構成し、ゲート電圧を加えて常電導体部分に空乏
層を広げて接合容量を１０-15 〔Ｆ〕程度より小さくす
れば、ソース電極とドレイン電極との間に電圧が発生し
て超電導電流は遮断されることとなる。
【００１９】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。 〔実施例１〕図１は、本発明の超電導ＦＥＴの第１の実
施例の基本構成を模式的に示す断面図で、（ａ）にはゲ
ート電圧が印加されていない時のキャリア分布を、また
（ｂ）にはゲート電圧が印加されて、空乏層が広がった
時のキャリア分布を模式的に併記している。
る。 〔実施例１〕図１は、本発明の超電導ＦＥＴの第１の実
施例の基本構成を模式的に示す断面図で、（ａ）にはゲ
ート電圧が印加されていない時のキャリア分布を、また
（ｂ）にはゲート電圧が印加されて、空乏層が広がった
時のキャリア分布を模式的に併記している。
【００２０】図に見られるように、この実施例において
は、基板１０の上に、常電導体２を挟んで一組の超電導
体１Ａおよび１Ｂを配置して微小ジョセフソン接合を形
成し、さらに微小ジョセフソン接合の上に絶縁体膜３か
らなるゲート絶縁層を形成したのち、超電導体１Ａに金
電極層４を設けてソース電極５を、また同じく超電導体
１Ｂに金電極層４を設けてドレイン電極７を、さらに、
絶縁体膜３に金電極層４を設けてゲート電極６を取り付
けることにより超電導ＦＥＴを構成している。本構成に
おいて、ゲート電極６にゲート電圧を印加していない時
には、微小ジョセフソン接合を通してソース電極５とド
レイン電極７の間に超電導電流が流れるが、ゲート電極
６にゲート電圧を印加すると常電導体２の部分の空乏層
が広がりキャリア分布が（ａ）に示した分布から（ｂ）
に示した分布へと変化するので、超電導電流が流れなく
なり、ソース電極５とドレイン電極７の間に電圧が発生
することとなる。 〔実施例２〕図２は、本発明の超電導ＦＥＴの第２の実
施例の基本構成を模式的に示す断面図である。図におい
て、図１に例示した第１の実施例と同一機能を有する構
成部品には同一の符号が付されている。第１の実施例と
の差異はソース電極、ドレイン電極およびゲート電極の
配置にあり、基板１０にまず各電極を取り付ける金電極
層４を形成し、さらに絶縁体層３を形成したのち、微小
ジョセフソン接合が形成されている。本構成では、各金
電極層４に図中紙面に垂直方向に各電極を取り付けて超
電導ＦＥＴが構成されることとなり、その動作は上述の
第１の実施例と同一となる。 〔実施例３〕図３は、本発明の超電導ＦＥＴの第３の実
施例の基本構成を模式的に示す断面図である。本図にお
いても、図１の第１の実施例と同一機能を有する構成部
品には同一の符号が付されている。本実施例の特徴は、
ゲート電極６が、微小ジョセフソン接合が形成された絶
縁体からなる基板１０Ａの反対面に配置されていること
である。本構成においても、ゲート電圧を印加すると常
電導体２の部分の空乏層が広がりキャリア分布が変化す
るので、図１の第１の実施例と同様に超電導電流が変調
されることとなる。
は、基板１０の上に、常電導体２を挟んで一組の超電導
体１Ａおよび１Ｂを配置して微小ジョセフソン接合を形
成し、さらに微小ジョセフソン接合の上に絶縁体膜３か
らなるゲート絶縁層を形成したのち、超電導体１Ａに金
電極層４を設けてソース電極５を、また同じく超電導体
１Ｂに金電極層４を設けてドレイン電極７を、さらに、
絶縁体膜３に金電極層４を設けてゲート電極６を取り付
けることにより超電導ＦＥＴを構成している。本構成に
おいて、ゲート電極６にゲート電圧を印加していない時
には、微小ジョセフソン接合を通してソース電極５とド
レイン電極７の間に超電導電流が流れるが、ゲート電極
６にゲート電圧を印加すると常電導体２の部分の空乏層
が広がりキャリア分布が（ａ）に示した分布から（ｂ）
に示した分布へと変化するので、超電導電流が流れなく
なり、ソース電極５とドレイン電極７の間に電圧が発生
することとなる。 〔実施例２〕図２は、本発明の超電導ＦＥＴの第２の実
施例の基本構成を模式的に示す断面図である。図におい
て、図１に例示した第１の実施例と同一機能を有する構
成部品には同一の符号が付されている。第１の実施例と
の差異はソース電極、ドレイン電極およびゲート電極の
配置にあり、基板１０にまず各電極を取り付ける金電極
層４を形成し、さらに絶縁体層３を形成したのち、微小
ジョセフソン接合が形成されている。本構成では、各金
電極層４に図中紙面に垂直方向に各電極を取り付けて超
電導ＦＥＴが構成されることとなり、その動作は上述の
第１の実施例と同一となる。 〔実施例３〕図３は、本発明の超電導ＦＥＴの第３の実
施例の基本構成を模式的に示す断面図である。本図にお
いても、図１の第１の実施例と同一機能を有する構成部
品には同一の符号が付されている。本実施例の特徴は、
ゲート電極６が、微小ジョセフソン接合が形成された絶
縁体からなる基板１０Ａの反対面に配置されていること
である。本構成においても、ゲート電圧を印加すると常
電導体２の部分の空乏層が広がりキャリア分布が変化す
るので、図１の第１の実施例と同様に超電導電流が変調
されることとなる。
【００２１】なお、上記の図１〜図３の実施例の基本構
成においては、常電導体２を挟んで一組の超電導体１Ａ
および１Ｂを配置して形成した微小ジョセフソン接合を
例示しているが、常電導体２に代わり絶縁体あるいは半
導体を用いることとしても、同様にゲート電圧の印加に
より超電導電流を変調させることができる。 〔実施例４〕Goldman 等の場合と同様に、 Bi 金属の超
薄膜の膜厚を変化させてシート抵抗と温度の関係を測定
した結果、約 0.7nmの膜厚を臨界値として超電導〜絶縁
体転移が発生した。このときの転移抵抗は 6.6 kΩで、
ジョセフソンエネルギーと帯電エネルギーが競合する場
合の二次元ジョセフソンに特徴的な、金属と絶縁体の転
移が生じる際のユニバーサルな値、
成においては、常電導体２を挟んで一組の超電導体１Ａ
および１Ｂを配置して形成した微小ジョセフソン接合を
例示しているが、常電導体２に代わり絶縁体あるいは半
導体を用いることとしても、同様にゲート電圧の印加に
より超電導電流を変調させることができる。 〔実施例４〕Goldman 等の場合と同様に、 Bi 金属の超
薄膜の膜厚を変化させてシート抵抗と温度の関係を測定
した結果、約 0.7nmの膜厚を臨界値として超電導〜絶縁
体転移が発生した。このときの転移抵抗は 6.6 kΩで、
ジョセフソンエネルギーと帯電エネルギーが競合する場
合の二次元ジョセフソンに特徴的な、金属と絶縁体の転
移が生じる際のユニバーサルな値、
【００２２】
【数３】 Ｒ ＝ ｈ／（４ｅ2 ） ＝ 6,5 〔 kΩ〕 （３） に非常に近い値を示した。図４は、この結果をもとに作
製した、本発明の超電導ＦＥＴの第４の実施例の基本構
成を模式的に示す断面図である。絶縁体からなる基板１
１の上に上記の Bi 金属の超電導超薄膜１２を形成し、
さらにその上に絶縁体膜１３を形成したのち、金電極層
１４を設けてソース電極１５、ドレイン電極１７、ゲー
ト電極１６を取り付けて、超電導ＦＥＴを構成してい
る。本素子の特性測定結果によれば、ゲート電圧の印加
によりソース電極１５とドレイン電極１７の間の抵抗が
約５０％変化し、超電導電流を変調できることが確認さ
れた。絶縁体膜１３はキャリア密度が極端に小さく、超
電導体はキャリア密度が非常に高いので、変調がこの程
度にとどまっているものと考えられる。 〔実施例５〕図５は、本発明の超電導ＦＥＴの第５の実
施例の基本構成を模式的に示す断面図である。本構成に
おいては、基板１１の上に、金属超電導体の Bi の膜厚
が約１０Åの超電導超薄膜１２を成長させたのち、半導
体層１８を成長して超電導超薄膜１２の島状に分散配置
した Bi の間隙に介在させ、微小ジョセフソン接合のア
レイを形成し、その上に絶縁体膜１３を形成し、金電極
層１４を設けて各電極を取り付け、超電導ＦＥＴを構成
している。
製した、本発明の超電導ＦＥＴの第４の実施例の基本構
成を模式的に示す断面図である。絶縁体からなる基板１
１の上に上記の Bi 金属の超電導超薄膜１２を形成し、
さらにその上に絶縁体膜１３を形成したのち、金電極層
１４を設けてソース電極１５、ドレイン電極１７、ゲー
ト電極１６を取り付けて、超電導ＦＥＴを構成してい
る。本素子の特性測定結果によれば、ゲート電圧の印加
によりソース電極１５とドレイン電極１７の間の抵抗が
約５０％変化し、超電導電流を変調できることが確認さ
れた。絶縁体膜１３はキャリア密度が極端に小さく、超
電導体はキャリア密度が非常に高いので、変調がこの程
度にとどまっているものと考えられる。 〔実施例５〕図５は、本発明の超電導ＦＥＴの第５の実
施例の基本構成を模式的に示す断面図である。本構成に
おいては、基板１１の上に、金属超電導体の Bi の膜厚
が約１０Åの超電導超薄膜１２を成長させたのち、半導
体層１８を成長して超電導超薄膜１２の島状に分散配置
した Bi の間隙に介在させ、微小ジョセフソン接合のア
レイを形成し、その上に絶縁体膜１３を形成し、金電極
層１４を設けて各電極を取り付け、超電導ＦＥＴを構成
している。
【００２３】図６は、図５に示した第５の実施例の超電
導ＦＥＴの特性図で、ゲート電圧によって、超電導電流
が変調されていることがわかる。本構成では、島状に分
散配置した Bi 金属の間隙に、第４の実施例の絶縁体に
代わって、半導体が介在しているので、介在層のキャリ
ア密度が高くなり、良好な変調が得られるものと考えら
れる。 〔実施例６〕図７は、本発明の超電導ＦＥＴの第６の実
施例の基本構成を模式的に示す断面図である。本構成に
おいては、基板１１の上に、 Bi の超電導体１９と半導
体２０を同時に成長させて膜厚約 0.4 nm の膜を形成
し、これを微小ジョセフソン接合のアレイとして、その
上に絶縁体膜１３を形成し、金電極層１４を設けて各電
極を取り付け、超電導ＦＥＴを構成している。
導ＦＥＴの特性図で、ゲート電圧によって、超電導電流
が変調されていることがわかる。本構成では、島状に分
散配置した Bi 金属の間隙に、第４の実施例の絶縁体に
代わって、半導体が介在しているので、介在層のキャリ
ア密度が高くなり、良好な変調が得られるものと考えら
れる。 〔実施例６〕図７は、本発明の超電導ＦＥＴの第６の実
施例の基本構成を模式的に示す断面図である。本構成に
おいては、基板１１の上に、 Bi の超電導体１９と半導
体２０を同時に成長させて膜厚約 0.4 nm の膜を形成
し、これを微小ジョセフソン接合のアレイとして、その
上に絶縁体膜１３を形成し、金電極層１４を設けて各電
極を取り付け、超電導ＦＥＴを構成している。
【００２４】このように構成した超電導ＦＥＴおいて
も、図６に示した前述の第５の実施例の超電導ＦＥＴの
特性図と同等な特性が得られている。本実施例のように
Bi の超電導体１９と半導体２０を同時に成長する方法
を用いれば、 Bi と半導体がそれぞれ粒状に形成されつ
つ膜が形成されることとなる。膜厚を約 0.4 nm に固定
して半導体の堆積比率を変えて抵抗−温度特性を求めた
結果によれば、 Bi が図１１のように膜厚の減少ととも
に超電導体から絶縁体に変わるのと同様に、半導体の堆
積比率が小さい時は超電導体の特性を示すが、半導体の
堆積比率が高くなると絶縁体の特性を示し、堆積比率を
適正に選択することにより、微小ジョセフソン接合のア
レイを形成することができる。したがって、超電導超薄
膜を成長し次いで半導体を成長して微小ジョセフソン接
合のアレイを形成する前述の第５の実施例の方法では、
例えば Bi では前述のように約１０Å以下の超薄膜に限
定されるのに対して、本方法では厚膜でも微小ジョセフ
ソン接合のアレイを形成できるので作製が容易になると
いう利点がる。
も、図６に示した前述の第５の実施例の超電導ＦＥＴの
特性図と同等な特性が得られている。本実施例のように
Bi の超電導体１９と半導体２０を同時に成長する方法
を用いれば、 Bi と半導体がそれぞれ粒状に形成されつ
つ膜が形成されることとなる。膜厚を約 0.4 nm に固定
して半導体の堆積比率を変えて抵抗−温度特性を求めた
結果によれば、 Bi が図１１のように膜厚の減少ととも
に超電導体から絶縁体に変わるのと同様に、半導体の堆
積比率が小さい時は超電導体の特性を示すが、半導体の
堆積比率が高くなると絶縁体の特性を示し、堆積比率を
適正に選択することにより、微小ジョセフソン接合のア
レイを形成することができる。したがって、超電導超薄
膜を成長し次いで半導体を成長して微小ジョセフソン接
合のアレイを形成する前述の第５の実施例の方法では、
例えば Bi では前述のように約１０Å以下の超薄膜に限
定されるのに対して、本方法では厚膜でも微小ジョセフ
ソン接合のアレイを形成できるので作製が容易になると
いう利点がる。
【００２５】なお、上記の第４、第５の実施例の超電導
ＦＥＴにおいては、超電導体としてBi を用いている
が、 Bi に限らず、例えば V、Nb、Tc、La、Pb、In、S
n、Ta等の金属超電導体、あるいは Nb3Al、 Nb3Sn、Nb3
Ge 、V3Ga等の化合物超電導体を用いても同様に超電導
ＦＥＴが構成できることは例示するまでもなく明らかで
ある。 〔実施例７〕図８は、本発明の超電導ＦＥＴの第７の実
施例の基本構成を模式的に示す断面図である。本構成に
おいては、基板１１の上に、酸化物超電導体のＹＢＣＯ
を、通常のＹＢＣＯの成長条件より酸素導入量の少ない
条件下で成長させて、酸化物超電導体２１と介在物２２
からなる約 300 nm の混合層を形成し、これを微小ジョ
セフソン接合のアレイとして、その上に絶縁体膜１３を
形成し、金電極層１４を設けて各電極を取り付け、超電
導ＦＥＴを構成している。
ＦＥＴにおいては、超電導体としてBi を用いている
が、 Bi に限らず、例えば V、Nb、Tc、La、Pb、In、S
n、Ta等の金属超電導体、あるいは Nb3Al、 Nb3Sn、Nb3
Ge 、V3Ga等の化合物超電導体を用いても同様に超電導
ＦＥＴが構成できることは例示するまでもなく明らかで
ある。 〔実施例７〕図８は、本発明の超電導ＦＥＴの第７の実
施例の基本構成を模式的に示す断面図である。本構成に
おいては、基板１１の上に、酸化物超電導体のＹＢＣＯ
を、通常のＹＢＣＯの成長条件より酸素導入量の少ない
条件下で成長させて、酸化物超電導体２１と介在物２２
からなる約 300 nm の混合層を形成し、これを微小ジョ
セフソン接合のアレイとして、その上に絶縁体膜１３を
形成し、金電極層１４を設けて各電極を取り付け、超電
導ＦＥＴを構成している。
【００２６】このように構成した超電導ＦＥＴにおいて
も、図６に示した前述の第５の実施例の超電導ＦＥＴの
特性図と同等の特性が得られている。酸化物超電導体の
ＹＢＣＯを、通常の成長条件、したがって酸素導入量も
通常の標準量において成長させると、図１１に示した B
i 金属の場合と同様に、膜厚が厚い場合には超電導体の
挙動を示すが膜厚が薄くなると絶縁体の挙動を示す。し
たがって、通常の成長条件においても、膜厚が約 10 nm
となるように選定して成長させれば、ＹＢＣＯが島状に
分散配置した超電導薄膜が得られるので、これを微小ジ
ョセフソン接合のアレイとして用いれば、図４あるいは
図５に示した構成の超電導ＦＥＴが得られる。
も、図６に示した前述の第５の実施例の超電導ＦＥＴの
特性図と同等の特性が得られている。酸化物超電導体の
ＹＢＣＯを、通常の成長条件、したがって酸素導入量も
通常の標準量において成長させると、図１１に示した B
i 金属の場合と同様に、膜厚が厚い場合には超電導体の
挙動を示すが膜厚が薄くなると絶縁体の挙動を示す。し
たがって、通常の成長条件においても、膜厚が約 10 nm
となるように選定して成長させれば、ＹＢＣＯが島状に
分散配置した超電導薄膜が得られるので、これを微小ジ
ョセフソン接合のアレイとして用いれば、図４あるいは
図５に示した構成の超電導ＦＥＴが得られる。
【００２７】これに対して、酸化物超電導体のＹＢＣＯ
を、通常成長条件より酸素導入量を少なくして成長させ
れば、図９に膜厚が約 300 nm の厚膜での特性を例示し
たごとく、酸素導入量の減少とともに超電導体から絶縁
体へと変化する。この現象は、酸素導入量の減少によっ
て、超電導体のＹＢＣＯのみならず、絶縁体の Y2O3や
半導体の Y2BaCuO4 等が混在して、それぞれ柱状に成長
することによるもので、酸素導入量を適切に選択するこ
とにより柱状に分散配置されたＹＢＣＯと、その間隙に
介在する絶縁体の Y2O3 や半導体の Y2BaCuO4 等によっ
て、微小ジョセフソン接合のアレイが形成されることと
なる。図８に示した第７の実施例の超電導ＦＥＴは、こ
の微小ジョセフソン接合のアレイを用いたもので、通常
成長条件で得られる微小ジョセフソン接合のアレイの膜
厚が約 10 nm以下に制限されるのに対し、例えば約 300
nm の厚い膜を用いることができるので、超電導ＦＥＴ
の作製が極めて容易になるという利点がある。
を、通常成長条件より酸素導入量を少なくして成長させ
れば、図９に膜厚が約 300 nm の厚膜での特性を例示し
たごとく、酸素導入量の減少とともに超電導体から絶縁
体へと変化する。この現象は、酸素導入量の減少によっ
て、超電導体のＹＢＣＯのみならず、絶縁体の Y2O3や
半導体の Y2BaCuO4 等が混在して、それぞれ柱状に成長
することによるもので、酸素導入量を適切に選択するこ
とにより柱状に分散配置されたＹＢＣＯと、その間隙に
介在する絶縁体の Y2O3 や半導体の Y2BaCuO4 等によっ
て、微小ジョセフソン接合のアレイが形成されることと
なる。図８に示した第７の実施例の超電導ＦＥＴは、こ
の微小ジョセフソン接合のアレイを用いたもので、通常
成長条件で得られる微小ジョセフソン接合のアレイの膜
厚が約 10 nm以下に制限されるのに対し、例えば約 300
nm の厚い膜を用いることができるので、超電導ＦＥＴ
の作製が極めて容易になるという利点がある。
【００２８】なお、本実施例では酸化物超電導体として
ＹＢＣＯを用いるものとして例示しているが、ＹＢＣＯ
に限るものではなく、類似のメカニズムにより成長され
る酸化物超電導体、例えばＹＢＣＯと同種のＹ系酸化物
超電導体、(LaSr)2CuO4 等のCuOx 単純層状構造の酸化
物超電導体、 Bi2Sr2CaCuOx 等の Bi 系酸化物超電導
体、あるいは Tl2Ba2Ca2Cu3Ox 等の Tl 系酸化物超電導
体にあっても同様な効果が得られることは例示するまで
もなく明らかである。
ＹＢＣＯを用いるものとして例示しているが、ＹＢＣＯ
に限るものではなく、類似のメカニズムにより成長され
る酸化物超電導体、例えばＹＢＣＯと同種のＹ系酸化物
超電導体、(LaSr)2CuO4 等のCuOx 単純層状構造の酸化
物超電導体、 Bi2Sr2CaCuOx 等の Bi 系酸化物超電導
体、あるいは Tl2Ba2Ca2Cu3Ox 等の Tl 系酸化物超電導
体にあっても同様な効果が得られることは例示するまで
もなく明らかである。
【００２９】
【発明の効果】上述のように、本発明によれば、超電導
ＦＥＴを、第１の超電導体と第２の超電導体の間に絶縁
体、半導体または常電導体のうちのいずれか一つを介在
させて形成される静電容量が略１０-14〔Ｆ〕以下の微
小ジョセフソン接合と、微小ジョセフソン接合に面して
形成される絶縁層と、第１の超電導体に形成されるソー
ス電極と、第２の超電導体に形成されるドレイン電極
と、絶縁層に形成されるゲート電極とにより構成するこ
ととしたので、効果的に超電導電流を変調する超電導Ｆ
ＥＴが得られることとなった。
ＦＥＴを、第１の超電導体と第２の超電導体の間に絶縁
体、半導体または常電導体のうちのいずれか一つを介在
させて形成される静電容量が略１０-14〔Ｆ〕以下の微
小ジョセフソン接合と、微小ジョセフソン接合に面して
形成される絶縁層と、第１の超電導体に形成されるソー
ス電極と、第２の超電導体に形成されるドレイン電極
と、絶縁層に形成されるゲート電極とにより構成するこ
ととしたので、効果的に超電導電流を変調する超電導Ｆ
ＥＴが得られることとなった。
【００３０】さらに、上記の超電導ＦＥＴを、基板上に
上記の微小ジョセフソン接合を形成し、微小ジョセフソ
ン接合の上部にゲート絶縁層を形成し、微小ジョセフソ
ン接合を形成する第１の超電導体と第２の超電導体の上
に、それぞれソース電極とドレイン電極を形成し、さら
にゲート絶縁層の上にゲート電極を形成して構成するこ
ととするか、あるいは、基板上にソース電極とドレイン
電極とゲート電極を形成し、さらにゲート電極上にゲー
ト絶縁層を形成したのち、ソース電極上に第１の超電導
体を、またドレイン電極上に第２の超電導体を配して上
記の微小ジョセフソン接合をゲート絶縁層の上に形成し
て構成することとするか、あるいは、絶縁体よりなる基
板の一方の面に上記の微小ジョセフソン接合を形成し、
微小ジョセフソン接合を形成する第１の超電導体と第２
の超電導体の上に、それぞれソース電極とドレイン電極
を形成し、さらに基板の他方の面の微小ジョセフソン接
合に相対する位置にゲート電極を形成して構成すること
とすれば、超電導ＦＥＴとして好適である。
上記の微小ジョセフソン接合を形成し、微小ジョセフソ
ン接合の上部にゲート絶縁層を形成し、微小ジョセフソ
ン接合を形成する第１の超電導体と第２の超電導体の上
に、それぞれソース電極とドレイン電極を形成し、さら
にゲート絶縁層の上にゲート電極を形成して構成するこ
ととするか、あるいは、基板上にソース電極とドレイン
電極とゲート電極を形成し、さらにゲート電極上にゲー
ト絶縁層を形成したのち、ソース電極上に第１の超電導
体を、またドレイン電極上に第２の超電導体を配して上
記の微小ジョセフソン接合をゲート絶縁層の上に形成し
て構成することとするか、あるいは、絶縁体よりなる基
板の一方の面に上記の微小ジョセフソン接合を形成し、
微小ジョセフソン接合を形成する第１の超電導体と第２
の超電導体の上に、それぞれソース電極とドレイン電極
を形成し、さらに基板の他方の面の微小ジョセフソン接
合に相対する位置にゲート電極を形成して構成すること
とすれば、超電導ＦＥＴとして好適である。
【００３１】また、超電導ＦＥＴを、基板上に超電導体
を分散配置してなる超薄膜とその間隙を埋める絶縁体、
半導体、または常電導体の介在層により形成される静電
容量が略１０-14 〔Ｆ〕以下の微小ジョセフソン接合の
アレイと、微小ジョセフソン接合のアレイに面して形成
されるゲート絶縁層と、微小ジョセフソン接合のアレイ
の一端に形成されるソース電極および他端に形成される
ドレイン電極と、ゲート絶縁層に形成されるゲート電極
とにより構成することとしたので、効果的に超電導電流
を変調する超電導ＦＥＴが得られることとなった。
を分散配置してなる超薄膜とその間隙を埋める絶縁体、
半導体、または常電導体の介在層により形成される静電
容量が略１０-14 〔Ｆ〕以下の微小ジョセフソン接合の
アレイと、微小ジョセフソン接合のアレイに面して形成
されるゲート絶縁層と、微小ジョセフソン接合のアレイ
の一端に形成されるソース電極および他端に形成される
ドレイン電極と、ゲート絶縁層に形成されるゲート電極
とにより構成することとしたので、効果的に超電導電流
を変調する超電導ＦＥＴが得られることとなった。
【００３２】さらに、上記の微小ジョセフソン接合のア
レイを形成する超電導体に、例えばBi 等の金属超電導
体、あるいは Nb3Al等の化合物超電導体を用い、かつ半
導体からなる介在層により微小ジョセフソン接合のアレ
イを形成することとすれば、変調性能の優れた超電導Ｆ
ＥＴが得られることとなる。さらに、基板上に、上記の
金属超電導体と半導体を同時に成長させることにより、
上記の微小ジョセフソン接合のアレイを形成することと
すれば、作製が容易となり、効果的に超電導電流を変調
する超電導ＦＥＴの製作方法として特に好適である。
レイを形成する超電導体に、例えばBi 等の金属超電導
体、あるいは Nb3Al等の化合物超電導体を用い、かつ半
導体からなる介在層により微小ジョセフソン接合のアレ
イを形成することとすれば、変調性能の優れた超電導Ｆ
ＥＴが得られることとなる。さらに、基板上に、上記の
金属超電導体と半導体を同時に成長させることにより、
上記の微小ジョセフソン接合のアレイを形成することと
すれば、作製が容易となり、効果的に超電導電流を変調
する超電導ＦＥＴの製作方法として特に好適である。
【００３３】また、上記の微小ジョセフソン接合のアレ
イを、例えばＹＢＣＯ等の酸化物超電導体により形成し
て超電導ＦＥＴを構成することとすれば、変調性能の優
れた超電導ＦＥＴが得られることとなり、さらに、酸素
導入量を当該酸化物超電導体の成長に必要な標準化学当
量より低くして酸化物超電導体を成長することにより微
小ジョセフソン接合のアレイを形成することとすれば、
作製が容易となり、効果的に超電導電流を変調する超電
導ＦＥＴの製作方法として特に好適である。
イを、例えばＹＢＣＯ等の酸化物超電導体により形成し
て超電導ＦＥＴを構成することとすれば、変調性能の優
れた超電導ＦＥＴが得られることとなり、さらに、酸素
導入量を当該酸化物超電導体の成長に必要な標準化学当
量より低くして酸化物超電導体を成長することにより微
小ジョセフソン接合のアレイを形成することとすれば、
作製が容易となり、効果的に超電導電流を変調する超電
導ＦＥＴの製作方法として特に好適である。
【図１】本発明の超電導ＦＥＴの第１の実施例の基本構
成を示す断面図で、（ａ）はゲート電圧が印加されてい
ない時のキャリア分布を模式的に併記した断面図、
（ｂ）はゲート電圧が印加された時のキャリア分布を模
式的に併記した断面図
成を示す断面図で、（ａ）はゲート電圧が印加されてい
ない時のキャリア分布を模式的に併記した断面図、
（ｂ）はゲート電圧が印加された時のキャリア分布を模
式的に併記した断面図
【図２】本発明の超電導ＦＥＴの第２の実施例の基本構
成を模式的に示す断面図
成を模式的に示す断面図
【図３】本発明の超電導ＦＥＴの第３の実施例の基本構
成を模式的に示す断面図
成を模式的に示す断面図
【図４】本発明の超電導ＦＥＴの第４の実施例の基本構
成を模式的に示す断面図
成を模式的に示す断面図
【図５】本発明の超電導ＦＥＴの第５の実施例の基本構
成を模式的に示す断面図
成を模式的に示す断面図
【図６】本発明の超電導ＦＥＴの第５の実施例の特性図
【図７】本発明の超電導ＦＥＴの第６の実施例の基本構
成を模式的に示す断面図
成を模式的に示す断面図
【図８】本発明の超電導ＦＥＴの第７の実施例の基本構
成を模式的に示す断面図
成を模式的に示す断面図
【図９】ＹＢＣＯのシート抵抗と温度の関係を成長時の
酸素導入量を変化させて測定した特性図
酸素導入量を変化させて測定した特性図
【図１０】酸化物超電導体を用いた従来の超電導ＦＥＴ
の基本構成の模式図で、（ａ）は断面図、（ｂ）はその
要部拡大図
の基本構成の模式図で、（ａ）は断面図、（ｂ）はその
要部拡大図
【図１１】Bi 金属の超薄膜のシート抵抗と温度の関係
を膜厚を変化させて測定した特性図
を膜厚を変化させて測定した特性図
１Ａ，１Ｂ 超電導体 ２ 常電導体 ３ 絶縁体膜 ４ 金電極層 ５ ソース電極 ６ ゲート電極 ７ ドレイン電極 １０，１０Ａ 基板 １１ 基板 １２ 超電導超薄膜 １３ 絶縁体膜 １４ 金電極層 １５ ソース電極 １６ ゲート電極 １７ ドレイン電極 １８ 半導体層 １９ 超電導体 ２０ 半導体 ２１ 酸化物超電導体 ２２ 介在層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 太秀 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 上條 洋 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (9)
- 【請求項１】第１の超電導体と第２の超電導体の間に絶
縁体、半導体または常電導体のうちのいずれか一つを介
在させて形成される静電容量が略１０-14 〔Ｆ〕以下の
微小ジョセフソン接合と、微小ジョセフソン接合に面し
て形成される絶縁層と、第１の超電導体に形成されるソ
ース電極と、第２の超電導体に形成されるドレイン電極
と、前記絶縁層に形成されるゲート電極からなることを
特徴とする電界効果型超電導トランジスタ。 - 【請求項２】基板上に前記の微小ジョセフソン接合を形
成し、該微小ジョセフソン接合の上部にゲート絶縁層を
形成し、該微小ジョセフソン接合を形成する第１の超電
導体と第２の超電導体の上に、それぞれソース電極とド
レイン電極を形成し、さらにゲート絶縁層の上にゲート
電極を形成してなることを特徴とする請求項１に記載の
電界効果型超電導トランジスタ。 - 【請求項３】基板上にソース電極とドレイン電極とゲー
ト電極を形成し、さらにゲート電極上にゲート絶縁層を
形成したのち、ソース電極上に第１の超電導体を、また
ドレイン電極上に第２の超電導体を配して前記の微小ジ
ョセフソン接合をゲート絶縁層の上に形成してなること
を特徴とする請求項１に記載の電界効果型超電導トラン
ジスタ。 - 【請求項４】絶縁体よりなる基板の一方の面に前記の微
小ジョセフソン接合を形成し、該微小ジョセフソン接合
を形成する第１の超電導体と第２の超電導体の上に、そ
れぞれソース電極とドレイン電極を形成し、さらに、基
板の他方の面の微小ジョセフソン接合に相対する位置に
ゲート電極を形成してなることを特徴とする請求項１に
記載の電界効果型超電導トランジスタ。 - 【請求項５】基板上に超電導体を分散配置してなる超薄
膜とその間隙を埋める絶縁体、半導体、または常電導体
の介在層により形成される静電容量が略１０ -14 〔Ｆ〕
以下の微小ジョセフソン接合のアレイと、微小ジョセフ
ソン接合のアレイに面して形成される絶縁層と、微小ジ
ョセフソン接合のアレイの一端に形成されるソース電極
と、他端に形成されるドレイン電極と、前記絶縁層に形
成されるゲート電極からなることを特徴とする電界効果
型超電導トランジスタ。 - 【請求項６】前記超電導体が金属超電導体あるいは化合
物超電導体よりなり、かつ該超電導体と半導体からなる
介在層により前記微小ジョセフソン接合のアレイが形成
されていることを特徴とする請求項５に記載の電界効果
型超電導トランジスタ。 - 【請求項７】絶縁体よりなる基板上に、前記金属超電導
体と前記半導体を同時に成長させることにより、該金属
超電導体を分散配置してなる超薄膜の間隙に半導体が配
された微小ジョセフソン接合のアレイを形成することを
特徴とする請求項６に記載の電界効果型超電導トランジ
スタの製作方法。 - 【請求項８】前記超電導体が酸化物超電導体であること
を特徴とする請求項５に記載の電界効果型超電導トラン
ジスタ。 - 【請求項９】酸素導入量を当該酸化物超電導体の成長に
要する標準化学当量より減じて前記酸化物超電導体を成
長することにより微小ジョセフソン接合のアレイを形成
することを特徴とする請求項８に記載の電界効果型超電
導トランジスタの製作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7105144A JPH08306973A (ja) | 1995-04-28 | 1995-04-28 | 電界効果型超電導トランジスタとその製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7105144A JPH08306973A (ja) | 1995-04-28 | 1995-04-28 | 電界効果型超電導トランジスタとその製作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306973A true JPH08306973A (ja) | 1996-11-22 |
Family
ID=14399548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7105144A Pending JPH08306973A (ja) | 1995-04-28 | 1995-04-28 | 電界効果型超電導トランジスタとその製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08306973A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2835353A1 (fr) * | 2002-01-25 | 2003-08-01 | Wintici | Dispositifs electroniques de commande a base de materiau supraconducteur |
| KR100434278B1 (ko) * | 2001-10-10 | 2004-06-05 | 엘지전자 주식회사 | 초전도체를 이용한 전계효과 트랜지스터의 제작 방법 |
| WO2021093977A1 (en) * | 2019-11-15 | 2021-05-20 | Microsoft Technology Licensing Llc | Parametric amplifier and uses thereof |
-
1995
- 1995-04-28 JP JP7105144A patent/JPH08306973A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434278B1 (ko) * | 2001-10-10 | 2004-06-05 | 엘지전자 주식회사 | 초전도체를 이용한 전계효과 트랜지스터의 제작 방법 |
| FR2835353A1 (fr) * | 2002-01-25 | 2003-08-01 | Wintici | Dispositifs electroniques de commande a base de materiau supraconducteur |
| WO2003063259A3 (fr) * | 2002-01-25 | 2004-04-01 | Wintici | Dispositifs electroniques de commande a base de materiau supraconducteur |
| WO2021093977A1 (en) * | 2019-11-15 | 2021-05-20 | Microsoft Technology Licensing Llc | Parametric amplifier and uses thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274249A (en) | Superconducting field effect devices with thin channel layer | |
| JPH0834321B2 (ja) | 反転ｍｉｓｆｅｔ構造を有する超伝導電界効果トランジスタの製造方法 | |
| EP0475838B1 (en) | Superconducting device having a reduced thickness of oxide superconducting layer and method for manufacturing the same | |
| JPH08306973A (ja) | 電界効果型超電導トランジスタとその製作方法 | |
| US5422336A (en) | Superconducting FET with Pr-Ba-Cu-O channel | |
| EP0701292A2 (en) | Field-effect type superconducting device | |
| JPH08191157A (ja) | 多層構造体の製造方法 | |
| US5793056A (en) | Low-inductance HTS interconnects and Josephson junctions using slot-defined SNS edge junctions | |
| US5441926A (en) | Superconducting device structure with Pr-Ba-Cu-O barrier layer | |
| US5247189A (en) | Superconducting device composed of oxide superconductor material | |
| JPH02194667A (ja) | 超伝導トランジスタおよびその製造方法 | |
| US5528052A (en) | Superconductive-channel electric field-effect drive | |
| EP0478463B1 (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material | |
| WO1997025748A1 (en) | Electronic device | |
| JP2941811B2 (ja) | 超電導トランジスタ | |
| JPH09172208A (ja) | 超電導デバイス | |
| EP0523279A1 (en) | Electric field-effect devices having a superconducting channel | |
| JP3221037B2 (ja) | 電流変調装置 | |
| JP2597745B2 (ja) | 超電導素子および作製方法 | |
| JP2641978B2 (ja) | 超電導素子および作製方法 | |
| JP3212141B2 (ja) | 超伝導素子 | |
| JP2599498B2 (ja) | 超電導素子および作製方法 | |
| JP3203799B2 (ja) | 超伝導３端子素子 | |
| JP2597743B2 (ja) | 超電導素子の作製方法 | |
| JP2597747B2 (ja) | 超電導素子および作製方法 |