JPH08298346A - 集積電気−光パッケージ - Google Patents
集積電気−光パッケージInfo
- Publication number
- JPH08298346A JPH08298346A JP10851196A JP10851196A JPH08298346A JP H08298346 A JPH08298346 A JP H08298346A JP 10851196 A JP10851196 A JP 10851196A JP 10851196 A JP10851196 A JP 10851196A JP H08298346 A JPH08298346 A JP H08298346A
- Authority
- JP
- Japan
- Prior art keywords
- area
- region
- leads
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000007789 sealing Methods 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims description 83
- 239000002184 metal Substances 0.000 claims description 83
- 239000000463 material Substances 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000003989 dielectric material Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 32
- 239000011295 pitch Substances 0.000 description 18
- 238000005530 etching Methods 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003618 dip coating Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 101000793686 Homo sapiens Azurocidin Proteins 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002274 desiccant Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 235000019353 potassium silicate Nutrition 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
- H10K59/179—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/841—Self-supporting sealing arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8423—Metallic sealing arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
- H10K59/8721—Metallic sealing arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 有機ＬＥＤを好適に導入できる集積電気−光
パッケージを提供する。 【解決手段】 集積電気−光パッケージは基板１０，１
０′上に実装された電子回路５０、該回路から密閉領域
１２，１２′を通って延在しかつ各々第１の領域１１，
１１′に露出する端部１８，１８′を有する第１および
第２のグループのリード１５，１５′、第１の領域に配
置されかつ各々第１のグループのリードの露出端部に接
触する透明導電ストリップ３０，３０′、前記ストリッ
プ３０，３０′の各々の上に配置されかつＬＥＤを規定
する電界発光媒体３５，３５′、該電界発光媒体の上に
各々のＬＥＤの第２の電極として配置され各々第２のグ
ループのリードの露出端部と接触している金属ストリッ
プ３８，３８′、および密閉領域と気密接触して配置さ
れかつ第１の領域を気密封止する気密封止部６０，６
６′を含む。
パッケージを提供する。 【解決手段】 集積電気−光パッケージは基板１０，１
０′上に実装された電子回路５０、該回路から密閉領域
１２，１２′を通って延在しかつ各々第１の領域１１，
１１′に露出する端部１８，１８′を有する第１および
第２のグループのリード１５，１５′、第１の領域に配
置されかつ各々第１のグループのリードの露出端部に接
触する透明導電ストリップ３０，３０′、前記ストリッ
プ３０，３０′の各々の上に配置されかつＬＥＤを規定
する電界発光媒体３５，３５′、該電界発光媒体の上に
各々のＬＥＤの第２の電極として配置され各々第２のグ
ループのリードの露出端部と接触している金属ストリッ
プ３８，３８′、および密閉領域と気密接触して配置さ
れかつ第１の領域を気密封止する気密封止部６０，６
６′を含む。
Description
【０００１】
【発明の属する技術分野】本発明は集積電気−光（ｉｎ
ｔｅｇｒａｔｅｄ ｅｌｅｃｔｒｏ−ｏｐｔｉｃ）パッ
ケージに関し、かつより特定的には有機発光装置を導入
した集積電気−光パッケージに関する。
ｔｅｇｒａｔｅｄ ｅｌｅｃｔｒｏ−ｏｐｔｉｃ）パッ
ケージに関し、かつより特定的には有機発光装置を導入
した集積電気−光パッケージに関する。
【０００２】
【従来の技術】一般に、半導体基板、または集積回路、
はプリント回路基板その他の上に実装されかつ該基板を
外部回路に接続するための受け入れられた方法は標準的
なワイヤボンド技術を使用することである。しかしなが
ら、比較的大きなアレイの電気的コンポーネントまたは
装置がその上に形成された半導体基板が接続されるべき
場合には、標準的なワイヤボンド技術は非常に困難にな
ってくる。例えば、もし比較的大きなアレイ（例えば、
１０，０００または１００×１００より大きな）の発光
装置、またはダイオード、（ＬＥＤ）がＰのピッチ（セ
ンタ−センタ間隔）で基板上に形成されておれば、該基
板の周辺部の接合パッドは２Ｐのピッチを持つことにな
る。これは接合パッドの間の距離をできるだけ大きくす
るために１つおきの行（ｒｏｗ）および１つおきの列
（ｃｏｌｕｍｎ）が前記周辺部の各反対側のエッジにつ
ながるからである。
はプリント回路基板その他の上に実装されかつ該基板を
外部回路に接続するための受け入れられた方法は標準的
なワイヤボンド技術を使用することである。しかしなが
ら、比較的大きなアレイの電気的コンポーネントまたは
装置がその上に形成された半導体基板が接続されるべき
場合には、標準的なワイヤボンド技術は非常に困難にな
ってくる。例えば、もし比較的大きなアレイ（例えば、
１０，０００または１００×１００より大きな）の発光
装置、またはダイオード、（ＬＥＤ）がＰのピッチ（セ
ンタ−センタ間隔）で基板上に形成されておれば、該基
板の周辺部の接合パッドは２Ｐのピッチを持つことにな
る。これは接合パッドの間の距離をできるだけ大きくす
るために１つおきの行（ｒｏｗ）および１つおきの列
（ｃｏｌｕｍｎ）が前記周辺部の各反対側のエッジにつ
ながるからである。
【０００３】今日、接合パッドからの４．８ミリインチ
（ｍｉｌｌｉ−ｉｎｃｈｅｓ）のピッチを有するワイヤ
ボンド相互接続が実行可能な最善のものである。したが
って、１００×１００の上に述べたアレイにおいては、
基板の周辺部の接合パッドは４．８ミリインチの最小ピ
ッチを持つことになり、周辺部の各エッジに沿って５０
の接合パッドが配置される。前記アレイにより多くの装
置が含まれるに応じて、より多くの接合パッドが必要と
なりかつ余分の接合パッドを収容するために周辺部の寸
法もいっそう大きな割合で増大する。すなわち、接合パ
ッドの最小ピッチは４．８ミリインチであるから、アレ
イの装置のピッチは、基板の寸法を変えることなしに、
２．４ミリインチ、またはほぼ６１ミクロン、ほどの大
きさとすることができる。したがって、装置が６１ミク
ロンより小さく製造できても、接合パッドの最小ピッチ
は基板の周辺部をより小さくすることを許容しない。ワ
イヤボンディング技術の制約によって基板の寸法が厳格
に制限されることが直ちに理解できる。
（ｍｉｌｌｉ−ｉｎｃｈｅｓ）のピッチを有するワイヤ
ボンド相互接続が実行可能な最善のものである。したが
って、１００×１００の上に述べたアレイにおいては、
基板の周辺部の接合パッドは４．８ミリインチの最小ピ
ッチを持つことになり、周辺部の各エッジに沿って５０
の接合パッドが配置される。前記アレイにより多くの装
置が含まれるに応じて、より多くの接合パッドが必要と
なりかつ余分の接合パッドを収容するために周辺部の寸
法もいっそう大きな割合で増大する。すなわち、接合パ
ッドの最小ピッチは４．８ミリインチであるから、アレ
イの装置のピッチは、基板の寸法を変えることなしに、
２．４ミリインチ、またはほぼ６１ミクロン、ほどの大
きさとすることができる。したがって、装置が６１ミク
ロンより小さく製造できても、接合パッドの最小ピッチ
は基板の周辺部をより小さくすることを許容しない。ワ
イヤボンディング技術の制約によって基板の寸法が厳格
に制限されることが直ちに理解できる。
【０００４】ＬＥＤのアレイが有機材料によって製造さ
れる場合、いくつかの付加的な問題が優勢になってく
る。画像明示または表示装置の用途のための２次元有機
ＬＥＤアレイは行および列に配置された複数の有機ＬＥ
Ｄ（それらの内の１つ以上が画素を形成する）から構成
される。該アレイのそれぞれの個々の有機ＬＥＤは一般
に光透過性の第１の電極、該第１の電極上に被着された
有機電界発光媒体、および該有機電界発光媒体の上部の
金属電極によって構成される。ＬＥＤの電極は２次元Ｘ
−Ｙアドレシングパターンを形成するよう接続される。
実際に、Ｘ−Ｙアドレシングパターンは前記光透過性電
極をＸ方向にパターニングしかつ前記金属電極をＹ方向
にパターニングすることにより（あるいは、もし望むな
らば逆にパターニングすることにより）達成され、Ｘお
よびＹ方向は互いに垂直である。これら電極のパターニ
ングは通常シャドウマスクまたはエッチング技術によっ
て行なわれる。シャドウマスクの技術的限界により、
０．１ｍｍより小さな画素ピッチを有する、高密度情報
表示装置については一般にエッチングプロセスが使用さ
れる。
れる場合、いくつかの付加的な問題が優勢になってく
る。画像明示または表示装置の用途のための２次元有機
ＬＥＤアレイは行および列に配置された複数の有機ＬＥ
Ｄ（それらの内の１つ以上が画素を形成する）から構成
される。該アレイのそれぞれの個々の有機ＬＥＤは一般
に光透過性の第１の電極、該第１の電極上に被着された
有機電界発光媒体、および該有機電界発光媒体の上部の
金属電極によって構成される。ＬＥＤの電極は２次元Ｘ
−Ｙアドレシングパターンを形成するよう接続される。
実際に、Ｘ−Ｙアドレシングパターンは前記光透過性電
極をＸ方向にパターニングしかつ前記金属電極をＹ方向
にパターニングすることにより（あるいは、もし望むな
らば逆にパターニングすることにより）達成され、Ｘお
よびＹ方向は互いに垂直である。これら電極のパターニ
ングは通常シャドウマスクまたはエッチング技術によっ
て行なわれる。シャドウマスクの技術的限界により、
０．１ｍｍより小さな画素ピッチを有する、高密度情報
表示装置については一般にエッチングプロセスが使用さ
れる。
【０００５】エッチングプロセスにおいて使用される媒
体に応じて、前記エッチング技術は２つの種別に分ける
ことができ、すなわちウェットおよびドライである。ウ
ェットエッチングは一般に酸性の液体媒体中で行なわ
れ、ドライエッチングは通常プラズマ雰囲気中で行なわ
れる。
体に応じて、前記エッチング技術は２つの種別に分ける
ことができ、すなわちウェットおよびドライである。ウ
ェットエッチングは一般に酸性の液体媒体中で行なわ
れ、ドライエッチングは通常プラズマ雰囲気中で行なわ
れる。
【０００６】有機ＬＥＤにおけるカソードコンタクトの
ために使用される金属電極は通常安定な金属（ｓｔａｂ
ｌｅ ｍｅｔａｌ）および４ｅＶより小さな仕事関数
（ｗｏｒｋ ｆｕｎｃｔｉｏｎ）を備えた高度に反応的
な金属を含む。高度に反応的な金属が金属電極中に存在
することは酸をベースとしたウェットエッチングを望ま
しくないものにする。しかしながら、ドライエッチング
処理もまた、２次元有機ＬＥＤアレイにおけるアクティ
ブメタルを含む金属電極ならびに有機材料の完全性に影
響を与える、前記処理において必要とされる高い温度
（＞２００℃）および反応性イオン雰囲気のため問題が
ある。
ために使用される金属電極は通常安定な金属（ｓｔａｂ
ｌｅ ｍｅｔａｌ）および４ｅＶより小さな仕事関数
（ｗｏｒｋ ｆｕｎｃｔｉｏｎ）を備えた高度に反応的
な金属を含む。高度に反応的な金属が金属電極中に存在
することは酸をベースとしたウェットエッチングを望ま
しくないものにする。しかしながら、ドライエッチング
処理もまた、２次元有機ＬＥＤアレイにおけるアクティ
ブメタルを含む金属電極ならびに有機材料の完全性に影
響を与える、前記処理において必要とされる高い温度
（＞２００℃）および反応性イオン雰囲気のため問題が
ある。
【０００７】前記エッチングにおけるジレンマを克服す
るために、２次元アレイを製造するのにシャドウウォー
ル（ｓｈａｄｏｗ ｗａｌｌ）方法が、タング（Ｔａｎ
ｇ）による、１９９４年３月１５日発行の、かつ「有機
電界発光マルチカラー画像表示装置（Ｏｒｇａｎｉｃ
Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｍｕｌｔｉｃ
ｏｌｏｒ Ｉｍａｇｅ Ｄｉｓｐｌａｙ Ｄｅｖｉｃ
ｅ）」と題する、米国特許第５，２９４，８７０号に開
示されている。このシャドウウォール方法は、始めに透
明電極をパターニングする段階、前記透明電極に直交
し、隣接画素領域をさえぎることができ、かつ有機媒体
の厚さを超える高さを有する誘電体壁を構築する段階、
有機電界発光媒体を被着する段階、および該被着面に関
して１５°〜４５°の角度からカソード金属を被着する
段階を含む。前記誘電体壁の高さが有機媒体の厚さを超
えているから、隔離された平行金属ストライプが形成さ
れる。したがってＸ−Ｙアドレス可能なアレイが金属エ
ッチングの必要性なしに達成される。
るために、２次元アレイを製造するのにシャドウウォー
ル（ｓｈａｄｏｗ ｗａｌｌ）方法が、タング（Ｔａｎ
ｇ）による、１９９４年３月１５日発行の、かつ「有機
電界発光マルチカラー画像表示装置（Ｏｒｇａｎｉｃ
Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｍｕｌｔｉｃ
ｏｌｏｒ Ｉｍａｇｅ Ｄｉｓｐｌａｙ Ｄｅｖｉｃ
ｅ）」と題する、米国特許第５，２９４，８７０号に開
示されている。このシャドウウォール方法は、始めに透
明電極をパターニングする段階、前記透明電極に直交
し、隣接画素領域をさえぎることができ、かつ有機媒体
の厚さを超える高さを有する誘電体壁を構築する段階、
有機電界発光媒体を被着する段階、および該被着面に関
して１５°〜４５°の角度からカソード金属を被着する
段階を含む。前記誘電体壁の高さが有機媒体の厚さを超
えているから、隔離された平行金属ストライプが形成さ
れる。したがってＸ−Ｙアドレス可能なアレイが金属エ
ッチングの必要性なしに達成される。
【０００８】
【発明が解決しようとする課題】この方法は金属パター
ニングのために実行可能なもののように見えるが、ある
ピッチ寸法に制限され、かつアレイ中の画素に欠陥を導
入する可能性がある。
ニングのために実行可能なもののように見えるが、ある
ピッチ寸法に制限され、かつアレイ中の画素に欠陥を導
入する可能性がある。
【０００９】また、大部分の有機ＬＥＤは環境条件に、
特に湿気に、極めて影響されやすい。有機ＬＥＤの性能
に対する湿気の影響のため、ＬＥＤは完全に気密封止さ
れなければならない。
特に湿気に、極めて影響されやすい。有機ＬＥＤの性能
に対する湿気の影響のため、ＬＥＤは完全に気密封止さ
れなければならない。
【００１０】したがって、有機ＬＥＤが都合よく導入で
きる相互接続およびパッケージ構造および技術の必要性
が存在する。
きる相互接続およびパッケージ構造および技術の必要性
が存在する。
【００１１】また、パッケージの寸法に対する制約を実
質的に低減できる相互接続およびパッケージ構造および
技術の必要性が存在する。
質的に低減できる相互接続およびパッケージ構造および
技術の必要性が存在する。
【００１２】したがって、これらの問題を克服する新し
いＬＥＤアレイ／パッケージおよび製造方法を提供する
ことが極めて好都合である。
いＬＥＤアレイ／パッケージおよび製造方法を提供する
ことが極めて好都合である。
【００１３】本発明の目的は有機ＬＥＤが好適に導入で
きる集積電気−光パッケージを提供することにある。
きる集積電気−光パッケージを提供することにある。
【００１４】本発明の別の目的は、高密度情報画像明示
装置の用途のための２次元有機ＬＥＤアレイを製造する
新規な方法を導入したパッケージを提供することにあ
る。
装置の用途のための２次元有機ＬＥＤアレイを製造する
新規な方法を導入したパッケージを提供することにあ
る。
【００１５】本発明のさらに別の目的は、ＬＥＤに影響
を与えることなく金属エッチングを行なうことができる
有機ＬＥＤ装置のパッケージを提供することにある。
を与えることなく金属エッチングを行なうことができる
有機ＬＥＤ装置のパッケージを提供することにある。
【００１６】本発明のさらに他の目的は、改善された信
頼性を有する高密度情報画像明示装置の用途のための保
護された（ｐａｓｓｉｖａｔｅｄ）２次元有機ＬＥＤア
レイおよびパッケージを提供することにある。
頼性を有する高密度情報画像明示装置の用途のための保
護された（ｐａｓｓｉｖａｔｅｄ）２次元有機ＬＥＤア
レイおよびパッケージを提供することにある。
【００１７】本発明のさらに別の目的は、電気的接続に
よって寸法が制約されない有機ＬＥＤを備えた集積電気
−光パッケージを提供することにある。
よって寸法が制約されない有機ＬＥＤを備えた集積電気
−光パッケージを提供することにある。
【００１８】本発明のさらに別の目的は、環境条件から
気密封止された有機ＬＥＤのアレイを含む集積電気−光
パッケージを提供することにある。
気密封止された有機ＬＥＤのアレイを含む集積電気−光
パッケージを提供することにある。
【００１９】本発明のさらに他の目的は、製造中にＬＥ
Ｄを損傷することのない有機ＬＥＤを導入した集積電気
−光パッケージを製造する方法を提供することにある。
Ｄを損傷することのない有機ＬＥＤを導入した集積電気
−光パッケージを製造する方法を提供することにある。
【００２０】
【課題を解決するための手段】本発明に係わる集積電気
−光パッケージにおいて上記および他の問題は少なくと
も部分的に解決されかつ上記および他の目的が実現され
る。本発明に係わる集積電気−光パッケージは実質的に
平坦な面を備えた光学的に透明な基板を含み、該基板は
その上に規定された第１の領域、該第１の領域を囲む密
閉領域、および該密閉領域に隣接しかつ前記第１の領域
の外側にある集積回路領域を有している。少なくとも１
つの半導体チップを含む、電子回路が前記集積回路領域
内に実装される。前記電子回路に接続された、第１およ
び第２のグループの電気的リードが前記電子回路から前
記密閉領域を通りかつ前記第１の領域内に伸び、かつ第
１および第２のグループの各々の各リードは前記第１の
領域内に露出された端部を有する。複数の平行な、横方
向に間隔を空けた、光学的に透明な、導電性条片または
ストリップが複数の第１の電極を規定するように前記第
１の領域において支持基板の面上に配置され、前記複数
の導電性ストリップの内の各導電性ストリップは前記第
１のグループの電気的リードにおける電気的リードの露
出した端部と電気的に接触した端部を有し、それによっ
て前記複数の導電性ストリップの内の各導電性ストリッ
プが前記第１のグループのリードの異なるリードと電気
的に接触するよう構成される。電界発光媒体が前記複数
の第１の電極の各々の上に配置されて前記複数の電極の
各々の関連する第１の電極と共に発光ダイオードを規定
する。金属層が前記電界発光媒体の上に配置されて前記
複数の導電性ストリップと直交する複数の平行な、横方
向に間隔を空けた、金属ストリップを規定する。前記横
方向に間隔を空けた、金属ストリップは発光ダイオード
の各々に対する第２の電極を規定する。前記複数の金属
ストリップの各金属ストリップは前記第２のグループの
リードにおける１つの電気的リードの露出した端部と電
気的に接触する端部を有し、それによって前記複数の金
属ストリップの内の各金属ストリップが第２のグループ
のリードの内の異なるリードと電気的に接触する。前記
第１の領域の上にかつ前記基板の面の少なくとも前記密
閉領域と密閉接触して気密封止部が配置され、それによ
って前記第１の領域を気密封止する。
−光パッケージにおいて上記および他の問題は少なくと
も部分的に解決されかつ上記および他の目的が実現され
る。本発明に係わる集積電気−光パッケージは実質的に
平坦な面を備えた光学的に透明な基板を含み、該基板は
その上に規定された第１の領域、該第１の領域を囲む密
閉領域、および該密閉領域に隣接しかつ前記第１の領域
の外側にある集積回路領域を有している。少なくとも１
つの半導体チップを含む、電子回路が前記集積回路領域
内に実装される。前記電子回路に接続された、第１およ
び第２のグループの電気的リードが前記電子回路から前
記密閉領域を通りかつ前記第１の領域内に伸び、かつ第
１および第２のグループの各々の各リードは前記第１の
領域内に露出された端部を有する。複数の平行な、横方
向に間隔を空けた、光学的に透明な、導電性条片または
ストリップが複数の第１の電極を規定するように前記第
１の領域において支持基板の面上に配置され、前記複数
の導電性ストリップの内の各導電性ストリップは前記第
１のグループの電気的リードにおける電気的リードの露
出した端部と電気的に接触した端部を有し、それによっ
て前記複数の導電性ストリップの内の各導電性ストリッ
プが前記第１のグループのリードの異なるリードと電気
的に接触するよう構成される。電界発光媒体が前記複数
の第１の電極の各々の上に配置されて前記複数の電極の
各々の関連する第１の電極と共に発光ダイオードを規定
する。金属層が前記電界発光媒体の上に配置されて前記
複数の導電性ストリップと直交する複数の平行な、横方
向に間隔を空けた、金属ストリップを規定する。前記横
方向に間隔を空けた、金属ストリップは発光ダイオード
の各々に対する第２の電極を規定する。前記複数の金属
ストリップの各金属ストリップは前記第２のグループの
リードにおける１つの電気的リードの露出した端部と電
気的に接触する端部を有し、それによって前記複数の金
属ストリップの内の各金属ストリップが第２のグループ
のリードの内の異なるリードと電気的に接触する。前記
第１の領域の上にかつ前記基板の面の少なくとも前記密
閉領域と密閉接触して気密封止部が配置され、それによ
って前記第１の領域を気密封止する。
【００２１】本発明に係わる集積電気−光パッケージを
製造する方法によって上記および他の問題が少なくとも
部分的に解決されかつ上記および他の目的が実現され
る。集積電気−光パッケージを製造する該方法は実質的
に平坦な面を備えた光学的に透明な基板を提供する段
階、前記基板の前記面上に第１の領域、該第１の領域を
囲む密閉領域、および該密閉領域に隣接しかつ前記第１
の領域の外側にある集積回路領域を規定する段階、前記
集積回路領域から前記密閉領域を通り前記第１の領域内
へと伸びる第１および第２のグループの電気的リードを
形成し該第１および第２のグループの各々の各リードが
前記第１の領域内に露出する端部を有するよう構成する
段階、前記第１の領域における支持基板の面上に複数の
平行な、横方向に間隔を空けた、光学的に透明な、導電
性ストリップを形成し複数の第１の電極を規定し、かつ
前記複数の導電性ストリップの内の各導電性ストリップ
が前記第１のグループの電気的リードの露出した端部と
電気的に接触した端部を持つように導電性ストリップを
配置し前記複数の導電性ストリップの内の各導電性スト
リップが前記第１のグループのリードの内の異なるリー
ドと電気的接触するよう構成する段階、前記複数の第１
の電極の内の各々の関連する第１の電極と組合わせて発
光ダイオードを規定するように前記複数の第１の電極の
各々の上に電界発光媒体を配置する段階、前記電界発光
媒体の上に金属層を配置して前記複数の導電性ストリッ
プに直交する複数の横方向に間隔を空けた金属ストリッ
プを規定し、該横方向に間隔を空けた金属ストリップは
各々の発光ダイオードに対する第２の電極を規定するよ
う構成する段階、前記金属ストリップの各々の一端を前
記第２のグループのリードの電気的リードの露出した端
部と接触させて前記複数の金属ストリップの内の各金属
ストリップが前記第２のグループのリードの異なるリー
ドと電気的接触するよう構成する段階、少なくとも１つ
の半導体チップを含む電子回路を前記集積回路領域に実
装しかつ各グループの各リードの一方の端部を前記電子
回路に電気的に接続する段階、そして前記第１の領域の
上にかつ前記基板の前記面の少なくとも前記密閉領域と
密閉接触して気密封止部を密閉係合する段階を含む。
製造する方法によって上記および他の問題が少なくとも
部分的に解決されかつ上記および他の目的が実現され
る。集積電気−光パッケージを製造する該方法は実質的
に平坦な面を備えた光学的に透明な基板を提供する段
階、前記基板の前記面上に第１の領域、該第１の領域を
囲む密閉領域、および該密閉領域に隣接しかつ前記第１
の領域の外側にある集積回路領域を規定する段階、前記
集積回路領域から前記密閉領域を通り前記第１の領域内
へと伸びる第１および第２のグループの電気的リードを
形成し該第１および第２のグループの各々の各リードが
前記第１の領域内に露出する端部を有するよう構成する
段階、前記第１の領域における支持基板の面上に複数の
平行な、横方向に間隔を空けた、光学的に透明な、導電
性ストリップを形成し複数の第１の電極を規定し、かつ
前記複数の導電性ストリップの内の各導電性ストリップ
が前記第１のグループの電気的リードの露出した端部と
電気的に接触した端部を持つように導電性ストリップを
配置し前記複数の導電性ストリップの内の各導電性スト
リップが前記第１のグループのリードの内の異なるリー
ドと電気的接触するよう構成する段階、前記複数の第１
の電極の内の各々の関連する第１の電極と組合わせて発
光ダイオードを規定するように前記複数の第１の電極の
各々の上に電界発光媒体を配置する段階、前記電界発光
媒体の上に金属層を配置して前記複数の導電性ストリッ
プに直交する複数の横方向に間隔を空けた金属ストリッ
プを規定し、該横方向に間隔を空けた金属ストリップは
各々の発光ダイオードに対する第２の電極を規定するよ
う構成する段階、前記金属ストリップの各々の一端を前
記第２のグループのリードの電気的リードの露出した端
部と接触させて前記複数の金属ストリップの内の各金属
ストリップが前記第２のグループのリードの異なるリー
ドと電気的接触するよう構成する段階、少なくとも１つ
の半導体チップを含む電子回路を前記集積回路領域に実
装しかつ各グループの各リードの一方の端部を前記電子
回路に電気的に接続する段階、そして前記第１の領域の
上にかつ前記基板の前記面の少なくとも前記密閉領域と
密閉接触して気密封止部を密閉係合する段階を含む。
【００２２】
【発明の実施の形態】図１を特に参照すると、第１の領
域１１、密閉領域１２および集積回路実装領域１３がそ
の上に規定された上部平坦面を有する基板１０が示され
ている。基板１０は光学的に透明な基板であり、ガラ
ス、光学品質プラスチック（一般に、１．５〜１．６の
屈折率を有する）、または以下に説明する目的を果たす
ことができる任意の他の都合のよい材料とすることがで
きる。
域１１、密閉領域１２および集積回路実装領域１３がそ
の上に規定された上部平坦面を有する基板１０が示され
ている。基板１０は光学的に透明な基板であり、ガラ
ス、光学品質プラスチック（一般に、１．５〜１．６の
屈折率を有する）、または以下に説明する目的を果たす
ことができる任意の他の都合のよい材料とすることがで
きる。
【００２３】図２を参照すると、基板１０の側面図が示
されており、本発明に係わる集積電気−光パッケージを
製造する新規な方法におけるいくらかの初期ステップが
行なわれている。第１の領域１１および密閉領域１２の
一部のみが見えるように基板１０の一部が取り出されて
いる。湿気不透性精細ライン相互接続技術（ｍｏｉｓｔ
ｕｒｅ ｉｍｐｅｒｖｉｏｕｓ ｆｉｎｅ ｌｉｎｅ
ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｏｌｏｇｙ）の
ような、何らかの都合のよい技術を使用して、実装領域
１３から密閉領域１２を通りかつ第１の領域１１内に伸
びる、複数の電気的リード１５が形成される。
されており、本発明に係わる集積電気−光パッケージを
製造する新規な方法におけるいくらかの初期ステップが
行なわれている。第１の領域１１および密閉領域１２の
一部のみが見えるように基板１０の一部が取り出されて
いる。湿気不透性精細ライン相互接続技術（ｍｏｉｓｔ
ｕｒｅ ｉｍｐｅｒｖｉｏｕｓ ｆｉｎｅ ｌｉｎｅ
ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｏｌｏｇｙ）の
ような、何らかの都合のよい技術を使用して、実装領域
１３から密閉領域１２を通りかつ第１の領域１１内に伸
びる、複数の電気的リード１５が形成される。
【００２４】誘電体材料１６がリード製造の間に形成さ
れて正しくリード１５を形成しかつ位置付ける上での助
けとしかつ気密封止部の一部として保持され、これにつ
いては以下に説明する。もちろん、誘電体材料１６は電
気的リード１５の製造の間に形成されるいくつかの層を
含んでいてもよく、かつ密閉領域にのみ存在してもよ
く、あるいは実装領域の一部または全ての中に延在して
もよい。一例として、ゾル−ゲル（ｓｏｌ−ｇｅｌ）処
理技術を使用した基板技術はそのような無機相互接続を
製作する。
れて正しくリード１５を形成しかつ位置付ける上での助
けとしかつ気密封止部の一部として保持され、これにつ
いては以下に説明する。もちろん、誘電体材料１６は電
気的リード１５の製造の間に形成されるいくつかの層を
含んでいてもよく、かつ密閉領域にのみ存在してもよ
く、あるいは実装領域の一部または全ての中に延在して
もよい。一例として、ゾル−ゲル（ｓｏｌ−ｇｅｌ）処
理技術を使用した基板技術はそのような無機相互接続を
製作する。
【００２５】電気的導体１５は、ゾル−ゲルプロセス、
スパッタリング、または蒸着のような、何らかの都合の
よい手段によって被着された薄膜導体であり、かつ被着
の間にパターニングされあるいはその後エッチングされ
て金属を所望の形状に形成する。各電気的リード１５は
基板１０の第１の領域１１内に位置する露出した端部１
７を有する。さらなる処理における助けとするために、
各電気的リード１５の露出端部１７上に金でメタライズ
した面１８が形成される。金が使用され、その目的につ
いては以下に説明するが、他の都合のよい金属も利用で
きることが理解されるべきである。
スパッタリング、または蒸着のような、何らかの都合の
よい手段によって被着された薄膜導体であり、かつ被着
の間にパターニングされあるいはその後エッチングされ
て金属を所望の形状に形成する。各電気的リード１５は
基板１０の第１の領域１１内に位置する露出した端部１
７を有する。さらなる処理における助けとするために、
各電気的リード１５の露出端部１７上に金でメタライズ
した面１８が形成される。金が使用され、その目的につ
いては以下に説明するが、他の都合のよい金属も利用で
きることが理解されるべきである。
【００２６】気密封止リング２０が誘電体材料１６の上
部面の上に配置されかつ基板１０の第１の領域１１の回
り全体に伸びている。リング２０は、はんだ、ガラス、
その他のような、任意の都合のよい密閉材料で形成する
ことができ、材料の種別は使用される気密カバーの種別
に依存する。
部面の上に配置されかつ基板１０の第１の領域１１の回
り全体に伸びている。リング２０は、はんだ、ガラス、
その他のような、任意の都合のよい密閉材料で形成する
ことができ、材料の種別は使用される気密カバーの種別
に依存する。
【００２７】特に図３を参照すると、図２の構造の頭部
面図が示されている。好ましい実施形態では、光学的に
透明な基板１０は、ガラスのような、平坦な１片の光学
的に透明な材料から形成され、それによって少なくとも
第１の領域１１が基板１０の単に透き通った（光学的に
透明な）部分となるよう構成される。第１の領域１１は
（説明される）ＬＥＤのアレイと実質的に同じ寸法であ
り、それによってＬＥＤのアレイによって協働して発生
される実像がそこを通って完全に見ることができるよう
になる。複数の電気的リード１５はＬＥＤの行および列
のための電気的接続を実装領域１３にかつ、一般に、基
板１０の外周回りに配置された、同じ複数の接続パッド
２５に提供する。電気的リード１５および接続パッド２
５を光学的に透明な基板１０の周辺回りに完全に分配す
るために、電気的リード１５は交互の行および交互の列
に取り付けられている。したがって、隣接電気的リード
１５の間の利用可能なスペースは２Ｐであり、またはこ
の特定の実施形態ではほぼ２０ミクロンである。
面図が示されている。好ましい実施形態では、光学的に
透明な基板１０は、ガラスのような、平坦な１片の光学
的に透明な材料から形成され、それによって少なくとも
第１の領域１１が基板１０の単に透き通った（光学的に
透明な）部分となるよう構成される。第１の領域１１は
（説明される）ＬＥＤのアレイと実質的に同じ寸法であ
り、それによってＬＥＤのアレイによって協働して発生
される実像がそこを通って完全に見ることができるよう
になる。複数の電気的リード１５はＬＥＤの行および列
のための電気的接続を実装領域１３にかつ、一般に、基
板１０の外周回りに配置された、同じ複数の接続パッド
２５に提供する。電気的リード１５および接続パッド２
５を光学的に透明な基板１０の周辺回りに完全に分配す
るために、電気的リード１５は交互の行および交互の列
に取り付けられている。したがって、隣接電気的リード
１５の間の利用可能なスペースは２Ｐであり、またはこ
の特定の実施形態ではほぼ２０ミクロンである。
【００２８】図４を参照すると、図３の大きく拡大した
部分が示されており、光学的に透明な基板１０の一部を
より詳細に示している。複数の電気的リード１５は光学
的に透明な基板１０の上に配置されかつ第１の領域１１
および密閉領域１２の周辺から接続パッド２５とコンタ
クトするよう散開している（ｆａｎｎｅｄ ｏｕｔ）。
この特定の実施形態では、接続パッド２５は密閉領域１
２を囲む行および列のマトリクス状に配置されている。
一般に、接続パッド２５はほぼ２５ミリインチから５０
ミリインチの範囲のピッチでマトリクス状に配置され電
気的リード１５が図示の如くそれらの間に伸びるための
充分なスペースを得ることができる。例えば、４０ミリ
インチのピッチを有する接続パッド２５のマトリクスは
０．２インチ×０．４インチの第１の領域１１を備えた
１インチ×１インチの基板上に５００以上の接続パッド
２５を可能にする。
部分が示されており、光学的に透明な基板１０の一部を
より詳細に示している。複数の電気的リード１５は光学
的に透明な基板１０の上に配置されかつ第１の領域１１
および密閉領域１２の周辺から接続パッド２５とコンタ
クトするよう散開している（ｆａｎｎｅｄ ｏｕｔ）。
この特定の実施形態では、接続パッド２５は密閉領域１
２を囲む行および列のマトリクス状に配置されている。
一般に、接続パッド２５はほぼ２５ミリインチから５０
ミリインチの範囲のピッチでマトリクス状に配置され電
気的リード１５が図示の如くそれらの間に伸びるための
充分なスペースを得ることができる。例えば、４０ミリ
インチのピッチを有する接続パッド２５のマトリクスは
０．２インチ×０．４インチの第１の領域１１を備えた
１インチ×１インチの基板上に５００以上の接続パッド
２５を可能にする。
【００２９】電気的リード１５を散開させることによ
り、接続パッド２５は電気的コンタクトを容易にするの
に充分大きくなるよう構成できる。例えば、もしＬＥＤ
アレイが４０，０００個の装置（例えば、２００行×２
００列）を含みかつ各々の装置が１０ミクロンの直径を
有する領域を含み２０ミクロンのピッチＰを有していれ
ば、光学的に透明な基板１０の第１の領域１１の寸法は
１辺が０．２インチより小さくなる。光学的に透明な基
板１０は、この特定の例では、１辺がほぼ０．２インチ
の第１の領域１３および１辺が０．５インチの外周を備
えて構成される。したがって、基板１０の周辺部の各辺
における２００の接合パッドはほぼ６０ミクロンのピッ
チを有する。
り、接続パッド２５は電気的コンタクトを容易にするの
に充分大きくなるよう構成できる。例えば、もしＬＥＤ
アレイが４０，０００個の装置（例えば、２００行×２
００列）を含みかつ各々の装置が１０ミクロンの直径を
有する領域を含み２０ミクロンのピッチＰを有していれ
ば、光学的に透明な基板１０の第１の領域１１の寸法は
１辺が０．２インチより小さくなる。光学的に透明な基
板１０は、この特定の例では、１辺がほぼ０．２インチ
の第１の領域１３および１辺が０．５インチの外周を備
えて構成される。したがって、基板１０の周辺部の各辺
における２００の接合パッドはほぼ６０ミクロンのピッ
チを有する。
【００３０】光学的に透明な基板１０がガラスから形成
される場合には、少なくとも電気的リード１５および接
合パッド２５のために、標準的な薄膜メタリゼイション
を使用することができ、この場合金属の層は、例えば、
スパッタリングによって被着される。また、プリント、
パターニングおよび焼成（ｆｉｒｉｎｇ）の通常の工程
を導入した、ゾル−ゲル技術を使用することができる。
典型的なメタリゼイションシステムにおいては、第１の
層のクロミウムまたはクロムがスパッタリングによりガ
ラス上に接着層として作用するよう付加される。第２の
層の銅が前記クロミウムの上に加えられて所望の電気的
導電性を提供しかつ金の層が銅の上に加えられてさらな
る接続のための障壁および接着層を提供する。前記メタ
リゼイションは付加的な（ａｄｄｉｔｉｖｅ）または除
去的な（ｓｕｂｔｒａｃｔｉｖｅ）方法とすることがで
きパターニングおよびエッチングは所望の最終的な構造
を提供するために技術的によく知られた種々の方法の内
の任意のものによって行なわれることを理解すべきであ
る。
される場合には、少なくとも電気的リード１５および接
合パッド２５のために、標準的な薄膜メタリゼイション
を使用することができ、この場合金属の層は、例えば、
スパッタリングによって被着される。また、プリント、
パターニングおよび焼成（ｆｉｒｉｎｇ）の通常の工程
を導入した、ゾル−ゲル技術を使用することができる。
典型的なメタリゼイションシステムにおいては、第１の
層のクロミウムまたはクロムがスパッタリングによりガ
ラス上に接着層として作用するよう付加される。第２の
層の銅が前記クロミウムの上に加えられて所望の電気的
導電性を提供しかつ金の層が銅の上に加えられてさらな
る接続のための障壁および接着層を提供する。前記メタ
リゼイションは付加的な（ａｄｄｉｔｉｖｅ）または除
去的な（ｓｕｂｔｒａｃｔｉｖｅ）方法とすることがで
きパターニングおよびエッチングは所望の最終的な構造
を提供するために技術的によく知られた種々の方法の内
の任意のものによって行なわれることを理解すべきであ
る。
【００３１】多くの用途において、電気的リード１５の
幅およびパッド２５の寸法ならびに間隔は、特に基板に
対して、製造の上で困難に遭遇するものであるかもしれ
ない。しかしながら、ガラスは光学的に透明な基板材料
の例であり、その上に１０〜１５ミクロンの幅の電気的
導体を４０ミクロンのピッチで製造できる。さらに、図
示の如く、誘電体材料１６および電気的リード１５を積
層することにより、寸法上のいくつかの付加的な利点が
実現できる。
幅およびパッド２５の寸法ならびに間隔は、特に基板に
対して、製造の上で困難に遭遇するものであるかもしれ
ない。しかしながら、ガラスは光学的に透明な基板材料
の例であり、その上に１０〜１５ミクロンの幅の電気的
導体を４０ミクロンのピッチで製造できる。さらに、図
示の如く、誘電体材料１６および電気的リード１５を積
層することにより、寸法上のいくつかの付加的な利点が
実現できる。
【００３２】特に図５を参照すると、図２と同様の図が
示されており、そこではいくつかの付加的なステップが
行なわれている。複数の平行な、横方向に間隔を空け
た、光学的に透明な、導電性ストリップ３０が第１の領
域１１において基板１０の面上に形成されている。一般
に、ストリップまたは条片３０は材料の層を被着しかつ
該装置をエッチングしてストリップ３０を形成すること
により、あるいはマスキングおよび技術的によく知られ
た金属リフトオフ技術を行なうことによって形成され
る。複数の導電性ストリップの内の各導電性ストリップ
３０は１つの電気的リード１５の露出した端部と電気的
にコンタクトしている。電気的リード１５は全体的にア
レイの列に接続する第１のグループのリードおよび列の
内の行に接続する第２のグループに分けられる。この例
では、第１のグループの電気的リード１５は導電性スト
リップ３０に接続され、それによって各導電性ストリッ
プ３０が第１のグループのリードの異なるリード１５と
電気的に接触するようにされる。
示されており、そこではいくつかの付加的なステップが
行なわれている。複数の平行な、横方向に間隔を空け
た、光学的に透明な、導電性ストリップ３０が第１の領
域１１において基板１０の面上に形成されている。一般
に、ストリップまたは条片３０は材料の層を被着しかつ
該装置をエッチングしてストリップ３０を形成すること
により、あるいはマスキングおよび技術的によく知られ
た金属リフトオフ技術を行なうことによって形成され
る。複数の導電性ストリップの内の各導電性ストリップ
３０は１つの電気的リード１５の露出した端部と電気的
にコンタクトしている。電気的リード１５は全体的にア
レイの列に接続する第１のグループのリードおよび列の
内の行に接続する第２のグループに分けられる。この例
では、第１のグループの電気的リード１５は導電性スト
リップ３０に接続され、それによって各導電性ストリッ
プ３０が第１のグループのリードの異なるリード１５と
電気的に接触するようにされる。
【００３３】特定の実施形態では、基板１０はガラスま
たは重合体材料で形成されかつその上に光透過性の、導
電性材料の層が被着され、この層は、導電性ポリアニリ
ン（ｐｏｌｙａｎｉｌｉｎｅ：ＰＡＮＩ）、またはイン
ジウム−スズ−酸化物（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉ
ｄｅ：ＩＴＯ）のような、種々の有機または無機導体か
ら選択される。前記層は次に伝統的なリソグラフ技術に
よってパターニングされて列様式でアドレス可能であり
かつ最終的なアレイにおいてアノード電極として作用す
る複数の平行な導電性ストリップ３０を形成する。
たは重合体材料で形成されかつその上に光透過性の、導
電性材料の層が被着され、この層は、導電性ポリアニリ
ン（ｐｏｌｙａｎｉｌｉｎｅ：ＰＡＮＩ）、またはイン
ジウム−スズ−酸化物（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉ
ｄｅ：ＩＴＯ）のような、種々の有機または無機導体か
ら選択される。前記層は次に伝統的なリソグラフ技術に
よってパターニングされて列様式でアドレス可能であり
かつ最終的なアレイにおいてアノード電極として作用す
る複数の平行な導電性ストリップ３０を形成する。
【００３４】次に図６を参照すると、２次元ＬＥＤアレ
イからの、単一のＬＥＤ３２の断面図が便宜的に示され
ている。導電性ストリップ３０の頭部上に、誘電体媒体
の層３４が熱蒸着、スパッタリングまたはプラズマ増強
化学蒸着技術によって被着されている。層３４は次に伝
統的なウェットまたはドライエッチング技術によってパ
ターニングされて複数の空洞（ウェルまたはトレンチ、
以後ウェルと称する）構造を形成する。各空洞内に、か
つ導電性ストリップ３０の上部面上に（アノード電
極）、電界発光媒体３５が被着され、該電界発光媒体３
５は一般にホール輸送材料（ｈｏｌｅ ｔｒａｎｓｐｏ
ｒｔｉｎｇ ｍａｔｅｒｉａｌ）の層、アクティブエミ
ッタ材料の層、電子輸送材料（ｅｌｅｃｔｒｏｎ ｔｒ
ａｎｓｐｏｒｔｉｎｇ ｍａｔｅｒｉａｌ）の層および
低い仕事関数の金属の層から構成される。もちろん当業
者により、いくつかの用途においてはホール輸送材料の
層および電子輸送材料の層の一方または双方を除去する
ことができ、たいていの場合いくらか低下した性能の動
作となることが理解されるであろう。
イからの、単一のＬＥＤ３２の断面図が便宜的に示され
ている。導電性ストリップ３０の頭部上に、誘電体媒体
の層３４が熱蒸着、スパッタリングまたはプラズマ増強
化学蒸着技術によって被着されている。層３４は次に伝
統的なウェットまたはドライエッチング技術によってパ
ターニングされて複数の空洞（ウェルまたはトレンチ、
以後ウェルと称する）構造を形成する。各空洞内に、か
つ導電性ストリップ３０の上部面上に（アノード電
極）、電界発光媒体３５が被着され、該電界発光媒体３
５は一般にホール輸送材料（ｈｏｌｅ ｔｒａｎｓｐｏ
ｒｔｉｎｇ ｍａｔｅｒｉａｌ）の層、アクティブエミ
ッタ材料の層、電子輸送材料（ｅｌｅｃｔｒｏｎ ｔｒ
ａｎｓｐｏｒｔｉｎｇ ｍａｔｅｒｉａｌ）の層および
低い仕事関数の金属の層から構成される。もちろん当業
者により、いくつかの用途においてはホール輸送材料の
層および電子輸送材料の層の一方または双方を除去する
ことができ、たいていの場合いくらか低下した性能の動
作となることが理解されるであろう。
【００３５】前記空洞の頭部が次にアルミニウム、銀、
銅または金のような安定な金属の厚い層３７の空洞キャ
ップとしての蒸着により密閉される。層３７は電界発光
媒体３５における低い仕事関数の材料の層と良好な電気
的にコンタクトを形成するよう選択されかつ、電界発光
媒体３５の低い仕事関数の金属の層と組合わせて、ＬＥ
Ｄ３２のためのカソード電極を形成する。層３７は次に
リソグラフ的にパターニングされて複数の平行な、横方
向に間隔を空けた、前記複数の導電性ストリップ３０と
ほぼ直交した方向に向いた金属ストリップ３８を形成す
る。
銅または金のような安定な金属の厚い層３７の空洞キャ
ップとしての蒸着により密閉される。層３７は電界発光
媒体３５における低い仕事関数の材料の層と良好な電気
的にコンタクトを形成するよう選択されかつ、電界発光
媒体３５の低い仕事関数の金属の層と組合わせて、ＬＥ
Ｄ３２のためのカソード電極を形成する。層３７は次に
リソグラフ的にパターニングされて複数の平行な、横方
向に間隔を空けた、前記複数の導電性ストリップ３０と
ほぼ直交した方向に向いた金属ストリップ３８を形成す
る。
【００３６】前記空洞構造の構築において使用される、
誘電体媒体３４は任意の都合のよい有機ポリマーまたは
無機材料である。しかしながら、２酸化シリコン、窒化
シリコン、アルミナ、その他のような無機誘電体材料を
使用することが好ましく、これは通常有機ポリマー材料
よりも酸素および湿気に対して良好な障壁となる。空洞
構造の深さを決定する、誘電体媒体３４の厚さは１０μ
ｍから０．１μｍまで変化してもよく、かつ、処理の容
易さのため、１μｍより小さな厚さが好ましい。
誘電体媒体３４は任意の都合のよい有機ポリマーまたは
無機材料である。しかしながら、２酸化シリコン、窒化
シリコン、アルミナ、その他のような無機誘電体材料を
使用することが好ましく、これは通常有機ポリマー材料
よりも酸素および湿気に対して良好な障壁となる。空洞
構造の深さを決定する、誘電体媒体３４の厚さは１０μ
ｍから０．１μｍまで変化してもよく、かつ、処理の容
易さのため、１μｍより小さな厚さが好ましい。
【００３７】この発明の２次元アレイにおける電界発光
媒体３５として使用される材料は従来技術において開示
された有機ＥＬ装置の任意の材料を含む。前に述べたよ
うに、電界発光媒体３５は一般にホール輸送材料の層、
アクティブエミッタ材料の層、電子輸送材料の層および
低い仕事関数の金属の層から構成される。ポリマー、有
機分子および有機金属複合体（ｏｒｇａｎｏｍｅｔａｌ
ｌｉｃ ｃｏｍｐｌｅｘｅｓ）がホール輸送材料、アク
ティブエミッタおよび電子輸送材料として使用できる。
アクティブエミッタ層においては、装置の効率の増強の
ために使用される螢光ドーパント（ｆｌｕｏｒｅｓｃｅ
ｎｔ ｄｏｐａｎｔ）も導入できる。一般に、ほぼ４．
０ｅＶより小さな仕事関数を有する任意の金属をカソー
ド材料として使用でき、例えば、リチウム、マグネシウ
ム、インジウム、カルシウム、その他である。
媒体３５として使用される材料は従来技術において開示
された有機ＥＬ装置の任意の材料を含む。前に述べたよ
うに、電界発光媒体３５は一般にホール輸送材料の層、
アクティブエミッタ材料の層、電子輸送材料の層および
低い仕事関数の金属の層から構成される。ポリマー、有
機分子および有機金属複合体（ｏｒｇａｎｏｍｅｔａｌ
ｌｉｃ ｃｏｍｐｌｅｘｅｓ）がホール輸送材料、アク
ティブエミッタおよび電子輸送材料として使用できる。
アクティブエミッタ層においては、装置の効率の増強の
ために使用される螢光ドーパント（ｆｌｕｏｒｅｓｃｅ
ｎｔ ｄｏｐａｎｔ）も導入できる。一般に、ほぼ４．
０ｅＶより小さな仕事関数を有する任意の金属をカソー
ド材料として使用でき、例えば、リチウム、マグネシウ
ム、インジウム、カルシウム、その他である。
【００３８】有機電界発光媒体は真空蒸着によって被着
できる。有機電界発光媒体はまた、注入−充填（ｉｎｊ
ｅｃｔｉｏｎ−ｆｉｌｌ）、スピンコーティング（ｓｐ
ｉｎ−ｃｏａｔｉｎｇ）、ロールコーティング（ｒｏｌ
ｌ−ｃｏａｔｉｎｇ）、ディップコーティング（ｄｉｐ
−ｃｏａｔｉｎｇ）または重合体材料が使用される場合
は適切な溶液からのドクタブレード法（ｄｏｃｔｏｒ−
ｂｌａｄｉｎｇ）のような、他の技術によって被着する
こともできる。上に述べた技術の組合わせも小さな有機
分子材料およびポリマーの両方からなるへテロ構造アレ
イが構築されるべき場合には必要になるであろう。
できる。有機電界発光媒体はまた、注入−充填（ｉｎｊ
ｅｃｔｉｏｎ−ｆｉｌｌ）、スピンコーティング（ｓｐ
ｉｎ−ｃｏａｔｉｎｇ）、ロールコーティング（ｒｏｌ
ｌ−ｃｏａｔｉｎｇ）、ディップコーティング（ｄｉｐ
−ｃｏａｔｉｎｇ）または重合体材料が使用される場合
は適切な溶液からのドクタブレード法（ｄｏｃｔｏｒ−
ｂｌａｄｉｎｇ）のような、他の技術によって被着する
こともできる。上に述べた技術の組合わせも小さな有機
分子材料およびポリマーの両方からなるへテロ構造アレ
イが構築されるべき場合には必要になるであろう。
【００３９】次に図７を参照すると、本発明を使用した
ＬＥＤウェル構造の２次元アレイ４０が、観察を容易に
するため部分的に取り出されて、平面図で示されてい
る。図７の左から右に進むと、領域４５はコラムまたは
列（アノード）電極を形成するパターニングされた透過
性の導電性ストリップ３０が光透過性の、電気的に絶縁
体の基板１０の上に配置された段階でのアレイ４０の平
面図である。
ＬＥＤウェル構造の２次元アレイ４０が、観察を容易に
するため部分的に取り出されて、平面図で示されてい
る。図７の左から右に進むと、領域４５はコラムまたは
列（アノード）電極を形成するパターニングされた透過
性の導電性ストリップ３０が光透過性の、電気的に絶縁
体の基板１０の上に配置された段階でのアレイ４０の平
面図である。
【００４０】図７の中央領域４６は有機電界発光媒体お
よび低い（４．０ｅＶより小さな）仕事関数の金属をｎ
コンタクト（カソード）として含むウェルによって個々
のＬＥＤ３２が画定された段階を示す。前記ウェルは、
領域４６に示されるように、誘電体媒体の層３４をパタ
ーニングされたストリップ３０および基板１０の上に被
着しかつ該誘電体媒体３０をフォトリソグラフ的にパタ
ーニングしてウェル構造を形成した後にアレイとして形
成される。
よび低い（４．０ｅＶより小さな）仕事関数の金属をｎ
コンタクト（カソード）として含むウェルによって個々
のＬＥＤ３２が画定された段階を示す。前記ウェルは、
領域４６に示されるように、誘電体媒体の層３４をパタ
ーニングされたストリップ３０および基板１０の上に被
着しかつ該誘電体媒体３０をフォトリソグラフ的にパタ
ーニングしてウェル構造を形成した後にアレイとして形
成される。
【００４１】領域４７は周囲の安定な金属キャップの層
３７が誘電体媒体３４の上部に被着されその中にウェル
構造が形成され（領域４６）かつ行（ｒｏｗ）電極とし
てメタライズされたストリップ３８にパターニングされ
た後のアレイ４０の平面図である。この単純化した実施
形態においては、各ＬＥＤは画素を形成しかつよく知ら
れた方法で行および列によって特定のＬＥＤをアドレシ
ングすることにより、、該特定のＬＥＤが作動されて基
板１０を通って下方向に伝送される実像を生成する。
３７が誘電体媒体３４の上部に被着されその中にウェル
構造が形成され（領域４６）かつ行（ｒｏｗ）電極とし
てメタライズされたストリップ３８にパターニングされ
た後のアレイ４０の平面図である。この単純化した実施
形態においては、各ＬＥＤは画素を形成しかつよく知ら
れた方法で行および列によって特定のＬＥＤをアドレシ
ングすることにより、、該特定のＬＥＤが作動されて基
板１０を通って下方向に伝送される実像を生成する。
【００４２】当業者にはＬＥＤアレイ４０および基板１
０は図面では大幅に拡大されていることは理解できるで
あろう。基板１０の実際の寸法は各辺に沿って数ミリメ
ートル（２ｍｍ〜１０ｍｍ）のオーダであり、各ＬＥＤ
は１辺が（あるいはＬＥＤが丸い場合は直径が）５〜５
０ミクロンのオーダである。基板１０の極めて小さな寸
法のため、電気的リード１５、導電性ストリップ３０お
よびメタライズされたストリップ３８は非常に小さな断
面を有し、これはそれらの電流伝達容量、または電流密
度をひどく制約する。
０は図面では大幅に拡大されていることは理解できるで
あろう。基板１０の実際の寸法は各辺に沿って数ミリメ
ートル（２ｍｍ〜１０ｍｍ）のオーダであり、各ＬＥＤ
は１辺が（あるいはＬＥＤが丸い場合は直径が）５〜５
０ミクロンのオーダである。基板１０の極めて小さな寸
法のため、電気的リード１５、導電性ストリップ３０お
よびメタライズされたストリップ３８は非常に小さな断
面を有し、これはそれらの電流伝達容量、または電流密
度をひどく制約する。
【００４３】１つの典型的な動作では、像は前記行の画
素を順次ターンオンしかつ前記列にビデオデータを供給
することによって形成される。この方式では、一度に１
つの行のみがアドレスされ、あるいは「ターンオン」さ
れる。したがって、各列の導電性ストリップ３０は１つ
のＬＥＤ（オンとなっている行の１つのＬＥＤ）に対す
る充分な電流のみを伝達すればよい。しかしながら、オ
ンの行のすべてのＬＥＤが同時にターンオンすることも
あり得る。したがって、どれだけ多くのＬＥＤがその行
にあっても（例えば、１００〜１５００のＬＥＤ）、そ
れらに対する電流の伝達を要求される可能性のある、オ
ンの行に対するメタライズされたストリップ３８は列の
金属トレースと同じだけ多くの電流を多数回伝達できな
ければならない。
素を順次ターンオンしかつ前記列にビデオデータを供給
することによって形成される。この方式では、一度に１
つの行のみがアドレスされ、あるいは「ターンオン」さ
れる。したがって、各列の導電性ストリップ３０は１つ
のＬＥＤ（オンとなっている行の１つのＬＥＤ）に対す
る充分な電流のみを伝達すればよい。しかしながら、オ
ンの行のすべてのＬＥＤが同時にターンオンすることも
あり得る。したがって、どれだけ多くのＬＥＤがその行
にあっても（例えば、１００〜１５００のＬＥＤ）、そ
れらに対する電流の伝達を要求される可能性のある、オ
ンの行に対するメタライズされたストリップ３８は列の
金属トレースと同じだけ多くの電流を多数回伝達できな
ければならない。
【００４４】一般に、導電性ストリップ３０を形成する
材料は、例えば、メタライズされたストリップ３８より
も導電性が低いであろう。これは、該材料は電気的に導
電性でなければならないのみならず、光学的に透過性、
または実質的に透明（アレイ４０において発生される光
の少なくとも８０％を伝達するもの）でなければならな
いからである。この導電性の差を相殺するために、導電
性ストリップ３０は列導体として使用されかつメタライ
ズされたストリップ３８は行導体として使用される。
材料は、例えば、メタライズされたストリップ３８より
も導電性が低いであろう。これは、該材料は電気的に導
電性でなければならないのみならず、光学的に透過性、
または実質的に透明（アレイ４０において発生される光
の少なくとも８０％を伝達するもの）でなければならな
いからである。この導電性の差を相殺するために、導電
性ストリップ３０は列導体として使用されかつメタライ
ズされたストリップ３８は行導体として使用される。
【００４５】さらに別の実施形態では、いくつかの場合
に、被着の様式および表面が一様でなくなるという事実
のため、厚い層に導電性の光透過性材料（例えば、ＩＴ
Ｏ）を形成するのは困難になることがあり得ることに注
目すべきである。この問題を補償するために、図６に低
い抵抗の導電性ストリップ３０を形成する新規な方法が
示されており、そこでは導電性ストリップ３０は導電性
の光透過性材料の第１の層３０ａ、金属の第２の非常に
薄い層３０ｂ、および導電性の光透過性材料の第３の層
３０ｃから形成される。層３０ｂは光を伝達するのに充
分薄いが、依然として第３の層３０ｃのための比較的平
坦なベースを形成する。したがって、導電性ストリップ
３０はより導電的に形成でき、かつ厚さまたは深さは比
較的一様に保たれる。いくつかの場合に、薄い金属層に
よって導電性ストリップ３０の形成を開始または終了し
てそこへのさらなる接続を形成する上での助けとするこ
とが望ましいかもしれない。図５の構造においては、例
えば、電気的リード１５の上の金のメタライズされた面
１８は導電性ストリップ３０として使用されるＩＴＯと
非常に両立性がある（ｃｏｍｐａｔｉｂｌｅ）。しかし
ながら、メタライズされた面１８として異なる金属が使
用されれば、非常に薄い金属の層によって導電性ストリ
ップ３０を開始し、ＩＴＯその他の層を引き続き形成す
るのが望ましい。
に、被着の様式および表面が一様でなくなるという事実
のため、厚い層に導電性の光透過性材料（例えば、ＩＴ
Ｏ）を形成するのは困難になることがあり得ることに注
目すべきである。この問題を補償するために、図６に低
い抵抗の導電性ストリップ３０を形成する新規な方法が
示されており、そこでは導電性ストリップ３０は導電性
の光透過性材料の第１の層３０ａ、金属の第２の非常に
薄い層３０ｂ、および導電性の光透過性材料の第３の層
３０ｃから形成される。層３０ｂは光を伝達するのに充
分薄いが、依然として第３の層３０ｃのための比較的平
坦なベースを形成する。したがって、導電性ストリップ
３０はより導電的に形成でき、かつ厚さまたは深さは比
較的一様に保たれる。いくつかの場合に、薄い金属層に
よって導電性ストリップ３０の形成を開始または終了し
てそこへのさらなる接続を形成する上での助けとするこ
とが望ましいかもしれない。図５の構造においては、例
えば、電気的リード１５の上の金のメタライズされた面
１８は導電性ストリップ３０として使用されるＩＴＯと
非常に両立性がある（ｃｏｍｐａｔｉｂｌｅ）。しかし
ながら、メタライズされた面１８として異なる金属が使
用されれば、非常に薄い金属の層によって導電性ストリ
ップ３０を開始し、ＩＴＯその他の層を引き続き形成す
るのが望ましい。
【００４６】特に図８を参照すると、基板１０の領域１
１および１２の一部の断面図が示されており、ＬＥＤ３
２のアレイ４０が上に述べたように第１の領域１１に形
成されている。図８の構造の頭部面図は図９に示されて
おり本構造の完全な理解を与える上での助けとなってい
る。メタライズされたリード３８が第１の領域１１の密
閉領域１２（誘電体材料１６のエッジ）との接合部まで
伸びており、そこでそれらが第２のグループの電気的リ
ード１５と電気的に接触している。
１および１２の一部の断面図が示されており、ＬＥＤ３
２のアレイ４０が上に述べたように第１の領域１１に形
成されている。図８の構造の頭部面図は図９に示されて
おり本構造の完全な理解を与える上での助けとなってい
る。メタライズされたリード３８が第１の領域１１の密
閉領域１２（誘電体材料１６のエッジ）との接合部まで
伸びており、そこでそれらが第２のグループの電気的リ
ード１５と電気的に接触している。
【００４７】パッド２５を通って電子回路５０に接続さ
れた電気的リード１５は図１０の頭部面図および図１１
の側面図に示されている。電子回路５０は少なくとも１
つの半導体チップを含み、かつこの特定の実施形態では
第１のグループのリード１５を介して導電性ストリップ
３０に接続された列ドライバチップ５１、第２のグルー
プのリード１５を介してメタライズされたストリップ３
８に接続された行ドライバチップ５２、およびリード１
５と同様のリードを介してチップ５１および５２、およ
び入力データを受けるための外部端子に接続されたコン
トローラチップ５５を含んでいる。チップ５１，５２お
よび５５は、ワイヤボンディング、はんだバンプ、フリ
ップチップ接合、その他のような、任意の都合のよい手
段によって基板１０上の領域１３に実装されている。一
般に、電子回路５０を形成するチップは、ＬＥＤアレイ
４０の形成に続く任意の都合のよい時間に基板１０上に
実装しパッド２５に接続することができる。
れた電気的リード１５は図１０の頭部面図および図１１
の側面図に示されている。電子回路５０は少なくとも１
つの半導体チップを含み、かつこの特定の実施形態では
第１のグループのリード１５を介して導電性ストリップ
３０に接続された列ドライバチップ５１、第２のグルー
プのリード１５を介してメタライズされたストリップ３
８に接続された行ドライバチップ５２、およびリード１
５と同様のリードを介してチップ５１および５２、およ
び入力データを受けるための外部端子に接続されたコン
トローラチップ５５を含んでいる。チップ５１，５２お
よび５５は、ワイヤボンディング、はんだバンプ、フリ
ップチップ接合、その他のような、任意の都合のよい手
段によって基板１０上の領域１３に実装されている。一
般に、電子回路５０を形成するチップは、ＬＥＤアレイ
４０の形成に続く任意の都合のよい時間に基板１０上に
実装しパッド２５に接続することができる。
【００４８】パッケージを完成するため、図１１に示さ
れる密閉カバー６０が任意の都合のよい方法によって誘
電体材料１６の上の密閉リング２０に固定される。１つ
の特定の実施形態として、密閉カバー６０が金属から形
成される場合は、それは両立性あるはんだのソフトはん
だプリフォームを使用して密閉リング２０に固定するこ
とができ、この場合該両立性あるはんだのソフトはんだ
プリフォームは加熱されてカバー６０を所定位置に固定
保持しかつＬＥＤアレイ４０を含む気密封止を形成す
る。第２の特定の実施形態においては、気密カバー６０
はガラス板によって形成されかつ密閉リング２０はカバ
ー６０と共に溶融してＬＥＤアレイ４０を気密封止する
液体ガラス材料とすることができる。いずれの場合も、
もし望むならば、密閉カバー６０の一部として乾燥剤を
導入し長い期間にわたり湿気のない環境を保証すること
ができる。
れる密閉カバー６０が任意の都合のよい方法によって誘
電体材料１６の上の密閉リング２０に固定される。１つ
の特定の実施形態として、密閉カバー６０が金属から形
成される場合は、それは両立性あるはんだのソフトはん
だプリフォームを使用して密閉リング２０に固定するこ
とができ、この場合該両立性あるはんだのソフトはんだ
プリフォームは加熱されてカバー６０を所定位置に固定
保持しかつＬＥＤアレイ４０を含む気密封止を形成す
る。第２の特定の実施形態においては、気密カバー６０
はガラス板によって形成されかつ密閉リング２０はカバ
ー６０と共に溶融してＬＥＤアレイ４０を気密封止する
液体ガラス材料とすることができる。いずれの場合も、
もし望むならば、密閉カバー６０の一部として乾燥剤を
導入し長い期間にわたり湿気のない環境を保証すること
ができる。
【００４９】特に図１２を参照すると、同様の構成要素
が同じ番号で示されかつ異なる実施形態であることを示
すためにすべての番号に対しプライム（′）が加えられ
た他の実施形態が示されている。図１２の実施形態で
は、メタライズされたストリップ３８′は該ストリップ
３８′が初期密閉を形成するよう空洞の上に密閉配置さ
れた環境に安定な金属から形成される。典型的な環境に
安定な金属はインジウムまたはインジウムの含有量が高
い金属である。第１の領域１１および密閉領域１２（誘
電体材料１６の側部）によって規定される容積は次に比
較的良好な密閉を与えるよう選択された無機または有機
誘電体材料６５′によって満たされる。
が同じ番号で示されかつ異なる実施形態であることを示
すためにすべての番号に対しプライム（′）が加えられ
た他の実施形態が示されている。図１２の実施形態で
は、メタライズされたストリップ３８′は該ストリップ
３８′が初期密閉を形成するよう空洞の上に密閉配置さ
れた環境に安定な金属から形成される。典型的な環境に
安定な金属はインジウムまたはインジウムの含有量が高
い金属である。第１の領域１１および密閉領域１２（誘
電体材料１６の側部）によって規定される容積は次に比
較的良好な密閉を与えるよう選択された無機または有機
誘電体材料６５′によって満たされる。
【００５０】図１２に示されるように、誘電体材料１６
は、例えば、１０〜１５μｍの厚さに形成することがで
き、これは誘電体材料６５′の比較的厚い層を生じる結
果となる。例えば、インジウムの金属キャップ６６′が
次に第１の領域１１′の上にかつ密閉領域１２′上に延
在して形成されアレイ４０′を気密封止する。
は、例えば、１０〜１５μｍの厚さに形成することがで
き、これは誘電体材料６５′の比較的厚い層を生じる結
果となる。例えば、インジウムの金属キャップ６６′が
次に第１の領域１１′の上にかつ密閉領域１２′上に延
在して形成されアレイ４０′を気密封止する。
【００５１】図１３に示される、異なる実施形態では、
電気−光パッケージ７０の構成要素の相対位置を示す分
解斜視図が示されている。図１４には完成した電気−光
パッケージ７０に組立てられた図１３の構成要素の、そ
の一部を取り出した、拡大図が示されている。気密封止
部７２によってその上に気密封止されたＬＥＤアレイを
備えかつ接続パッド７３を含む光学的に透明な基板７１
が示されている。光学的に透明な基板７１に加えて、実
装基板、またはドライブ基板７５が含まれており、該基
板７５はその上部面上に複数のドライバおよび制御回路
７７を有している。ドライバおよび制御回路７７は一般
に半導体チップとして形成され、これらは実装基板７５
の上部主面上の電気的コンタクトにワイヤボンディング
されまたはバンプ接合されている。実装基板７５は、例
えば、ＦＲ４その他のような、都合のよいプリント回路
基板であり、かつ、Ｃ５はんだ、はんだ付け可能なめっ
き金属、その他のような、コンタクト材料のバンプ７
８、あるいはその下部主面上に配置された接続ピン７９
を有している。いくつかの特定の用途においては、実装
基板７５はドライバ基板とすることができ、あるいはす
べてのドライバおよび相互接続要素をその上に集積した
単一の半導体チップとすることができる。光学的に透明
な基板７１上の接続パッド７３のピッチは比較的大きい
から（あるいは大きくすることができるから）、このポ
イントにおいて比較的大きなバンプ７８またはピン７９
を使用することができる。
電気−光パッケージ７０の構成要素の相対位置を示す分
解斜視図が示されている。図１４には完成した電気−光
パッケージ７０に組立てられた図１３の構成要素の、そ
の一部を取り出した、拡大図が示されている。気密封止
部７２によってその上に気密封止されたＬＥＤアレイを
備えかつ接続パッド７３を含む光学的に透明な基板７１
が示されている。光学的に透明な基板７１に加えて、実
装基板、またはドライブ基板７５が含まれており、該基
板７５はその上部面上に複数のドライバおよび制御回路
７７を有している。ドライバおよび制御回路７７は一般
に半導体チップとして形成され、これらは実装基板７５
の上部主面上の電気的コンタクトにワイヤボンディング
されまたはバンプ接合されている。実装基板７５は、例
えば、ＦＲ４その他のような、都合のよいプリント回路
基板であり、かつ、Ｃ５はんだ、はんだ付け可能なめっ
き金属、その他のような、コンタクト材料のバンプ７
８、あるいはその下部主面上に配置された接続ピン７９
を有している。いくつかの特定の用途においては、実装
基板７５はドライバ基板とすることができ、あるいはす
べてのドライバおよび相互接続要素をその上に集積した
単一の半導体チップとすることができる。光学的に透明
な基板７１上の接続パッド７３のピッチは比較的大きい
から（あるいは大きくすることができるから）、このポ
イントにおいて比較的大きなバンプ７８またはピン７９
を使用することができる。
【００５２】バンプ７８は比較的良好な電気的導体であ
りかつ少なくとも部分的に溶融およびリセットされて良
好な物理的接続を形成できる材料から形成される。この
目的のために使用できる材料は金、銅、はんだおよび特
に高温はんだ、導電性エポキシ、その他を含む。８０ミ
クロンまでのバンプ高さを２０ミクロンの直径を有する
四角形または丸い接続／実装パッド上に形成できる。よ
り小さなピッチに対しては、１０ミクロンのピッチを備
えた５ミクロンの直径の銅バンプが２０ミクロンのバン
プ高さを持って形成できた。また、３０ミクロンのピッ
チの１５ミクロンの直径の金バンプが３０〜４５ミクロ
ンの高さまで形成できた。いくつかの両立性ある金属は
組立て手順、例えば、光学的に透明な基板７１の接続パ
ッド７３上の金のメタリゼイションまたは金めっきを改
善することができる。
りかつ少なくとも部分的に溶融およびリセットされて良
好な物理的接続を形成できる材料から形成される。この
目的のために使用できる材料は金、銅、はんだおよび特
に高温はんだ、導電性エポキシ、その他を含む。８０ミ
クロンまでのバンプ高さを２０ミクロンの直径を有する
四角形または丸い接続／実装パッド上に形成できる。よ
り小さなピッチに対しては、１０ミクロンのピッチを備
えた５ミクロンの直径の銅バンプが２０ミクロンのバン
プ高さを持って形成できた。また、３０ミクロンのピッ
チの１５ミクロンの直径の金バンプが３０〜４５ミクロ
ンの高さまで形成できた。いくつかの両立性ある金属は
組立て手順、例えば、光学的に透明な基板７１の接続パ
ッド７３上の金のメタリゼイションまたは金めっきを改
善することができる。
【００５３】図１５を参照すると、特定の超小型虚像表
示装置８０の例が単純化した構成で示されている。虚像
表示装置８０の導波路においては、本発明に係わる集積
電気−光パッケージが画像発生装置８１として使用され
ており、かつ光導波路８２の入口に実像を提供するため
固定されている。導波路８２はほぼ平行四辺形（側面
図）の形状に形成されており、対向辺または側部８３，
８４および８５，８６は等しくかつ平行であるが隣接す
る辺には垂直ではない。辺または側部８３は入口を規定
しかつ装置８１における実像からの光線をすべての４つ
の辺または側部によって規定される光路にほぼ沿って隣
接側部上の所定の領域に導く。３つの回折レンズ（ｄｉ
ｆｆｒａｃｔｉｖｅ ｌｅｎｓｅｓ）８７，８８および
８９が３つの所定の領域において、隣接側部８５，８４
および８６に沿って配置され、かつ拡大された虚像が側
部８６の出口で見られる。この特定の実施形態は総合的
な寸法がかなり低減されかつ導波路の材料の量も低減さ
れて重量および使用される材料を減少させた表示装置を
示している。
示装置８０の例が単純化した構成で示されている。虚像
表示装置８０の導波路においては、本発明に係わる集積
電気−光パッケージが画像発生装置８１として使用され
ており、かつ光導波路８２の入口に実像を提供するため
固定されている。導波路８２はほぼ平行四辺形（側面
図）の形状に形成されており、対向辺または側部８３，
８４および８５，８６は等しくかつ平行であるが隣接す
る辺には垂直ではない。辺または側部８３は入口を規定
しかつ装置８１における実像からの光線をすべての４つ
の辺または側部によって規定される光路にほぼ沿って隣
接側部上の所定の領域に導く。３つの回折レンズ（ｄｉ
ｆｆｒａｃｔｉｖｅ ｌｅｎｓｅｓ）８７，８８および
８９が３つの所定の領域において、隣接側部８５，８４
および８６に沿って配置され、かつ拡大された虚像が側
部８６の出口で見られる。この特定の実施形態は総合的
な寸法がかなり低減されかつ導波路の材料の量も低減さ
れて重量および使用される材料を減少させた表示装置を
示している。
【００５４】
【発明の効果】したがって、気密封止され、それによっ
て有機形式のＬＥＤが好適にパッケージ内に導入できる
改善された集積電気−光パッケージが開示されたことが
わかる。また、有機ＬＥＤが好適に導入できる改善され
た相互接続およびパッケージング構造および技術が開示
された。これらの改善された相互接続およびパッケージ
ング構造および技術は実質的にパッケージの寸法に関す
る制約を低減する。さらに、高密度情報画像明示装置の
用途のための２次元有機ＬＥＤアレイを製造する新規な
方法を導入した電気−光パッケージが開示されている。
これらの新規な方法はまた有機ＬＥＤに影響を与えるこ
となく金属エッチングを行なうことができる有機ＬＥＤ
装置のパッケージを提供する。ＬＥＤのアレイは周囲の
湿気および環境から気密封止されかつ製造の間にほとん
どまたはまったく損傷がないから、本発明の電気−光パ
ッケージは信頼性が大幅に改善され、ならびに小型かつ
コンパクトである。
て有機形式のＬＥＤが好適にパッケージ内に導入できる
改善された集積電気−光パッケージが開示されたことが
わかる。また、有機ＬＥＤが好適に導入できる改善され
た相互接続およびパッケージング構造および技術が開示
された。これらの改善された相互接続およびパッケージ
ング構造および技術は実質的にパッケージの寸法に関す
る制約を低減する。さらに、高密度情報画像明示装置の
用途のための２次元有機ＬＥＤアレイを製造する新規な
方法を導入した電気−光パッケージが開示されている。
これらの新規な方法はまた有機ＬＥＤに影響を与えるこ
となく金属エッチングを行なうことができる有機ＬＥＤ
装置のパッケージを提供する。ＬＥＤのアレイは周囲の
湿気および環境から気密封止されかつ製造の間にほとん
どまたはまったく損傷がないから、本発明の電気−光パ
ッケージは信頼性が大幅に改善され、ならびに小型かつ
コンパクトである。
【００５５】本発明の特定の実施形態を示しかつ説明し
たが、当業者にはさらに他の修正および改善を成すこと
ができる。したがって、この発明は示された特定の形式
に限定されるものではなくかつ添付の特許請求の範囲に
よりこの発明の精神および範囲から離れることのないす
べての修正をカバーするものと考える。
たが、当業者にはさらに他の修正および改善を成すこと
ができる。したがって、この発明は示された特定の形式
に限定されるものではなくかつ添付の特許請求の範囲に
よりこの発明の精神および範囲から離れることのないす
べての修正をカバーするものと考える。
【図１】本発明に係わる新規な方法において使用される
典型的な基板を示す頭部面図である。
典型的な基板を示す頭部面図である。
【図２】本発明に係わる図１の基板上に製造される、部
分的に完成した集積電気−光パッケージを、その一部を
取り出して示す拡大断面図である。
分的に完成した集積電気−光パッケージを、その一部を
取り出して示す拡大断面図である。
【図３】図２の構造の頭部面図である。
【図４】図３の頭部面図の一部を示す拡大図である。
【図５】図２と同様の、付加的な製造方法のステップを
加えた、拡大断面図である。
加えた、拡大断面図である。
【図６】ＬＥＤのアレイにおける単一の有機ＬＥＤを示
す拡大断面図である。
す拡大断面図である。
【図７】図６のものと同様のＬＥＤのアレイを、観察を
容易にするためその一部を取り出して示す、頭部面図で
ある。
容易にするためその一部を取り出して示す、頭部面図で
ある。
【図８】図５と同様の、付加的な製造方法のステップを
行なった、拡大断面図である。
行なった、拡大断面図である。
【図９】図８に示された構造の一部を取り出して示す頭
部面図である。
部面図である。
【図１０】本発明に係わる部分的に完成したパッケージ
を示す頭部面図である。
を示す頭部面図である。
【図１１】図１０のパッケージの完成後の様子を示す側
面図である。
面図である。
【図１２】図８と同様の、製造方法の異なるステップを
行なった、拡大断面図である。
行なった、拡大断面図である。
【図１３】本発明の他の実施形態に係わるパッケージを
示す分解斜視図である。
示す分解斜視図である。
【図１４】図１３のパッケージを組立てられた状態で、
一部を取り出して示す断面図である。
一部を取り出して示す断面図である。
【図１５】本発明に係わるパッケージを導入した超小型
虚像明示装置を示す側面図である。
虚像明示装置を示す側面図である。
１０，１０′ 基板 １１，１１′ 第１の領域 １２，１２′ 密閉領域 １３ 集積回路実装領域 １５，１５′ 電気的リード １８，１８′ 端部 ３０，３０′ 導電性ストリップ ３８，３８′ 金属ストリップ ５０ 電子回路 ５１，５２，５５ 半導体チップ ６０，６６′ 気密封止部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・ビー・ハーベイ ザサード アメリカ合衆国アリゾナ州85258、スコッ ツデイル、ノース・エイティース・ウェイ 8919 (72)発明者 フランキー・ソー アメリカ合衆国アリゾナ州85284、テンプ、 ウェスト・カル・デ・カバロ 195
Claims (5)
- 【請求項１】 集積電気−光パッケージであって、 実質的に平坦な面を備えた光学的に透明な基板（１０，
１０′）であって、該基板（１０，１０′）はその前記
面上に規定された第１の領域（１１，１１′）、その前
記面上に規定されかつ前記第１の領域（１１，１１′）
を囲む密閉領域（１２，１２′）、およびその前記面上
に規定され前記密閉領域（１２，１２′）に隣接しかつ
前記第１の領域（１１，１１′）の外側の集積回路実装
領域（１３）を有するもの、 前記実装領域（１３）に実装された、少なくとも１つの
半導体チップ（５１，５２，５５）を含む、電子回路
（５０）、 前記電子回路（５０）に電気的に接続された第１および
第２のグループの電気的リード（１５，１５′）であっ
て、該第１および第２のグループのリード（１５，１
５′）は前記実装領域（１３）から前記密閉領域（１
２，１２′）を通りかつ前記第１の領域（１１，１
１′）内へと延在し、かつ前記第１および第２のグルー
プ（１５，１５′）の各々の各リードは前記第１の領域
（１１，１１′）内に露出する端部（１８，１８′）を
有するもの、 複数の第１の電極を規定するように前記第１の領域（１
１，１１′）における支持基板（１０，１０′）の面上
に配置された複数の平行な、横方向に間隔をあけた、光
学的に透明な、導電性ストリップ（３０，３０′）であ
って、該複数の導電性ストリップ（３０，３０′）の各
導電性ストリップは前記複数の導電性ストリップ（３
０，３０′）の各導電性ストリップが前記第１のグルー
プのリード（１５，１５′）の異なるリードと電気的接
触するように前記第１のグループの電気的リードにおけ
る１つの電気的リード（１５，１５′）の露出した端部
（１８，１８′）と電気的に接触しているもの、 前記複数の電極（３０，３０′）の各々の関連する第１
の電極と組合わせて発光ダイオードを規定するように前
記複数の第１の電極（３０，３０′）の各々の上に配置
された電界発光媒体（３５，３５′）、 前記複数の導電性ストリップ（３０，３０′）と直行す
る複数の平行な、横方向に間隔をあけた、金属ストリッ
プ（３８，３８′）を規定するように前記電界発光媒体
（３５，３５′）の上に配置された金属層であって、前
記横方向に間隔をあけた、金属ストリップ（３８，３
８′）は前記発光ダイオードの各々のための第２の電極
を規定し、前記複数の金属ストリップ（３８，３８′）
の内の各金属ストリップは前記複数の金属ストリップ
（３８，３８′）の内の各金属ストリップが前記第２の
グループのリード（１５，１５′）の内の異なるリード
と電気的に接触するように前記第２のグループのリード
（１５，１５′）における電気的リードの露出した端部
（１８，１８′）と電気的に接触しているもの、そして
前記第１の領域（１１，１１′）を気密封止するように
前記第１の領域（１１，１１′）の上にかつ前記基板
（１５，１５′）の前記面の少なくとも前記密閉領域
（１２，１２′）を密閉接触して配置された気密封止部
（６０，６６′）、 を具備することを特徴とする集積電気−光パッケージ。 - 【請求項２】 集積電気−光パッケージであって、 実質的に平坦な面を備えた光学的に透明な基板であっ
て、該基板はその前記面上に規定された第１の領域、そ
の前記面上に規定されかつ前記第１の領域を囲む密閉領
域、およびその前記面上に前記密閉領域に隣接しかつ前
記第１の領域の外側に規定された集積回路実装領域を有
するもの、 前記実装領域に実装された、少なくとも１つの半導体チ
ップを含む、電子回路、 前記電子回路に電気的に接続された第１および第２のグ
ループの電気的リードであって、該第１および第２のグ
ループのリードは前記電子回路から前記密閉領域を通り
かつ前記第１の領域内に延在しかつ前記第１および第２
のグループの各々の各リードは前記第１の領域内に露出
した端部を有するもの、 前記密閉領域内に配置されかつ前記第１の領域を囲む誘
電体材料であって、前記第１および第２のグループの電
気的リードは該誘電体材料を通って延在しかつ該誘電体
材料によって絶縁されるもの、 複数の第１の電極を規定するように前記第１の領域内の
前記支持基板の面上に配置された複数の平行な、横方向
に間隔をあけた、光学的に透明な、導電性ストリップで
あって、前記複数の導電性ストリップの内の各導電性ス
トリップは前記複数の導電性ストリップの内の各導電性
ストリップが前記第１のグループのリードの内の異なる
リードと電気的に接触するように前記第１のグループの
電気的リードにおける電気的リードの露出した端部と電
気的に接触する端部を有するもの、 前記複数の電極の各々の内の関連する第１の電極と組合
わせて発光ダイオードを規定するように前記複数の第１
の電極の各々の上に配置された電界発光媒体、 前記複数の導電性ストリップに直行する複数の平行な、
横方向に間隔をあけた、金属ストリップを規定するよう
に前記電界発光媒体の上に配置された金属層であって、
前記横方向に間隔をあけた、金属ストリップは前記発光
ダイオードの各々に対する第２の電極を規定し、前記複
数の金属ストリップの内の各金属ストリップは前記複数
の金属ストリップの内の各金属ストリップが前記第２の
グループのリードの内の異なるリードと電気的に接触す
るように前記第２のグループのリードにおける電気的リ
ードの露出した端部と電気的に接触する端部を有するも
の、 前記密閉領域における前記誘電体材料の面上に配置され
かつ前記第１の領域を囲む気密封止リング、そして前記
第１の領域の上に配置されかつ前記第１の領域を気密封
止するように前記封止リングと密閉接触する密閉カバ
ー、 を具備することを特徴とする集積電気−光パッケージ。 - 【請求項３】 集積電気−光パッケージであって、 実質的に平坦な面を備えた基板であって、該基板はその
前記面上に規定された第１の領域を有するもの、 複数の第１の電極を規定するように前記第１の領域にお
いて前記支持基板の前記面上に配置された複数の光学的
に透明な、導電性ストリップであって、該複数の導電性
ストリップの内の各導電性ストリップはインジウムース
ズ酸化物のパターリングされた層および該パターニング
されたインジウムースズ酸化物の層の上の薄い光学的に
透明な金属層を含むもの、 前記複数の電極の各々の関連する第１の電極と組合わせ
て発光ダイオードを規定するように前記複数の第１の電
極の各々の上に配置された電界発光媒体、そして前記電
界発光媒体上に配置されかつ前記発光ダイオードの各々
に対する第２の電極を規定する複数の金属ストリップを
規定する金属層、を具備することを特徴とする集積電気
−光パッケージ。 - 【請求項４】 集積電気−光パッケージを製造する方法
であって、 実質的に平坦な面を備えた光学的に透明な基板（１０，
１０′）を提供する段階、 前記基板の前記面上に第１の領域（１１，１１′）、該
第１の領域（１１，１１′）を囲む密閉領域（１２，１
２′）、および該密閉領域（１２，１２′）に隣接しか
つ前記第１の領域（１１，１１′）の外側の集積回路領
域（１３）を規定する段階、 前記集積回路領域（１３）から前記密閉領域（１２，１
２′）を通りかつ前記第１の領域（１１，１１′）内へ
延在する第１および第２のグループの電気的リード（１
５，１５′）を形成する段階であって、該第１および第
２のグループ（１５，１５′）の各々の内の各リードは
前記第１の領域（１１，１１′）内に露出する端部（１
８，１８′）を有するもの、 複数の第１の電極を規定するように前記第１の領域（１
１，１１′）内において前記支持基板（１０，１０′）
の面上に複数の平行な、横方向に間隔をあけた、光学的
に透明な、導電性ストリップ（３０，３０′）を形成
し、かつ前記複数の導電性ストリップ（３０，３０′）
の内の各導電性ストリップが前記第１のグループの電気
的リード（１５，１５′）における電気的リードの露出
した端部（１８，１８′）と電気的に接触する端部をも
つように前記導電性ストリップ（３０，３０′）を配置
し、前記複数の導電性ストリップ（３０，３０′）の内
の各導電性ストリップが前記第１のグループのリード
（１５，１５′）の内の異なるリードと電気的に接触す
るようにさせる段階、 前記複数の第１の電極（３０，３０′）の内の各々の関
連する第１の電極と組合わせて発光ダイオードを規定す
るように前記複数の第１の電極（３０，３０′）の各々
の上に電界発光媒体（３５，３５′）を配置する段階、 前記複数の導電性ストリップ（３０，３０′）と直行す
る複数の横方向に間隔をあけた、金属ストリップ（３
８，３８′）を規定するように前記電界発光媒体（３
５，３５′）の上に金属層を配置する段階であって、前
記横方向に間隔をあけた、金属ストリップ（３８，３
８′）は前記発光ダイオードの各々に対する第２の電極
を規定するもの、 前記複数の金属ストリップ（３８，３８′）の各金属ス
トリップが前記第２のグループのリード（１５，１
５′）の内の異なるリードと電気的接触するよう前記第
２のグループのリード（１５，１５′）における電気的
リードの露出した端部（１８，１８′）と前記金属スト
リップ（３８，３８′）の各々の端部を接触させる段
階、 少なくとも１つの半導体チップ（５１，５２，５３）を
含む、電子回路（５０）を前記集積回路領域（１３）に
実装しかつ各グループにおける各リード（１５，１
５′）の一端を前記電子回路（５０）に電気的に接続す
る段階、そして気密封止部（６０，６６′）を前記第１
の領域（１１，１１′）の上にかつ前記基板（１０，１
０′）の前記面の少なくとも前記密閉領域（１２，１
２′）と密閉接触して気密係合する段階、 を具備することを特徴とする集積電気−光パッケージの
製造方法。 - 【請求項５】 集積電気−光パッケージを製造する方法
であって、 実質的に平坦な面を備えた光学的に透明な基板を提供す
る段階、 前記基板の前記面上に第１の領域、該第１の領域を囲む
密閉領域、および該密閉領域に隣接しかつ前記第１の領
域の外側にある集積回路領域を規定する段階、 前記集積回路領域から前記密閉領域を通りかつ前記第１
の領域内へと延在する第１および第２のグループの電気
的リードを形成する段階であって、該第１および第２の
グループの各々の各リードは前記第１の領域内に露出し
た端部を有するもの、 複数の第１の電極を規定するように前記第１の領域内に
おいて前記支持基板の面上に複数の平行な、横方向に間
隔をあけた、光学的に透明な、導電性ストリップを形成
し、かつ前記複数の導電性ストリップの各導電性ストリ
ップが前記第１のグループのリードの内の異なるリード
と電気的に接触するように、前記複数の導電性ストリッ
プの内の各導電性ストリップが前記第１のグループの電
気的リードにおける１つの電気的リードの露出した端部
と電気的に接触する端部を有するように前記導電性スト
リップを配置する段階、 前記複数の導電性ストリップおよび前記支持基板の上部
面上に誘電体媒体の層を配置しかつ該誘電体媒体の層を
通る複数の空洞を規定する段階であって、該複数の空洞
の各々は前記複数の第１の電極の内の関連する第１の電
極に対し上に横たわる関係に配置されているもの、 前記関連する第１の電極と組合わせて前記複数の空洞の
各々において発光ダイオードを規定するように前記関連
する第１の電極の上の前記複数の空洞の各々において、
少なくともアクティブエミッタ材料の層および低い仕事
関数の金属の層を含む、電界発光媒体を配置する段階、 前記複数の導電性ストリップに直行する複数の横方向に
間隔をあけた、金属ストリップを規定するように前記空
洞の上に密閉的に環境に安定な金属の層を配置する段階
であって、前記横方向に間隔をあけた、金属ストリップ
は前記発光ダイオードの各々のための第２の電極を規定
するもの、 前記複数の金属ストリップの各金属ストリップが前記第
２のグループのリードの内の異なるリードと電気的に接
触するように前記金属ストリップの各々の一端を前記第
２のグループのリードにおける電気的リードの露出した
端部と接触させる段階、 少なくとも１つの半導体チップを含む、電子回路を前記
集積回路領域に実装しかつ各グループにおける各リード
の一端を前記電子回路に電気的に接続する段階、そして
前記第１の領域の上にかつ前記基板の前記面の少なくと
も前記密閉領域と密閉接触して気密封止部を気密係合す
る段階、 を具備することを特徴とする集積電気−光パッケージを
製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/417,360 US5650640A (en) | 1995-04-05 | 1995-04-05 | Integrated electro-optic package |
| US08/417,360 | 1995-04-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08298346A true JPH08298346A (ja) | 1996-11-12 |
Family
ID=23653685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10851196A Pending JPH08298346A (ja) | 1995-04-05 | 1996-04-03 | 集積電気−光パッケージ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5650640A (ja) |
| EP (1) | EP0736913A3 (ja) |
| JP (1) | JPH08298346A (ja) |
| KR (1) | KR100393696B1 (ja) |
| CN (1) | CN1091949C (ja) |
| TW (1) | TW449893B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307820A (ja) * | 1998-04-17 | 1999-11-05 | Stanley Electric Co Ltd | 表面実装ｌｅｄとその製造方法 |
| JP2000215982A (ja) * | 1999-01-25 | 2000-08-04 | Matsushita Electric Ind Co Ltd | 表示装置 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781651A (en) * | 1996-04-15 | 1998-07-14 | Aetex Biometric Corporation | Compact fingerprint recognizing apparatus illuminated with electroluminescent device |
| US5703394A (en) * | 1996-06-10 | 1997-12-30 | Motorola | Integrated electro-optical package |
| EP0982974B1 (en) * | 1997-09-02 | 2006-05-03 | Seiko Epson Corporation | Organic el element manufacturing process |
| US6278237B1 (en) | 1997-09-22 | 2001-08-21 | Emagin Corporation | Laterally structured high resolution multicolor organic electroluminescence display device |
| US6307528B1 (en) * | 1997-12-08 | 2001-10-23 | Hughes Electronics Corporation | Contrast organic light-emitting display |
| JPH11220212A (ja) * | 1998-02-02 | 1999-08-10 | Toshiba Corp | 光素子、光素子の駆動方法及び半導体レーザ素子 |
| JP3400340B2 (ja) * | 1998-02-20 | 2003-04-28 | 株式会社新川 | フリップチップボンディング方法及び装置 |
| US6316786B1 (en) * | 1998-08-29 | 2001-11-13 | International Business Machines Corporation | Organic opto-electronic devices |
| KR100533451B1 (ko) * | 1998-09-02 | 2005-12-06 | 세이코 엡슨 가부시키가이샤 | 광원 및 표시 장치 |
| US7288420B1 (en) * | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US6421033B1 (en) * | 1999-09-30 | 2002-07-16 | Innovative Technology Licensing, Llc | Current-driven emissive display addressing and fabrication scheme |
| TW465122B (en) * | 1999-12-15 | 2001-11-21 | Semiconductor Energy Lab | Light-emitting device |
| WO2002061478A1 (en) * | 2001-01-29 | 2002-08-08 | Tyco Electronics Corporation | Packaging for optical component |
| KR100494474B1 (ko) * | 2003-01-14 | 2005-06-10 | 삼성전기주식회사 | 카메라 모듈 및 그 제조방법 |
| US6856717B2 (en) * | 2003-03-24 | 2005-02-15 | Hymite A/S | Package with a light emitting device |
| GB2400483B (en) * | 2003-04-09 | 2006-04-12 | One2See Ltd | Segmented electroluminescent panel |
| WO2005117158A1 (de) * | 2004-05-19 | 2005-12-08 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Leuchtdiode und verfahren zur herstellung einer leuchtdiode |
| US8929092B2 (en) | 2009-10-30 | 2015-01-06 | Panasonic Corporation | Circuit board, and semiconductor device having component mounted on circuit board |
| US9332642B2 (en) * | 2009-10-30 | 2016-05-03 | Panasonic Corporation | Circuit board |
| TW201320412A (zh) * | 2011-11-14 | 2013-05-16 | Evergreen Optronics Inc | 發光二極體封裝 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4527179A (en) * | 1981-02-09 | 1985-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Non-single-crystal light emitting semiconductor device |
| CN1023675C (zh) * | 1985-03-25 | 1994-02-02 | 株式会社日立制作所 | 半导体器件的制造方法 |
| JP2911552B2 (ja) * | 1990-06-18 | 1999-06-23 | パイオニア株式会社 | 有機電界発光素子及びその製造方法 |
| JPH06290870A (ja) * | 1993-03-31 | 1994-10-18 | Konica Corp | 有機エレクトロルミネッセンス素子 |
| JPH0738051A (ja) * | 1993-07-19 | 1995-02-07 | Hitachi Ltd | レジンモールド電子装置およびその製造方法 |
-
1995
- 1995-04-05 US US08/417,360 patent/US5650640A/en not_active Expired - Lifetime
-
1996
- 1996-02-27 TW TW085102237A patent/TW449893B/zh not_active IP Right Cessation
- 1996-03-25 EP EP96104677A patent/EP0736913A3/en not_active Withdrawn
- 1996-03-29 KR KR1019960009898A patent/KR100393696B1/ko not_active IP Right Cessation
- 1996-04-03 JP JP10851196A patent/JPH08298346A/ja active Pending
- 1996-04-03 CN CN96100517A patent/CN1091949C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307820A (ja) * | 1998-04-17 | 1999-11-05 | Stanley Electric Co Ltd | 表面実装ｌｅｄとその製造方法 |
| JP2000215982A (ja) * | 1999-01-25 | 2000-08-04 | Matsushita Electric Ind Co Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1091949C (zh) | 2002-10-02 |
| CN1137172A (zh) | 1996-12-04 |
| KR100393696B1 (ko) | 2003-10-11 |
| EP0736913A3 (en) | 1998-05-13 |
| TW449893B (en) | 2001-08-11 |
| EP0736913A2 (en) | 1996-10-09 |
| US5650640A (en) | 1997-07-22 |
| KR960039320A (ko) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5650640A (en) | Integrated electro-optic package | |
| US5747363A (en) | Method of manufacturing an integrated electro-optical package | |
| KR100419548B1 (ko) | 고밀도 정보 영상 표시 장치를 위한 2차원 유기 발광 다이오드 어레이 및 그의 제조방법 | |
| US7595588B2 (en) | Electroluminescent device and method of making same | |
| KR100389975B1 (ko) | 전색 유기발광 다이오드 어레이 | |
| US20050212419A1 (en) | Encapsulating oled devices | |
| US10790267B2 (en) | Light emitting element for pixel and LED display module | |
| KR101292013B1 (ko) | Ｏｌｅｄ 소자 | |
| US7642109B2 (en) | Electrical connection in OLED devices | |
| KR20010106471A (ko) | 소자의 캡슐화 | |
| JP2002503836A (ja) | 広い面積のディスプレイ構造のシール | |
| US20060231844A1 (en) | Organic optoelectronic device | |
| TWI231724B (en) | OLED device and EL device | |
| US6723591B2 (en) | Organic light emitting devices | |
| CN113327942A (zh) | 显示面板及其制备方法 | |
| TW200423375A (en) | Electrical device, a method for manufacturing an electrical device, test structure, a method for manufacturing such a test structure and a method for testing a display panel | |
| US7011987B2 (en) | Method of fabricating organic electroluminescence panel package | |
| KR100482161B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그의 제조방법 | |
| US6846687B2 (en) | Process of packaging organic electroluminescent panel | |
| JPH11224774A (ja) | Ｅｌ素子とその製造方法 | |
| EP0777276A2 (en) | Integrated electro-optical package | |
| KR20220022920A (ko) | 표시 장치 | |
| CN115377316A (zh) | 显示器件及其制备方法 | |
| JPH1140348A (ja) | 有機発光素子及びその製造方法 | |
| JP2000156293A (ja) | 有機ｅｌ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061212 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070828 |