JPH08293775A - アナログスイッチ - Google Patents

Abstract

(57)【要約】 【目的】 否選択側の入力アナログ信号から選択側の出
力信号へのクロストーク量を極力抑え、精度の高いアナ
ログ信号を出力できるようにする。 【構成】 例えば、入力端子Ａ１に与えられたアナログ
信号を選択するために、制御端子Ｃに‘Ｈ’の制御信号
が入力されると、内部制御信号φ１，φ２，φ３，φ４
が‘Ｈ’、内部制御信号φ１バー，φ２バー，φ３バ
ー，φ４バーが‘Ｌ’となる。これにより、トランスミ
ッションゲートｔｇ１，ｔｇ２および制御用トランジス
タｍ２がオンし、トランスミッションゲートｔｇ３，ｔ
ｇ４および制御用トランジスタｍ１がオフし、入力端子
Ａ１のアナログ信号が出力端子Ｂに出力される。このよ
うな独立の内部制御信号により回路素子間の漏れ信号が
少なくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数の入力アナログ
信号を制御信号の状態により選択し出力するアナログス
イッチに関するものである。

【０００２】

【従来の技術】

従来例１．図３は従来のアナログスイッチを示す回路図
である。図３において、３１は入力端子Ａ１に与えられ
たアナログ信号（入力１）を選択して出力端子Ｂに出力
する入出力回路、３２は入力端子Ａ２に与えられたアナ
ログ信号（入力２）を選択して出力端子Ｂに出力する入
出力回路、３３は入出力回路３１，３２を制御する制御
信号作成回路である。入出力回路３１は、入力側トラン
スミッションゲートｔｇ１と出力側トランスミッション
ゲートｔｇ２と制御用トランジスタｍ１とから構成され
ている。入出力回路３２は、入力側トランスミッション
ゲートｔｇ３と出力側トランスミッションゲートｔｇ４
と制御用トランジスタｍ２とから構成されている。な
お、上記トランスミッションゲートｔｇ１，ｔｇ２，ｔ
ｇ３，ｔｇ４は例えばＮチャネルＭＯＳトランジスタと
ＰチャネルＭＯＳトランジスタとにより実現される。ま
た、制御用トランジスタｍ１，ｍ２は例えばＮチャネル
ＭＯＳトランジスタにより実現される。制御信号作成回
路３３は制御端子Ｃに与えられた制御信号を入力して反
転させるＮＯＴゲートｇ１と、このＮＯＴゲートｇ１の
出力信号を入力して反転させるＮＯＴゲートｇ２とから
構成されている。ＮＯＴゲートｇ２の出力信号である内
部制御信号φおよびＮＯＴゲートｇ１の出力信号である
内部制御信号φバーは、入出力回路３１，３２内のトラ
ンスミッションゲートｔｇ１，ｔｇ２，ｔｇ３，ｔｇ４
および制御用トランジスタの各ゲート電極（オン／オフ
制御させるための電極）にそれぞれ与えられる。なお、
図３中の各φは互いに接続されていることも示し、ま
た、各φバーも互いに接続されていることを示す。

【０００３】次に図３に示すアナログスイッチの動作に
ついて説明する。まず、制御端子Ｃへの制御信号が
‘Ｈ’（ハイレベル）の場合、制御信号作成回路３３に
おけるＮＯＴゲートｇ２からの内部制御信号φが‘Ｈ’
となり、ＮＯＴゲートｇ１からの内部制御信号φバーが
‘Ｌ’（ローレベル）となる。これにより、入出力回路
３１において、入力側トランスミッションゲートｔｇ１
および出力側トランスミッションゲートｔｇ２はオン状
態となり、制御用トランジスタｍ１はオフ（開放）状態
となる。一方、入出力回路３２において、入力側トラン
スミッションゲートｔｇ３および出力側トランスミッシ
ョンゲートｔｇ４はオフ状態となり、制御用トランジス
タｍ２はオン状態となる。したがって、入力端子Ａ１に
与えられたアナログ信号（入力１）が入出力回路３１の
トランスミッションゲートｔｇ１，ｔｇ２を通り出力端
子Ｂに出力される。即ち、制御端子Ｃに与えられた
‘Ｈ’の制御信号により入力端子Ａ１に与えられたアナ
ログ信号（入力１）が選択され出力されたことになる。

【０００４】次に制御端子Ｃへの制御信号が‘Ｌ’の場
合、制御信号作成回路３３におけるＮＯＴゲートｇ２か
らの内部制御信号φが‘Ｌ’、ＮＯＴゲートｇ１からの
内部制御信号φバーが‘Ｈ’となる。これにより、入出
力回路３１において、入力側トランスミッションゲート
ｔｇ１および出力側トランスミッションゲートｔｇ２は
オフ状態となり、制御用トランジスタｍ１はオン状態と
なる。一方、入出力回路３２において、入力側トランス
ミッションゲートｔｇ３および出力側トランスミッショ
ンゲートｔｇ４はオン状態となり、制御用トランジスタ
ｍ２はオフ状態となる。したがって、入力端子Ａ２に与
えられたアナログ信号（入力２）が入出力回路３２のト
ランスミッションゲートｔｇ３，ｔｇ４を通り出力端子
Ｂに出力される。即ち、制御端子Ｃに与えられた‘Ｌ’
の制御信号により入力端子Ａ２に与えられたアナログ信
号（入力２）が選択され出力されたことになる。

【０００５】従来例２．図４は他の従来のアナログスイ
ッチを示す回路図である。図４において、図３に示す構
成要素に対応するものには同一の符号を付し、その説明
を省略する。図４において、３４は入力端子Ａ３に与え
られたアナログ信号（入力３）を選択して出力端子Ｂに
出力する入出力回路で、入力側トランスミッションゲー
トｔｇ５と出力側トランスミッションゲートｔｇ６は制
御用トランジスタｍ２とから構成されている。制御信号
作成回路３５は、制御端子Ｃ１に与えられた制御信号Ｎ
１を入力して反転させるＮＯＴゲートｇ１と、このＮＯ
Ｔゲートｇ１の出力信号を入力して反転させるＮＯＴゲ
ートｇ２と、制御端子Ｃ２に与えられた制御信号Ｎ２を
入力して反転させるＮＯＴゲートｇ３と、このＮＯＴゲ
ートｇ３の出力信号を入力して反転させるＮＯＴゲート
ｇ４と、制御端子Ｃ３に与えられた制御信号Ｎ３を入力
して反転させるＮＯＴゲートｇ５と、このＮＯＴゲート
ｇ５の出力信号を入力して反転させるＮＯＴゲートｇ６
とから構成されている。φ１，φ１バー，φ２，φ２バ
ー，φ３，φ３バーは内部制御信号を示す。また、φ１
同志，φ１バー同志，φ２同志，φ２バー同志，φ３同
志，φ３バー同志は接続されていることも示している。

【０００６】次に図４に示すアナログスイッチの動作に
ついて説明する。まず、制御端子Ｃ１への制御信号Ｎ１
のみが‘Ｈ’の場合（他の制御信号Ｎ２，Ｎ３は‘Ｌ’
の場合）、制御信号作成回路３５におけるＮＯＴゲート
ｇ２からの内部制御信号φ１が‘Ｈ’となり、ＮＯＴゲ
ートｇ１からの内部制御信号φ１バーが‘Ｌ’となる。
これにより、従来例１で説明したように、入出力回路３
１においては、入力側トランスミッションゲートｔｇ１
および出力側トランスミッションゲートｔｇ２はオン状
態となり、制御用トランジスタｍ１はオフ状態となる。
したがって、入力端子Ａ１に与えられたアナログ信号
（入力１）のみが選択され、出力端子Ｂに出力される。

【０００７】次に制御端子Ｃ２への制御信号Ｎ２のみが
‘Ｈ’の場合（他の制御信号Ｎ１，Ｎ３は‘Ｌ’の場
合）、制御信号作成回路３５におけるＮＯＴゲートｇ４
からの内部制御信号φ２が‘Ｈ’となり、ＮＯＴゲート
ｇ３からの内部制御信号φ２バーが‘Ｌ’となる。これ
により、入出力回路３２においては、入力側トランスミ
ッションゲートｔｇ３および出力側トランスミッション
ゲートｔｇ４はオン状態となり、制御用トランジスタｍ
２はオフ状態となる。したがって、入力端子Ａ２に与え
られたアナログ信号（入力２）のみが選択され、出力端
子Ｂに出力される。

【０００８】次に制御端子Ｃ３への制御信号Ｎ３のみが
‘Ｈ’の場合（他の制御信号Ｎ１，Ｎ２は‘Ｌ’の場
合）、制御信号作成回路３５におけるＮＯＴゲートｇ６
からの内部制御信号φ３が‘Ｈ’となり、ＮＯＴゲート
ｇ５からの内部制御信号φ３バーが‘Ｌ’となる。これ
により、入出力回路３４においては、入力側トランスミ
ッションゲートｔｇ５および出力側トランスミッション
ゲートｔｇ６はオン状態となり、制御用トランジスタｍ
３はオフ状態となる。したがって、入力端子Ａ３に与え
られたアナログ信号（入力３）のみが選択され、出力端
子Ｂに出力される。

【０００９】

【発明が解決しようとする課題】従来のアナログスイッ
チは以上のような構成により、複数の入力アナログ信号
から１つを選択して出力するが、次のような問題点が生
じる。この問題点を図５および図６を参照して説明す
る。図５において、５１は図３や図４で説明したトラン
スミッションゲートを示し、このトランスミッションゲ
ート５１は寄生容量を含むことになる。５２はトランス
ミッションゲート５１のオン時の等価回路を示し、この
等価回路５２に示されるようにトランスミッションゲー
ト５１は抵抗ｅ１以外に寄生容量ｆ１，ｆ２，ｆ３，ｆ
４を有する。また、トランスミッションゲート５１のオ
フ時は等価回路５３で示すように寄生容量ｆ１，ｆ２，
ｆ３，ｆ４を有する。次に図６において、６１は図３や
図４で説明したＮＯＴゲートを示し、６２はＮＯＴゲー
ト６１の‘Ｌ’入力時の等価回路、６３はＮＯＴゲート
６１の‘Ｈ’入力時の等価回路を示す。等価回路６２に
おいて、ｅ２は抵抗、ｆ５は寄生容量を示す。等価回路
６３において、ｅ３は抵抗、ｆ６は寄生容量を示す。

【００１０】このように従来のアナログスイッチは、否
選択側入力から制御信号線（内部制御信号の信号線）、
および制御信号線から出力信号線（出力端子への出力
線）に対し、それぞれＭＯＳトランジスタの寄生容量を
介し高周波的にカップリングされていることになる。例
えば図５の等価回路５３に示すようにトランスミッショ
ンゲート５１がオフ時でも、寄生容量ｆ１〜ｆ４を介し
て否選択側の入力アナログ信号の一部等が内部制御信号
φやφバーの制御信号線に漏れ込み、同じ内部制御信号
φやφバーで制御されている出力信号線に接続されてい
るトランスミッションゲートを介し出力信号線に流れ、
したがって否選択側入力アナログ信号から出力信号に対
してクロストーク（漏話）が発生するという問題点があ
った。

【００１１】この発明は上記のような課題を解決するた
めになされたもので、否選択側の入力アナログ信号から
選択側の出力信号へのクロストーク量を極力抑えること
ができるアナログスイッチを提供することを目的とす
る。

【００１２】

【課題を解決するための手段】第１の発明は、入力端子
Ａ１，Ａ２に与えられたアナログ信号を互いに独立した
複数の内部制御信号により選択して出力端子Ｂに出力す
る入出力回路１１，１２を備えるとともに、制御端子Ｃ
に与えられた制御信号を入力して互いに独立した複数の
内部制御信号を作成し、入出力回路１１，１２に互いに
独立した複数の内部制御信号として与える制御信号作成
回路１３を備え、制御信号作成回路１３の制御端子Ｃに
制御信号を与えることにより、入出力回路１１，１２の
何れかを駆動させ、当該入出力回路に接続された入力端
子に与えられたアナログ信号を選択し、出力端子Ｂに出
力するように構成したことを特徴とするものである。

【００１３】第２の発明では、例えば入出力回路１１
は、入力端子Ａ１からのアナログ信号を入力し内部制御
信号によりオン／オフする入力側トランスミッションゲ
ートｔｇ１と、この入力側トランスミッションゲートｔ
ｇ１からのアナログ信号を入力し内部制御信号によりオ
ン／オフして出力端子Ｂに出力する出力側トランスミッ
ションゲートｔｇ２と、入力側トランスミッションゲー
トｔｇ１および出力側トランスミッションゲートｔｇ２
がオンしている時にオフし、入力側トランスミッション
ゲートｔｇ１および出力側トランスミッションゲートｔ
ｇ２がオフしている時にオンして入力側トランスミッシ
ョンゲートｔｇ１の出力端と出力側トランスミッション
ゲートｔｇ２の入力端との接続点を接地や電源等の一定
電位点に接続する制御用トランジスタｍ１とを備え、少
なくとも出力側トランスミッションゲートｔｇ２への内
部制御信号は、入力側トランスミッションゲートｔｇ１
および制御用トランジスタｍ１への内部制御信号とは独
立するように入出力回路１１に制御信号作成回路１３か
らの互いに独立した内部制御信号を与えるように構成し
たことを特徴とするものである。

【００１４】第３の発明では、制御信号作成回路１３
は、制御端子Ｃに与えられた制御信号を、入出力回路１
１，１２で必要な内部制御信号の種類数に対応して独立
した複数の内部制御信号にするＮＯＴゲートｇ１〜ｇ８
を備え、入出力回路１１，１２に独立した複数の内部制
御信号を与えるように構成したことを特徴とするもので
ある。

【００１５】

【作用】第１の発明において、例えば入出力回路１１を
駆動させるための制御信号（入力端子Ａ１に与えられた
アナログ信号を選択するための制御信号）が制御端子Ｃ
に与えられると、制御信号作成回路１３からその制御信
号に基づいた互いに独立した複数の内部制御信号が作成
され、入出力回路１１に出力される。これにより、入出
力回路１１が駆動し、入力端子Ａ１に与えられたアナロ
グ信号が選択され、出力端子Ｂに出力される。

【００１６】第２の発明において、例えば、入力端子Ａ
１に与えられたアナログ信号を選択するための互いに独
立した内部制御信号が制御信号作成回路１３から入出力
回路１１に出力されると、入出力回路１１では入力側ト
ランスミッションゲートｔｇ１および出力側トランスミ
ッションゲートｔｇ２がオンするとともに、制御用トラ
ンジスタｍ１がオフし、これにより入力端子Ａ１に与え
られたアナログ信号が出力端子Ｂに出力される。

【００１７】第３の発明において、制御端子Ｃに制御信
号が与えられると、制御信号作成回路１３では入出力回
路１１，１２で必要な内部制御信号の種類数に対応し独
立した複数の内部制御信号がＮＯＴゲートｇ１〜ｇ８に
より作成され、出力される。

【００１８】

【実施例】

実施例１．図１はこの発明の実施例１に係るアナログス
イッチを示す回路図であ。図１において、１１は入力端
子Ａ１に与えられたアナログ信号（入力１）を選択して
出力端子Ｂに出力する入出力回路、１２は入力端子Ａ２
に与えられたアナログ信号（入力２）を選択して出力端
子Ｂに出力する入出力回路、１３は入出力回路１１，１
２を制御する制御信号作成回路である。入出力回路１１
は、入力側トランスミッションゲートｔｇ１と出力側ト
ランスミッションゲートｔｇ２と制御用トランジスタｍ
１とから構成されている。入出力回路１２は、入力側ト
ランスミッションゲートｔｇ３と出力側トランスミッシ
ョンゲートｔｇ４と制御用トランジスタｍ２とから構成
されている。なお、上記トランスミッションゲートｔｇ
１，ｔｇ２，ｔｇ３，ｔｇ４は例えばＮチャネルＭＯＳ
トランジスタとＰチャネルＭＯＳトランジスタとにより
実現される。また、制御用トランジスタｍ１，ｍ２は例
えばＮチャネルＭＯＳトランジスタにより実現される。
制御信号作成回路１３は制御端子Ｃに与えられた制御信
号を入力して反転させるＮＯＴゲートｇ１，ｇ３，ｇ
５，ｇ７と、これらのＮＯＴゲートｇ１，ｇ３，ｇ５，
ｇ７の出力信号をそれぞれ入力して反転させるＮＯＴゲ
ートｇ２，ｇ４，ｇ６，ｇ８とから構成されている。Ｎ
ＯＴゲートｇ２の出力信号である内部制御信号φ１は入
力側トランスミッションゲートｔｇ１の第１ゲート電極
に与えられ、ＮＯＴゲートｇ１の出力信号である内部制
御信号φ１バーは、入力側トランスミッションゲートｔ
ｇ１の第２ゲート電極および制御用トランジスタｍ１の
ゲート電極に与えられる。ＮＯＴゲートｇ４の出力信号
である内部制御信号φ２は出力側トランスミッションゲ
ートｔｇ２の第１ゲート電極に与えられ、ＮＯＴゲート
ｇ３の出力信号である内部制御信号φ２バーは出力側ト
ランスミッションゲートｔｇ２の第２ゲート電極に与え
られる。ＮＯＴゲートｇ６の出力信号である内部制御信
号φ３は入力側トランスミッションゲートｔｇ３の第２
ゲート電極および制御用トランジスタｍ２のゲート電極
に与えられ、ＮＯＴゲートｇ５の出力信号である内部制
御信号φ３バーは入力側トランスミッションゲートｔｇ
３の第１ゲート電極に与えられる。ＮＯＴゲートｇ８の
出力信号である内部制御信号φ４は出力側トランスミッ
ションゲートｔｇ４の第２ゲート電極に与えられ、ＮＯ
Ｔゲートｇ７の出力信号である内部制御信号φ４バーは
出力側トランスミッションゲートｔｇ４の第１ゲート電
極に与えられる。

【００１９】次に図１に示すアナログスイッチの動作に
ついて説明する。まず、制御端子Ｃへの制御信号が
‘Ｈ’（ハイレベル）の場合、制御信号作成回路１３に
おけるＮＯＴゲートｇ２，ｇ４，ｇ６，ｇ８からの内部
制御信号φ１，φ２，φ３，φ４が‘Ｈ’となり、ＮＯ
Ｔゲートｇ１，ｇ３，ｇ５，ｇ７からの内部制御信号φ
１バー，φ２バー，φ３バー，φ４バーが‘Ｌ’（ロー
レベル）となる。これにより、入出力回路１１におい
て、入力側トランスミッションゲートｔｇ１および出力
側トランスミッションゲートｔｇ２はオン状態となり、
制御用トランジスタｍ１はオフ（開放）状態となる。一
方、入出力回路１２において、入力側トランスミッショ
ンゲートｔｇ３および出力側トランスミッションゲート
ｔｇ４はオフ状態となり、制御用トランジスタｍ２はオ
ン状態となる。したがって、入力端子Ａ１に与えられた
アナログ信号（入力１）が入出力回路３１のトランスミ
ッションゲートｔｇ１，ｔｇ２を通り出力端子Ｂに出力
される。即ち、制御端子Ｃに与えられた‘Ｈ’の制御信
号により入力端子Ａ１に与えられたアナログ信号（入力
１）が選択され出力されたことになる。

【００２０】次に制御端子Ｃへの制御信号が‘Ｌ’の場
合、制御信号作成回路１３におけるＮＯＴゲートｇ２，
ｇ４，ｇ６，ｇ８からの内部制御信号φ１，φ２，φ
３，φ４が‘Ｌ’となり、ＮＯＴゲートｇ１，ｇ３，ｇ
５，ｇ７からの内部制御信号φ１バー，φ２バー，φ３
バー，φ４バーが‘Ｈ’となる。これにより、入出力回
路１１において、入力側トランスミッションゲートｔｇ
１および出力側トランスミッションゲートｔｇ２はオフ
状態となり、制御用トランジスタｍ１はオン状態とな
る。一方、入出力回路１２において、入力側トランスミ
ッションゲートｔｇ３および出力側トランスミッション
ゲートｔｇ４はオン状態となり、制御用トランジスタｍ
２はオフ状態となる。したがって、入力端子Ａ２に与え
られたアナログ信号（入力２）が入出力回路１２のトラ
ンスミッションゲートｔｇ３，ｔｇ４を通り出力端子Ｂ
に出力される。即ち、制御端子Ｃに与えられた‘Ｌ’の
制御信号により入力端子Ａ２に与えられたアナログ信号
（入力２）が選択され出力されたことになる。

【００２１】以上説明したように本実施例１ではトラン
スミッションゲートｔｇ１，ｔｇ２，ｔｇ３，ｔｇ４の
各ゲート電極に与えられる内部制御信号は独立したもの
で、また、出力側トランスミッションゲートｔｇ２，ｔ
ｇ４への内部制御信号と制御用トランジスタｍ１，ｍ２
への内部制御信号とはそれぞれ異なるので、即ち、内部
制御信号線がそれぞれ異なるので、否選択側の入力アナ
ログ信号の一部が内部制御信号線および回路素子の寄生
容量を介して選択側の信号線に流れるようなことが少な
くなり、否選択側の入力アナログ信号から選択側の出力
信号へのクロストーク量を極力抑えることができ、した
がって、精度の高いアナログ信号を出力することができ
る。

【００２２】実施例２．図２はこの発明の実施例２に係
るアナログスイッチを示す回路図である。図２におい
て、図１に示す構成要素に対応するものには同一の符号
を付し、その説明を省略する。図１において、１４は入
力端子Ａ３に与えられたアナログ信号（入力３）を選択
して出力端子Ｂに出力する入出力回路で、入力側トラン
スミッションゲートｔｇ５と出力側トランスミッション
ゲートｔｇ６と制御用トランジスタｍ２とから構成され
ている。制御信号作成回路１５は、制御端子Ｃ１に与え
られた制御信号Ｎ１を入力して反転させるＮＯＴゲート
ｇ１，ｇ３と、このＮＯＴゲートｇ１，ｇ３の出力信号
を入力して反転させるＮＯＴゲートｇ２，ｇ４と、制御
端子Ｃ２に与えられた制御信号Ｎ２を入力して反転させ
るＮＯＴゲートｇ５，ｇ７と、このＮＯＴゲートｇ５，
ｇ７の出力信号を入力して反転させるＮＯＴゲートｇ
６，ｇ８と、制御端子Ｃ３に与えられた制御信号Ｎ３を
入力して反転させるＮＯＴゲートｇ９，ｇ１１と、この
ＮＯＴゲートｇ９，ｇ１１の出力信号を入力して反転さ
せるＮＯＴゲートｇ１０，ｇ１２とから構成されてい
る。

【００２３】ＮＯＴゲートｇ２の出力信号である内部制
御信号φ１ａは入力側トランスミッションゲートｔｇ１
の第１ゲート電極に与えられ、ＮＯＴゲートｇ１の出力
信号である内部制御信号φ１ａバーは、入力側トランス
ミッションゲートｔｇ１の第２ゲート電極および制御用
トランジスタｍ１のゲート電極に与えられる。ＮＯＴゲ
ートｇ４の出力信号である内部制御信号φ１ｂは出力側
トランスミッションゲートｔｇ２の第１ゲート電極に与
えられ、ＮＯＴゲートｇ３の出力信号である内部制御信
号φ１ｂバーは出力側トランスミッションゲートｔｇ２
の第２ゲート電極に与えられる。ＮＯＴゲートｇ５の出
力信号である内部制御信号φ２ａバーは入力側トランス
ミッションゲートｔｇ３の第２ゲート電極および制御用
トランジスタｍ２のゲート電極に与えられ、ＮＯＴゲー
トｇ６の出力信号である内部制御信号φ２ａバーは入力
側トランスミッションゲートｔｇ３の第１ゲート電極に
与えられる。ＮＯＴゲートｇ７の出力信号である内部制
御信号φ２ｂバーは出力側トランスミッションゲートｔ
ｇ４の第２ゲート電極に与えられ、ＮＯＴゲートｇ８の
出力信号である内部制御信号φ２ｂバーは出力側トラン
スミッションゲートｔｇ４の第１ゲート電極に与えられ
る。ＮＯＴゲートｇ９の出力信号である内部制御信号φ
３ａバーは入力側トランスミッションゲートｔｇ５の第
２ゲート電極および制御用トランジスタｍ３のゲート電
極に与えられ、ＮＯＴゲートｇ１０の出力信号である内
部制御信号φ３ａは入力側トランスミッションゲートｔ
ｇ５の第１ゲート電極に与えられる。ＮＯＴゲートｇ１
１の出力信号である内部制御信号φ３ｂバーは出力側ト
ランスミッションゲートｔｇ６の第２ゲート電極に与え
られ、ＮＯＴゲートｇ１２の出力信号である内部制御信
号φ３ｂは出力側トランスミッションゲートｔｇ６の第
１ゲート電極に与えられる。

【００２４】次に図２に示すアナログスイッチの動作に
ついて説明する。まず、制御端子Ｃ１への制御信号Ｎ１
のみが‘Ｈ’の場合（他の制御信号Ｎ２，Ｎ３は‘Ｌ’
の場合）、制御信号作成回路１５におけるＮＯＴゲート
ｇ２，ｇ４からの内部制御信号φ１ａ，φ１ｂが‘Ｈ’
となり、ＮＯＴゲートｇ１，ｇ３からの内部制御信号φ
１ａバー，φ１ｂバーが‘Ｌ’となる。これにより、実
施例１で説明したように、入出力回路１１においては、
入力側トランスミッションゲートｔｇ１および出力側ト
ランスミッションゲートｔｇ２はオン状態となり、制御
用トランジスタｍ１はオフ状態となる。したがって、入
力端子Ａ１に与えられたアナログ信号（入力１）のみが
選択され、出力端子Ｂに出力される。

【００２５】次に制御端子Ｃ２への制御信号Ｎ２のみが
‘Ｈ’の場合（他の制御信号Ｎ１，Ｎ３は‘Ｌ’の場
合）、制御信号作成回路１５におけるＮＯＴゲートｇ
６，ｇ８からの内部制御信号φ２ａ，φ２ｂが‘Ｈ’と
なり、ＮＯＴゲートｇ５，ｇ７からの内部制御信号φ２
ａバー，φ２ｂバーが‘Ｌ’となる。これにより、入出
力回路１２においては、入力側トランスミッションゲー
トｔｇ３および出力側トランスミッションゲートｔｇ４
はオン状態となり、制御用トランジスタｍ２はオフ状態
となる。したがって、入力端子Ａ２に与えられたアナロ
グ信号（入力２）のみが選択され、出力端子Ｂに出力さ
れる。

【００２６】次に制御端子Ｃ３への制御信号Ｎ３のみが
‘Ｈ’の場合（他の制御信号Ｎ１，Ｎ２は‘Ｌ’の場
合）、制御信号作成回路１５におけるＮＯＴゲートｇ１
０，ｇ１２からの内部制御信号φ３ａ，φ３ｂが‘Ｈ’
となり、ＮＯＴゲートｇ９，ｇ１１からの内部制御信号
φ３ａバー，φ３ｂバーが‘Ｌ’となる。これにより、
入出力回路１４においては、入力側トランスミッション
ゲートｔｇ５および出力側トランスミッションゲートｔ
ｇ６はオン状態となり、制御用トランジスタｍ３はオフ
状態となる。したがって、入力端子Ａ３に与えられたア
ナログ信号（入力３）のみが選択され、出力端子Ｂに出
力される。

【００２７】以上説明したように本実施例２ではトラン
スミッションゲートｔｇ１，ｔｇ２，ｔｇ３，ｔｇ４，
ｔｇ５，ｔｇ６の各ゲート電極に与えられる内部制御信
号は独立したもので、また、出力側トランスミッション
ゲートｔｇ２，ｔｇ４，ｔｇ６への内部制御信号と制御
用トランジスタｍ１，ｍ２，ｍ３への内部制御信号とは
それぞれ異なるので、即ち、内部制御信号線がそれぞれ
異なるので、否選択側の入力アナログ信号の一部が内部
制御信号線および回路素子の寄生容量を介して選択側の
信号線に流れるようなことが少なくなり、否選択側の入
力アナログ信号から選択側の出力信号へのクロストーク
量を極力抑えることができ、したがって、精度の高いア
ナログ信号を出力することができる。

【００２８】なお、実施例１，２では入力側トランスミ
ッションゲートの出力端と出力側トランスミッションゲ
ートの入力端との接続点を制御用トランジスタを介して
グランドに接地する場合を示したが、電源やその他、一
定電位点とオン／オフするようにしてもよい。また、実
施例１，２では内部制御信号の作成用にＮＯＴゲートを
用いたが、その他のＡＮＤゲート、ＮＡＮＤゲート、Ｏ
Ｒゲート、ＮＯＲゲート、ＥＸＯＲゲート、ＥＸ−ＮＯ
Ｒゲート等を用いて同じような内部制御信号を作成して
もよい。

【００２９】

【発明の効果】以上のように第１の発明によれば、入力
端子に与えられたアナログ信号を互いに独立した複数の
内部制御信号により選択して出力端子に出力する入出力
回路を、入力アナログ信号の数に対応して複数個備える
とともに、制御端子に与えられた制御信号を入力して互
いに独立した複数の内部制御信号を作成し、上記複数個
の入出力回路に互いに独立した複数の内部制御信号とし
て与える制御信号作成回路を備え、上記制御信号作成回
路の制御端子に制御信号を与えることにより、複数個の
入出力回路の何れかを駆動させ、当該入出力回路に接続
された入力端子に与えられたアナログ信号を選択し、上
記出力端子に出力するように構成したので、入出力回路
への複数の内部制御信号は互いに独立しているため、即
ち、各回路素子への内部制御信号線は独立しているた
め、否選択入力から出力への回路素子の寄生容量を介し
たカップリングパスを理論的には構成しなくなり、これ
により、否選択側の入力アナログ信号の一部が内部制御
信号線および回路素子の寄生容量を介して選択側の信号
線に流れるようなことが少なくなり、否選択側の入力ア
ナログ信号から選択側の出力信号へのクロストーク量を
極力抑えることができ、したがって、精度の高いアナロ
グ信号を出力することができるという効果が得られる。

【００３０】第２の発明によれば、上記入出力回路は、
入力端子からのアナログ信号を入力し内部制御信号によ
りオン／オフする入力側トランスミッションゲートと、
この入力側トランスミッションゲートからのアナログ信
号を入力し内部制御信号によりオン／オフして出力端子
に出力する出力側トランスミッションゲートと、上記入
力側トランスミッションゲートおよび上記出力側トラン
スミッションゲートがオンしている時にオフし、上記入
力側トランスミッションゲートおよび上記出力側トラン
スミッションゲートがオフしている時にオンして上記入
力側トランスミッションゲートの出力端と上記出力側ト
ランスミッションゲートの入力端との接続点を接地や電
源等の一定電位点に接続する制御用トランジスタとを備
え、少なくとも上記出力側トランスミッションゲートへ
の内部制御信号は、上記入力側トランスミッションゲー
トおよび上記制御用トランジスタへの内部制御信号とは
独立するように上記入出力回路に上記制御信号作成回路
からの互いに独立した内部制御信号を与えるように構成
したので、少なくとも出力側トランスミッションゲート
は入力側トランスミッションゲートおよび制御用トラン
ジスタとは異なる内部制御信号により制御され、これに
より否選択側の入力アナログ信号の一部が内部制御信号
線および回路素子の寄生容量を介して選択側の信号線に
流れるようなことが少なくなり、これにより、第１の発
明の効果を達成することができる。

【００３１】第３の発明によれば、上記制御信号作成回
路は、制御端子に与えられた制御信号を、上記入出力回
路で必要な内部制御信号の種類数に対応して独立した複
数の内部制御信号にする複数のゲートを備え、上記入出
力回路に独立した複数の内部制御信号を与えるように構
成したので、与えられた制御信号から独立した複数の内
部制御信号を入出力回路に出力でき、これにより第１の
発明の効果を達成することができる。

【図面の簡単な説明】

【図１】 この発明の実施例１に係るアナログスイッチ
を示す回路図である。

【図２】 この発明の実施例２に係るアナログスイッチ
を示す回路図である。

【図３】 従来のアナログスイッチを示す回路図であ
る。

【図４】 他の従来のアナログスイッチを示す回路図で
ある。

【図５】 従来の問題点を説明するためのトランスミッ
ションゲートの等価回路図である。

【図６】 従来の問題点を説明するためのＮＯＴゲート
の等価回路図である。

【符号の説明】

１１，１２，１４，３１，３２，３４ 入出力回路、１
３，１５，３３，３５ 制御信号作成回路、Ａ１，Ａ
２，Ａ３ 入力端子、Ｂ 出力端子、Ｃ，Ｃ１，Ｃ２，
Ｃ３ 制御端子、ｔｇ１，ｔｇ３，ｔｇ５ 入力側トラ
ンスミッションゲート、ｔｇ２，ｔｇ４，ｔｇ６ 出力
側トランスミッションゲート、ｍ１，ｍ２，ｍ３ 制御
用トランジスタ、φ１，φ２，φ３，φ４，φ１バー，
φ２バー，φ３バー，φ４バー，φ１ａ，φ１ｂ，φ２
ａ，φ２ｂ，φ３ａ，φ３ｂ，φ１ａバー，φ１ｂバ
ー，φ２ａバー，φ２ｂバー，φ３ａバー，φ３ｂバ
ー，φ，φバー 内部制御信号、ｇ１〜ｇ１２，６１
ＮＯＴゲート、５１ トランスミッションゲート、５２
トランスミッションゲートオン時の等価回路、５３
トランスミッションゲートオフ時の等価回路、６２ Ｎ
ＯＴゲート‘Ｌ’入力時の等価回路、６３ ＮＯＴゲー
ト‘Ｈ’入力時の等価回路、５１〜５６ 寄生容量、ｅ
１，ｅ２，ｅ３ 抵抗。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の入力アナログ信号を制御信号の状
   態により選択し出力するアナログスイッチにおいて、入
   力端子に与えられたアナログ信号を互いに独立した複数
   の内部制御信号により選択して出力端子に出力する入出
   力回路を、入力アナログ信号の数に対応して複数個備え
   るとともに、制御端子に与えられた制御信号を入力して
   互いに独立した複数の内部制御信号を作成し、上記複数
   個の入出力回路に互いに独立した複数の内部制御信号と
   して与える制御信号作成回路を備え、上記制御信号作成
   回路の制御端子に制御信号を与えることにより、複数個
   の入出力回路の何れかを駆動させ、当該入出力回路に接
   続された入力端子に与えられたアナログ信号を選択し、
   上記出力端子に出力するように構成したことを特徴とす
   るアナログスイッチ。
2. 【請求項２】 上記入出力回路は、入力端子からのアナ
   ログ信号を入力し内部制御信号によりオン／オフする入
   力側トランスミッションゲートと、この入力側トランス
   ミッションゲートからのアナログ信号を入力し内部制御
   信号によりオン／オフして出力端子に出力する出力側ト
   ランスミッションゲートと、上記入力側トランスミッシ
   ョンゲートおよび上記出力側トランスミッションゲート
   がオンしている時にオフし、上記入力側トランスミッシ
   ョンゲートおよび上記出力側トランスミッションゲート
   がオフしている時にオンして上記入力側トランスミッシ
   ョンゲートの出力端と上記出力側トランスミッションゲ
   ートの入力端との接続点を接地や電源等の一定電位点に
   接続する制御用トランジスタとを備え、少なくとも上記
   出力側トランスミッションゲートへの内部制御信号は、
   上記入力側トランスミッションゲートおよび上記制御用
   トランジスタへの内部制御信号とは独立するように上記
   入出力回路に上記制御信号作成回路からの互いに独立し
   た内部制御信号を与えるように構成したことを特徴とす
   る請求項第１項記載のアナログスイッチ。
3. 【請求項３】 上記制御信号作成回路は、制御端子に与
   えられた制御信号を、上記入出力回路で必要な内部制御
   信号の種類数に対応して独立した複数の内部制御信号に
   する複数のゲートを備え、上記入出力回路に独立した複
   数の内部制御信号を与えるように構成したことを特徴と
   する請求項第１項記載のアナログスイッチ。