JPH08293501A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08293501A JPH08293501A JP10082695A JP10082695A JPH08293501A JP H08293501 A JPH08293501 A JP H08293501A JP 10082695 A JP10082695 A JP 10082695A JP 10082695 A JP10082695 A JP 10082695A JP H08293501 A JPH08293501 A JP H08293501A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- trench
- contact
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】バイポーラトランジスタよりなる半導体装置に
おいて動作電流容量が大きく且つ素子面積の小さい半導
体装置およびその製造方法を提供する。 【構成】トランジスタのｐ形ベース層３及びｎ形エミッ
タ層４は、トレンチの側面および底面に沿ってｎ形シリ
コン基板１内に形成されている。ｎ形シリコン基板１よ
りなるコレクタはトレンチと隣接した位置に拡散形成さ
れた高濃度ｎ形コレクタコンタクト層２により、ｎ形エ
ミッタ層４はトレンチ内が平坦になるように埋め込まれ
たｎ形ポリシリコン膜７により、ｐ形ベース層３はｎ形
シリコン基板１の表面付近に形成されたベースコンタク
ト層３ａにより、コンタクトが得られる。ベース電極６
ｂ、エミッタ電極６ｅ、コレクタ電極６ｃ夫々は、ｎ形
シリコン基板１上の絶縁膜５に設けたコンタクトホール
を通して夫々ｐ形ベース層３、ｎ形エミッタ層４、高濃
度ｎ形コレクタコンタクト層２に接触している。
おいて動作電流容量が大きく且つ素子面積の小さい半導
体装置およびその製造方法を提供する。 【構成】トランジスタのｐ形ベース層３及びｎ形エミッ
タ層４は、トレンチの側面および底面に沿ってｎ形シリ
コン基板１内に形成されている。ｎ形シリコン基板１よ
りなるコレクタはトレンチと隣接した位置に拡散形成さ
れた高濃度ｎ形コレクタコンタクト層２により、ｎ形エ
ミッタ層４はトレンチ内が平坦になるように埋め込まれ
たｎ形ポリシリコン膜７により、ｐ形ベース層３はｎ形
シリコン基板１の表面付近に形成されたベースコンタク
ト層３ａにより、コンタクトが得られる。ベース電極６
ｂ、エミッタ電極６ｅ、コレクタ電極６ｃ夫々は、ｎ形
シリコン基板１上の絶縁膜５に設けたコンタクトホール
を通して夫々ｐ形ベース層３、ｎ形エミッタ層４、高濃
度ｎ形コレクタコンタクト層２に接触している。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特にバイポーラトランジスタおよびそ
の製造方法に関するものである。
製造方法に関し、特にバイポーラトランジスタおよびそ
の製造方法に関するものである。
【０００２】
【従来の技術】半導体素子の高集積化・高速化に伴い、
ＶＬＳＩにおけるバイポーラトランジスタの微細化が進
められている。従来のｎｐｎバイポーラトランジスタ
（以下、トランジスタと称す）の構造を図３を用いて説
明する。
ＶＬＳＩにおけるバイポーラトランジスタの微細化が進
められている。従来のｎｐｎバイポーラトランジスタ
（以下、トランジスタと称す）の構造を図３を用いて説
明する。
【０００３】ｎ形シリコン基板２１内には、ｐ形ベース
層２３と高濃度ｎ形コレクタコンタクト層２２とが夫々
別々の位置に、ｎ形シリコン基板２１の表面に沿って形
成されている。更に、ｎ形エミッタ層２４が、ｎ形シリ
コン基板２１の表面に沿ってｐ形ベース層２３内に形成
されている。ベース電極２６ｂ、エミッタ電極２６ｅ、
コレクタ電極２６ｃ夫々は、ｎ形シリコン基板２１上の
絶縁膜２５に設けたコンタクトホールに埋め込まれ、夫
々ｐ形ベース層２３、ｎ形エミッタ層２４、高濃度ｎ形
コレクタコンタクト層２２に接触している（各電極２６
ｂ，２６ｅ，２６ｃは夫々接触している各層２３、２
４、２２とオーミックコンタクトを形成している）。
層２３と高濃度ｎ形コレクタコンタクト層２２とが夫々
別々の位置に、ｎ形シリコン基板２１の表面に沿って形
成されている。更に、ｎ形エミッタ層２４が、ｎ形シリ
コン基板２１の表面に沿ってｐ形ベース層２３内に形成
されている。ベース電極２６ｂ、エミッタ電極２６ｅ、
コレクタ電極２６ｃ夫々は、ｎ形シリコン基板２１上の
絶縁膜２５に設けたコンタクトホールに埋め込まれ、夫
々ｐ形ベース層２３、ｎ形エミッタ層２４、高濃度ｎ形
コレクタコンタクト層２２に接触している（各電極２６
ｂ，２６ｅ，２６ｃは夫々接触している各層２３、２
４、２２とオーミックコンタクトを形成している）。
【０００４】以下、従来のトランジスタの製造方法を簡
単に説明する。ｎ形シリコン基板２１上にフォトレジス
ト層をスピン塗布乾燥し、通常のフォトリソグラフィ技
術によってベース領域に対応する開孔を有するレジスト
層を形成し、前記レジスト層をマスクとして、拡散また
はイオン注入などによって例えばボロン（Ｂ）等のｐ形
不純物を導入し、ｐ形ベース層２３を形成する。その
後、前記レジスト層をＯ2 プラズマ処理、有機溶剤処理
などによって除去する。
単に説明する。ｎ形シリコン基板２１上にフォトレジス
ト層をスピン塗布乾燥し、通常のフォトリソグラフィ技
術によってベース領域に対応する開孔を有するレジスト
層を形成し、前記レジスト層をマスクとして、拡散また
はイオン注入などによって例えばボロン（Ｂ）等のｐ形
不純物を導入し、ｐ形ベース層２３を形成する。その
後、前記レジスト層をＯ2 プラズマ処理、有機溶剤処理
などによって除去する。
【０００５】次に、同様の手順で例えば砒素（Ａｓ）等
のｎ形不純物を導入し、ｎ形エミッタ層２４及び高濃度
ｎ形コレクタコンタクト層２２を順次形成する。続い
て、ｎ形シリコン基板２１上にＣＶＤ法などによって絶
縁膜２５を成膜し、絶縁膜２５にｐ形ベース層２３、ｎ
形エミッタ層２４、高濃度ｎ形コレクタコンタクト層２
２夫々に対応する開孔を有するレジスト層を形成し、前
記レジスト層をマスクとして、絶縁膜２５を異方性エッ
チングしてコンタクトホールを形成する。その後、前記
レジスト層をＯ2 プラズマ処理、有機溶剤処理などによ
って除去する。
のｎ形不純物を導入し、ｎ形エミッタ層２４及び高濃度
ｎ形コレクタコンタクト層２２を順次形成する。続い
て、ｎ形シリコン基板２１上にＣＶＤ法などによって絶
縁膜２５を成膜し、絶縁膜２５にｐ形ベース層２３、ｎ
形エミッタ層２４、高濃度ｎ形コレクタコンタクト層２
２夫々に対応する開孔を有するレジスト層を形成し、前
記レジスト層をマスクとして、絶縁膜２５を異方性エッ
チングしてコンタクトホールを形成する。その後、前記
レジスト層をＯ2 プラズマ処理、有機溶剤処理などによ
って除去する。
【０００６】次に、前面に例えばアルミニウムよりなる
配線金属膜をスパッタリング法などによって成膜し、続
いて、前記配線金属膜の不要部分に対応した開孔を有す
るレジスト層を形成し、前記レジスト層をマスクとし
て、イオンミリング法等によって配線金属膜を除去し、
前記レジスト層をＯ2 プラズマ処理、有機溶剤処理など
によって除去することにより前記配線金属膜よりなるベ
ース電極２６ｂ、エミッタ電極２６ｅ、コレクタ電極２
６ｃが形成され、図４に示す構造が得られる。
配線金属膜をスパッタリング法などによって成膜し、続
いて、前記配線金属膜の不要部分に対応した開孔を有す
るレジスト層を形成し、前記レジスト層をマスクとし
て、イオンミリング法等によって配線金属膜を除去し、
前記レジスト層をＯ2 プラズマ処理、有機溶剤処理など
によって除去することにより前記配線金属膜よりなるベ
ース電極２６ｂ、エミッタ電極２６ｅ、コレクタ電極２
６ｃが形成され、図４に示す構造が得られる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記構
造では、トランジスタの動作時においてｎ形エミッタ層
２４とｐ形ベース層２３との界面（接合部）領域がトラ
ンジスタの主な動作電流経路となるため、トランジスタ
の電流容量を大きくしたい場合には、ｐ形ベース層２３
と接するｎ形エミッタ層２４の横方向の幅を拡大して接
合領域面積を大きくする必要があり、（素子面積全体が
大きくなり、）集積化が難しいという問題点があった。
造では、トランジスタの動作時においてｎ形エミッタ層
２４とｐ形ベース層２３との界面（接合部）領域がトラ
ンジスタの主な動作電流経路となるため、トランジスタ
の電流容量を大きくしたい場合には、ｐ形ベース層２３
と接するｎ形エミッタ層２４の横方向の幅を拡大して接
合領域面積を大きくする必要があり、（素子面積全体が
大きくなり、）集積化が難しいという問題点があった。
【０００８】本発明は上記事由に鑑みて為されたもので
あり、その目的は、バイポーラトランジスタよりなる半
導体装置において動作電流容量が大きく且つ素子面積の
小さい半導体装置およびその製造方法を提供することに
ある。
あり、その目的は、バイポーラトランジスタよりなる半
導体装置において動作電流容量が大きく且つ素子面積の
小さい半導体装置およびその製造方法を提供することに
ある。
【０００９】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、半導体基板に形成されたトレン
チと、前記トレンチの側面および底面に沿って前記半導
体基板内に形成された前記半導体基板と異なる導電形の
第１の不純物導入層と、前記トレンチの側面および底面
に沿って前記第１の不純物導入層内に形成された前記半
導体基板と同じ導電形の第２の不純物導入層と、前記ト
レンチに埋め込まれた前記第２の不純物層のコンタクト
形成用の膜とを備えてなることを特徴とする。
目的を達成するために、半導体基板に形成されたトレン
チと、前記トレンチの側面および底面に沿って前記半導
体基板内に形成された前記半導体基板と異なる導電形の
第１の不純物導入層と、前記トレンチの側面および底面
に沿って前記第１の不純物導入層内に形成された前記半
導体基板と同じ導電形の第２の不純物導入層と、前記ト
レンチに埋め込まれた前記第２の不純物層のコンタクト
形成用の膜とを備えてなることを特徴とする。
【００１０】請求項２の発明は、半導体基板上に酸化膜
を形成する工程と、トレンチ形成予定領域上の前記酸化
膜をエッチングする工程と、前記トレンチを前記半導体
基板に形成する工程と、前記酸化膜をマスクとして前記
トレンチの側面および底面に沿って前記半導体基板内に
第１の不純物導入層を形成する工程と、前記酸化膜をマ
スクとして前記トレンチの側面及び底面に沿って前記第
１の不純物導入層内に第２の不純物導入層を形成する工
程と、前記トレンチのみに第２の不純物導入層のコンタ
クト形成用の膜を埋め込む工程とを含むことを特徴とす
る。
を形成する工程と、トレンチ形成予定領域上の前記酸化
膜をエッチングする工程と、前記トレンチを前記半導体
基板に形成する工程と、前記酸化膜をマスクとして前記
トレンチの側面および底面に沿って前記半導体基板内に
第１の不純物導入層を形成する工程と、前記酸化膜をマ
スクとして前記トレンチの側面及び底面に沿って前記第
１の不純物導入層内に第２の不純物導入層を形成する工
程と、前記トレンチのみに第２の不純物導入層のコンタ
クト形成用の膜を埋め込む工程とを含むことを特徴とす
る。
【００１１】
【作用】請求項１の発明の構成によれば、トレンチの側
面および底面に沿って形成された第１の不純物層よりな
るベース層及び第２の不純物層よりなるエミッタ層を有
するので、トレンチの横方向の幅を広げることなく、ト
レンチを深くすることにより前記ベース層と前記エミッ
タ層との接合面積が大きくなり、トランジスタの動作電
流容量を大きくすることができ、そのため、前記動作電
流容量を大きくしても集積化が容易である請求項２の発
明の構成によれば、酸化膜をマスクとして、トレンチの
側面および底面に沿って前記半導体基板内に第１の不純
物導入層を形成し、前記トレンチの側面及び底面に沿っ
て前記第１の不純物導入層内に第２の不純物導入層を形
成するようにしたので、酸化マスクによってトレンチの
横方向の幅を変えず、トレンチの深さを変えるだけでベ
ース層とエミッタ層との接合面積を変えることができ、
動作電流容量の大きなトランジスタを得ることができ
る。
面および底面に沿って形成された第１の不純物層よりな
るベース層及び第２の不純物層よりなるエミッタ層を有
するので、トレンチの横方向の幅を広げることなく、ト
レンチを深くすることにより前記ベース層と前記エミッ
タ層との接合面積が大きくなり、トランジスタの動作電
流容量を大きくすることができ、そのため、前記動作電
流容量を大きくしても集積化が容易である請求項２の発
明の構成によれば、酸化膜をマスクとして、トレンチの
側面および底面に沿って前記半導体基板内に第１の不純
物導入層を形成し、前記トレンチの側面及び底面に沿っ
て前記第１の不純物導入層内に第２の不純物導入層を形
成するようにしたので、酸化マスクによってトレンチの
横方向の幅を変えず、トレンチの深さを変えるだけでベ
ース層とエミッタ層との接合面積を変えることができ、
動作電流容量の大きなトランジスタを得ることができ
る。
【００１２】
【実施例】以下、本発明を実施例により説明する。本発
明の一実施例のトランジスタの断面を図１に示す。図１
に示すようにｎ形シリコン基板１内に形成されたトレン
チ（溝）の側面および底面にわたりトランジスタのｐ形
ベース層３及びｎ形エミッタ層４が形成されている。こ
こでｎ形シリコン基板１よりなるコレクタのコンタクト
はトレンチと隣接した位置に拡散またはイオン注入など
により形成された高濃度ｎ形コレクタコンタクト層２よ
り得られ、ｎ形エミッタ層４のコンタクトはトレンチ内
が平坦になるように埋め込まれたｎ形ポリシリコン膜７
より得られ、ｐ形ベース層３のコンタクトはｎ形シリコ
ン基板１の表面付近に形成されたベースコンタクト層３
ａより得られる。ベース電極６ｂ、エミッタ電極６ｅ、
コレクタ電極６ｃ夫々は、ｎ形シリコン基板１上の絶縁
膜５に設けたコンタクトホールを通して夫々ｐ形ベース
層３、ｎ形エミッタ層４、高濃度ｎ形コレクタコンタク
ト層２に接触している。従って、トランジスタの動作電
流はトレンチの側面及び底面に沿って形成されたｐ形ベ
ース層３からｎ形エミッタ層４へ流れる。
明の一実施例のトランジスタの断面を図１に示す。図１
に示すようにｎ形シリコン基板１内に形成されたトレン
チ（溝）の側面および底面にわたりトランジスタのｐ形
ベース層３及びｎ形エミッタ層４が形成されている。こ
こでｎ形シリコン基板１よりなるコレクタのコンタクト
はトレンチと隣接した位置に拡散またはイオン注入など
により形成された高濃度ｎ形コレクタコンタクト層２よ
り得られ、ｎ形エミッタ層４のコンタクトはトレンチ内
が平坦になるように埋め込まれたｎ形ポリシリコン膜７
より得られ、ｐ形ベース層３のコンタクトはｎ形シリコ
ン基板１の表面付近に形成されたベースコンタクト層３
ａより得られる。ベース電極６ｂ、エミッタ電極６ｅ、
コレクタ電極６ｃ夫々は、ｎ形シリコン基板１上の絶縁
膜５に設けたコンタクトホールを通して夫々ｐ形ベース
層３、ｎ形エミッタ層４、高濃度ｎ形コレクタコンタク
ト層２に接触している。従って、トランジスタの動作電
流はトレンチの側面及び底面に沿って形成されたｐ形ベ
ース層３からｎ形エミッタ層４へ流れる。
【００１３】以下、本発明の一実施例によるトランジス
タの製造方法について説明する。まず、ｎ形シリコン基
板１上に二酸化シリコンよりなる酸化膜８をＣＶＤ法な
どによって成膜し（図２（ａ））、続いて、例えば、フ
ォトレジスト層をスピン塗布乾燥し、通常のフォトリソ
グラフィ技術によってトレンチ１０に対応する開孔を有
する第１のレジスト層９を形成し（図２（ｂ））、次
に、第１のレジスト層９をマスクとして、異方性エッチ
ングによって酸化膜８をエッチングし（図２（ｃ））、
続いて、素子（ｐ形ベース層３及びｎ形エミッタ層４）
形成に必要な深さだけ異方性エッチングによってｎ形シ
リコン基板１をエッチングしてトレンチ１０を形成する
ことにより図３（ａ）に示す構造が得られる。
タの製造方法について説明する。まず、ｎ形シリコン基
板１上に二酸化シリコンよりなる酸化膜８をＣＶＤ法な
どによって成膜し（図２（ａ））、続いて、例えば、フ
ォトレジスト層をスピン塗布乾燥し、通常のフォトリソ
グラフィ技術によってトレンチ１０に対応する開孔を有
する第１のレジスト層９を形成し（図２（ｂ））、次
に、第１のレジスト層９をマスクとして、異方性エッチ
ングによって酸化膜８をエッチングし（図２（ｃ））、
続いて、素子（ｐ形ベース層３及びｎ形エミッタ層４）
形成に必要な深さだけ異方性エッチングによってｎ形シ
リコン基板１をエッチングしてトレンチ１０を形成する
ことにより図３（ａ）に示す構造が得られる。
【００１４】その後、第１のレジスト層９をＯ2 プラズ
マ処理、有機溶剤処理などによって除去し、次に、酸化
膜８をマスクとして、拡散またはイオン注入などによっ
てトレンチ１０の底面及び側壁に例えばＢなどのｐ形不
純物を導入し、トランジスタのｐ形ベース層３を形成す
ることにより図３（ｂ）に示す構造が得られる。続い
て、酸化膜８をマスクとして、拡散またはイオン注入な
どによってトレンチの底面及び側壁に例えばＡｓなどの
ｎ形不純物を導入し、トランジスタのｎ形エミッタ層４
を形成することにより図３（ｃ）に示す構造が得られ
る。
マ処理、有機溶剤処理などによって除去し、次に、酸化
膜８をマスクとして、拡散またはイオン注入などによっ
てトレンチ１０の底面及び側壁に例えばＢなどのｐ形不
純物を導入し、トランジスタのｐ形ベース層３を形成す
ることにより図３（ｂ）に示す構造が得られる。続い
て、酸化膜８をマスクとして、拡散またはイオン注入な
どによってトレンチの底面及び側壁に例えばＡｓなどの
ｎ形不純物を導入し、トランジスタのｎ形エミッタ層４
を形成することにより図３（ｃ）に示す構造が得られ
る。
【００１５】次に、前記酸化膜８を例えばフッ酸（Ｈ
Ｆ）等を用いたウェットエッチングなどにより除去した
後、例えば、ＣＶＤ法等によりｎ形ポリシリコン膜７を
積層し表面を平坦化する。この時、ｎ形ポリシリコン膜
７はトレンチ１０が埋まり表面が平坦化される程度の厚
さ積層しておく。その後、例えば、ドライエッチングな
どによってトレンチ１０内のみにｎ形ポリシリコンが残
り基板表面が平坦になるように加工することにより図３
（ｄ）に示す構造が得られる。
Ｆ）等を用いたウェットエッチングなどにより除去した
後、例えば、ＣＶＤ法等によりｎ形ポリシリコン膜７を
積層し表面を平坦化する。この時、ｎ形ポリシリコン膜
７はトレンチ１０が埋まり表面が平坦化される程度の厚
さ積層しておく。その後、例えば、ドライエッチングな
どによってトレンチ１０内のみにｎ形ポリシリコンが残
り基板表面が平坦になるように加工することにより図３
（ｄ）に示す構造が得られる。
【００１６】次に、例えば、フォトレジスト層をスピン
塗布乾燥し、通常のフォトリソグラフィ技術によってベ
ースコンタクト領域に対応する開孔を有する第２のレジ
スト層１１を形成し、第２のレジスト層１１をマスクと
して、拡散またはイオン注入などによって例えばＢなど
のｐ形不純物を導入し、ベースコンタクト層３ａを形成
することにより図３（ｅ）に示す構造が得られる。
塗布乾燥し、通常のフォトリソグラフィ技術によってベ
ースコンタクト領域に対応する開孔を有する第２のレジ
スト層１１を形成し、第２のレジスト層１１をマスクと
して、拡散またはイオン注入などによって例えばＢなど
のｐ形不純物を導入し、ベースコンタクト層３ａを形成
することにより図３（ｅ）に示す構造が得られる。
【００１７】その後、第２のレジスト層１１をＯ2 プラ
ズマ処理、有機溶剤処理などによって除去し、次に、例
えば、フォトレジスト層をスピン塗布乾燥し、通常のフ
ォトリソグラフィ技術によって基板コンタクト領域に対
応する開孔を有する第３のレジスト層１２を形成し、第
３のレジスト層１２をマスクとして拡散またはイオン注
入などにより高濃度の例えばＡｓなどのｎ形不純物を導
入し、高濃度ｎ形コンタクト層２を形成することにより
図３（ｆ）に示す構造が得られる。
ズマ処理、有機溶剤処理などによって除去し、次に、例
えば、フォトレジスト層をスピン塗布乾燥し、通常のフ
ォトリソグラフィ技術によって基板コンタクト領域に対
応する開孔を有する第３のレジスト層１２を形成し、第
３のレジスト層１２をマスクとして拡散またはイオン注
入などにより高濃度の例えばＡｓなどのｎ形不純物を導
入し、高濃度ｎ形コンタクト層２を形成することにより
図３（ｆ）に示す構造が得られる。
【００１８】その後、第３のレジスト層１２をＯ2 プラ
ズマ処理、有機溶剤処理などによって除去し、次に、例
えば、二酸化シリコンよりなる絶縁膜５をＣＶＤ法など
によって成膜し、続いて、フォトレジスト層をスピン塗
布乾燥し、通常のフォトリソグラフィ技術によって絶縁
膜５上にコンタクトホールパターンに対応する開孔を有
する第４のレジスト層（図示せず）を形成し、第４のレ
ジスト層をマスクとして、異方性エッチングによって絶
縁膜５をエッチングしてコンタクトホールを形成する。
その後、第４のレジスト層をＯ2 プラズマ処理、有機溶
剤処理などによって除去し、続いて、例えば、アルミニ
ウムよりなる配線金属膜をスパッタリング法などにより
堆積させ、前記コンタクトホールを埋め込み、次に配線
金属膜の不要部分に対応する開孔を有する第５のレジス
ト層（図示せず）を形成し、第５のレジスト層をマスク
として、イオンミリング等により不要な配線金属膜を除
去する。次に、第５のレジスト層をＯ2 プラズマ処理、
有機溶剤処理などによって除去することにより配線金属
膜よりなるベース電極６ｂ、エミッタ電極６ｅ、コレク
タ電極６ｃが形成され、図３（ｇ）に示す構造が得られ
る。
ズマ処理、有機溶剤処理などによって除去し、次に、例
えば、二酸化シリコンよりなる絶縁膜５をＣＶＤ法など
によって成膜し、続いて、フォトレジスト層をスピン塗
布乾燥し、通常のフォトリソグラフィ技術によって絶縁
膜５上にコンタクトホールパターンに対応する開孔を有
する第４のレジスト層（図示せず）を形成し、第４のレ
ジスト層をマスクとして、異方性エッチングによって絶
縁膜５をエッチングしてコンタクトホールを形成する。
その後、第４のレジスト層をＯ2 プラズマ処理、有機溶
剤処理などによって除去し、続いて、例えば、アルミニ
ウムよりなる配線金属膜をスパッタリング法などにより
堆積させ、前記コンタクトホールを埋め込み、次に配線
金属膜の不要部分に対応する開孔を有する第５のレジス
ト層（図示せず）を形成し、第５のレジスト層をマスク
として、イオンミリング等により不要な配線金属膜を除
去する。次に、第５のレジスト層をＯ2 プラズマ処理、
有機溶剤処理などによって除去することにより配線金属
膜よりなるベース電極６ｂ、エミッタ電極６ｅ、コレク
タ電極６ｃが形成され、図３（ｇ）に示す構造が得られ
る。
【００１９】なお、以上はｎｐｎバイポーラトランジス
タについてであるが、ｐｎｐバイポーラトランジスタも
形成できることは勿論である。
タについてであるが、ｐｎｐバイポーラトランジスタも
形成できることは勿論である。
【００２０】
【発明の効果】請求項１の発明は、トレンチの側面およ
び底面に沿って形成された第１の不純物層よりなるベー
ス層及び第２の不純物層よりなるエミッタ層を有するの
で、トレンチの横方向の幅を広げることなく、トレンチ
を深くすることにより前記ベース層と前記エミッタ層と
の接合面積が大きくなり、トランジスタの動作電流容量
を大きくすることができ、そのため、前記動作電流容量
を大きくしても集積化が容易であるという効果がある。
び底面に沿って形成された第１の不純物層よりなるベー
ス層及び第２の不純物層よりなるエミッタ層を有するの
で、トレンチの横方向の幅を広げることなく、トレンチ
を深くすることにより前記ベース層と前記エミッタ層と
の接合面積が大きくなり、トランジスタの動作電流容量
を大きくすることができ、そのため、前記動作電流容量
を大きくしても集積化が容易であるという効果がある。
【００２１】請求項２の発明は、酸化膜をマスクとし
て、トレンチの側面および底面に沿って前記半導体基板
内に第１の不純物導入層を形成し、前記トレンチの側面
及び底面に沿って前記第１の不純物導入層内に第２の不
純物導入層を形成するようにしたので、酸化マスクによ
ってトレンチの横方向の幅を変えず、トレンチの深さを
変えるだけでベース層とエミッタ層との接合面積を変え
ることができ、動作電流容量の大きなトランジスタを得
ることができるという効果がある。
て、トレンチの側面および底面に沿って前記半導体基板
内に第１の不純物導入層を形成し、前記トレンチの側面
及び底面に沿って前記第１の不純物導入層内に第２の不
純物導入層を形成するようにしたので、酸化マスクによ
ってトレンチの横方向の幅を変えず、トレンチの深さを
変えるだけでベース層とエミッタ層との接合面積を変え
ることができ、動作電流容量の大きなトランジスタを得
ることができるという効果がある。
【図１】本発明の一実施例による半導体装置の断面図で
ある。
ある。
【図２】本発明の実施例の主要工程断面図である。
【図３】本発明の実施例の主要工程断面図である。
【図４】従来例を示す半導体装置の断面図である。
１ ｎ形シリコン基板 ２ 高濃度ｎ形コレクタコンタクト層 ３ ｐ形ベース層 ３ａ ベースコンタクト層 ４ ｎ形エミッタ層 ５ 絶縁膜 ６ｂ ベース電極 ６ｃ コレクタ電極 ６ｅ エミッタ電極 ７ ｎ形ポリシリコン膜
Claims (2)
- 【請求項１】 半導体基板に形成されたトレンチと、前
記トレンチの側面および底面に沿って前記半導体基板内
に形成された前記半導体基板と異なる導電形の第１の不
純物導入層と、前記トレンチの側面および底面に沿って
前記第１の不純物導入層内に形成された前記半導体基板
と同じ導電形の第２の不純物導入層と、前記トレンチに
埋め込まれた前記第２の不純物層のコンタクト形成用の
膜とを備えてなることを特徴とする半導体装置。 - 【請求項２】 半導体基板上に酸化膜を形成する工程
と、トレンチ形成予定領域上の前記酸化膜をエッチング
する工程と、前記トレンチを前記半導体基板に形成する
工程と、前記酸化膜をマスクとして前記トレンチの側面
および底面に沿って前記半導体基板内に第１の不純物導
入層を形成する工程と、前記酸化膜をマスクとして前記
トレンチの側面及び底面に沿って前記第１の不純物導入
層内に第２の不純物導入層を形成する工程と、前記トレ
ンチのみに第２の不純物導入層のコンタクト形成用の膜
を埋め込む工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10082695A JPH08293501A (ja) | 1995-04-25 | 1995-04-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10082695A JPH08293501A (ja) | 1995-04-25 | 1995-04-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293501A true JPH08293501A (ja) | 1996-11-05 |
Family
ID=14284137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10082695A Withdrawn JPH08293501A (ja) | 1995-04-25 | 1995-04-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293501A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109087942A (zh) * | 2018-08-23 | 2018-12-25 | 盛世瑶兰（深圳）科技有限公司 | 一种沟槽型三极管及其制作方法 |
-
1995
- 1995-04-25 JP JP10082695A patent/JPH08293501A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109087942A (zh) * | 2018-08-23 | 2018-12-25 | 盛世瑶兰（深圳）科技有限公司 | 一种沟槽型三极管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03145759A (ja) | 半導体装置の製造方法 | |
| JPH06177345A (ja) | 半導体メモリおよびその製造方法 | |
| US5882966A (en) | BiDMOS semiconductor device and method of fabricating the same | |
| JP2708027B2 (ja) | 半導体装置およびその製造方法 | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| US5324672A (en) | Manufacturing method for bipolar transistor | |
| JPH07106412A (ja) | 半導体装置およびその製造方法 | |
| JPH0513535B2 (ja) | ||
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| JPH08293501A (ja) | 半導体装置およびその製造方法 | |
| JPS6110996B2 (ja) | ||
| JPH09306924A (ja) | 半導体装置の製造方法 | |
| KR100311103B1 (ko) | 반도체장치의제조방법 | |
| JPH11340242A (ja) | ラテラルトランジスタおよびその製造方法 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| US5786222A (en) | Method of manufacturing high performance bipolar transistors in a BiCMOS process | |
| JP4545360B2 (ja) | 半導体装置 | |
| JPH05190778A (ja) | 半導体装置の製造方法 | |
| KR100255127B1 (ko) | 횡형 구조의 바이폴라 트랜지스터의 제조방법 | |
| JPH0621450A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH07106569A (ja) | 半導体装置およびその製造方法 | |
| JPH08162632A (ja) | 半導体装置およびその製造方法 | |
| KR20000051805A (ko) | 반도체 메모리 제조방법 | |
| JPS6370556A (ja) | 半導体装置の製造方法 | |
| JPH04245438A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |