JPH08288823A

JPH08288823A - 出力レベル変換回路

Info

Publication number: JPH08288823A
Application number: JP7088169A
Authority: JP
Inventors: Takashi Aoyama; 孝志青山
Original assignee: Toyoda Automatic Loom Works Ltd
Current assignee: Toyota Industries Corp
Priority date: 1995-04-13
Filing date: 1995-04-13
Publication date: 1996-11-01

Abstract

(57)【要約】【目的】低消費電流で高速に動作し且つ回路構成面積の
小さな出力レベル変換回路を提供する。【構成】Ｖａ（端子１１ａに入力する信号電圧）＞Ｖｂ
（端子１１ｂに入力する信号電圧）のとき、Ｑ１がオ
ン、Ｑ２がオフで、電圧Ｖ１は電源電圧ＶCCである。一
方、Ｖａ＜Ｖｂのとき、Ｑ１がオフ、Ｑ２がオンで、電
圧Ｖ１はＶCC−Ｒ１×ｉ１である。Ｑ３から出力される
ＭＯＳ駆動電圧Ｖ２及びＶ３は夫々Ｖ２＝Ｖ１−ＶBE、
及びＶ３＝Ｖ２−Ｒ２×ｉ２である。ｐ−ＭＯＳ（Ｍ
１）の駆動電圧のしきい値ＶＳ１が「ＶCC−ＶBE」近傍
になるように設定され、ｎ−ＭＯＳ（Ｍ２）の駆動電圧
のしきい値ＶＳ２が「ＶCC−Ｒ１×ｉ１−ＶBE−Ｒ２×
ｉ２」近傍になるように設定される。上記Ｖａ＞Ｖｂの
ときＭ１がオフ、Ｍ２がオンとなり、Ｖａ＜Ｖｂのとき
Ｍ１がオン、Ｍ２がオフとなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子機器のＤＣ−ＤＣ
コンバータ等に使用される出力レベル変換回路に関す
る。

【０００２】

【従来の技術】従来より、図４に示すような出力レベル
変換回路がある。この回路は左側に示す入力端子Ａ及び
入力端子ＢにＥＣＬレベルの微弱な制御信号が入力され
る。この入力信号は、バイポーラトランジスタ１ａ又は
１ｂ、及びバイポーラトランジスタ４ａ又は４ｂを介し
てｐ−ＭＯＳトランジスタ５−１又はｐ−ＭＯＳトラン
ジスタ６のゲートに与えられる。ｐ−ＭＯＳトランジス
タ５−１のドレインにはｎ−ＭＯＳトランジスタ５−２
のドレインが接続され、ｐ−ＭＯＳトランジスタ６のド
レインにはｎ−ＭＯＳトランジスタ５−３のドレインが
接続され、上記ｎ−ＭＯＳトランジスタ５−２及び５−
３はカレントミラー回路を構成している。

【０００３】以下、この回路の動作を説明する。入力端
子Ａ及び入力端子Ｂに入力する信号電圧によりトランジ
スタ１ａ又はトランジスタ１ｂが通電する。これらのト
ランジスタ１ａ、１ｂのエミッタには定電流源３が接続
されているから、ベースに与えられる信号電圧がより高
いほうのトランジスタの通電量が大きく、信号電圧のよ
り低いほうのトランジスタの通電量は抑えられる。した
がって、入力端子Ａに入力する信号電圧が入力端子Ｂに
入力する信号電圧よりも高い場合には、トランジスタ１
ａがオンして、このコレクタと抵抗２ａ間の電圧が低下
し、このコレクタと抵抗２ａ間にベースが接続されてい
るトランジスタ４ａがオフになる。トランジスタ４ａが
オフになると、このトランジスタ４ａのエミッタには定
電流源３ａが接続されているから、このエミッタと定電
流源３ａ間の電圧が低下し、このエミッタと定電流源３
ａ間にゲートが接続されているｐ−ＭＯＳ５−１がオン
になる。ｐ−ＭＯＳ５−１および５−２がオンになると
カレントミラー回路がオン即ちｎ−ＭＯＳ５−３がオン
になる。そして、他方の入力端子Ｂの入力電圧は低いの
で、トランジスタ１ｂはオフであり、このコレクタと抵
抗２ｂ間の電圧が上昇する。この上昇した電圧は、この
コレクタと抵抗２ｂ間に接続されているトランジスタ４
ｂのベースに与えられ、トランジスタ４ｂがオンにな
る。このトランジスタ４ｂのエミッタには定電流源３ｂ
が接続されており、これにより、トランジスタ４ｂがオ
ンすると、このエミッタと定電流源３ｂ間の電圧が上昇
する。この上昇した電圧は、このエミッタと定電流源３
ｂ間に接続されているｐ−ＭＯＳトランジスタ６のゲー
トに与えられ、これによりｐ−ＭＯＳトランジスタ６は
オフである。

【０００４】このｐ−ＭＯＳトランジスタ６がオフで、
上述したｎ−ＭＯＳトランジスタ５−３がオンであるこ
とにより、出力端子７の出力電圧がローレベルになる。
即ち入力端子Ａの入力電圧が入力端子Ｂの入力電圧より
も高いときは出力端子７の出力電圧はローレベルであ
る。

【０００５】一方、入力端子Ａの入力電圧が入力端子Ｂ
の入力電圧よりも低いときは、上記の動作がそれぞれ逆
になり、ｐ−ＭＯＳトランジスタ６がオンになって、ｎ
−ＭＯＳトランジスタ５−３がオフになる。このｐ−Ｍ
ＯＳトランジスタ６がオン、ｎ−ＭＯＳトランジスタ５
−３がオフとなることにより、出力端子７の出力電圧は
ハイレベルになる。

【０００６】このように入力端子Ａ及びＢに入力される
ＥＣＬの出力がレベル変換されて出力端子７から出力さ
れる。出力端子７は、ＣＭＯＳ又はＴＴＬの入力側に接
続される。この出力レベル変換回路の動作速度は入力端
子Ａ及びＢに入力されるＥＣＬ出力信号レベルの信号振
幅、及びｐ−ＭＯＳトランジスタのオン抵抗に依存す
る。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来の回路は、３個の定電流源３、３ａ、及び３ｂを備え
ているため、それぞれ大きな電流が必要とされる。ま
た、２ヵ所のＭＯＳ駆動回路を備えているため大きな電
流が必要とされる。また、このレベル変換回路を高速に
動作させるためにはカレントミラ−回路（ｎ−ＭＯＳト
ランジスタ５−２及び５−３）に流れる電流を大きくす
る必要があり、上記いずれにしても多量の電流を消費す
るという問題があった。

【０００８】また、構成素子数が多いため、回路全体の
構成面積が大きくなって装置全体の小型化を阻害すると
いう問題もあった。本発明の課題は、上記従来の実情に
鑑み、低消費電流で高速に動作し且つ回路構成面積の小
さな出力レベル変換回路を提供することである。

【０００９】

【課題を解決するための手段及び作用】本発明のレベル
変換回路は、入力されるＥＣＬレベルの信号出力を中継
するバイポーラトランジスタと、このバイポーラトラン
ジスタを介して上記ＥＣＬレベルの信号出力がゲートに
与えられるｐ−ＭＯＳトランジスタと、このｐ−ＭＯＳ
トランジスタのゲートに抵抗を介して自ゲートが接続さ
れるｎ−ＭＯＳトランジスタと、このｎ−ＭＯＳトラン
ジスタのゲートに接続される定電流源とを備えて、上記
ＥＣＬレベルの信号出力をＣＭＯＳ又はＴＴＬ出力レベ
ルに変換して、上記ｐ−ＭＯＳトランジスタのドレイン
と上記ｎ−ＭＯＳトランジスタのドレインとの接続点か
ら出力する。

【００１０】

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は、一実施例の出力レベル変換回路の
構成を示す図である。同図に示すように、電源電位ＶCC
と接地電位ＧＮＤ間には、電源側（ＶCC）にバイポーラ
トランジスタＱ１のコレクタ、抵抗Ｒ１の一方の端子、
バイポーラトランジスタＱ３のコレクタ、及びｐ−ＭＯ
ＳトランジスタＭ１のソースがそれぞれ接続されてい
る。また接地側（ＧＮＤ）に定電流源Ｉ１の出力側、定
電流源Ｉ２の出力側、及びｎ−ＭＯＳトランジスタＭ２
のソースがそれぞれ接続されている。

【００１１】上記抵抗Ｒ１の他方の端子にはバイポーラ
トランジスタＱ２のコレクタが接続され、このバイポー
ラトランジスタＱ２のエミッタと上記バイポーラトラン
ジスタＱ１のエミッタとが定電流源Ｉ１の入力側に接続
されている。そして、バイポーラトランジスタＱ１のベ
ースには入力端子１１ａが接続され、バイポーラトラン
ジスタＱ２のベースには入力端子１１ｂが接続されてい
る。上記バイポーラトランジスタＱ２のコレクタと抵抗
Ｒ１の接続点１２にはバイポーラトランジスタＱ３のベ
ースが接続される。

【００１２】前述した図４の場合と同様に、図１の構成
においても、入力端子１１ａに入力される信号電圧Ｖａ
と入力端子１１ｂに入力される信号電圧Ｖｂにおいて、
Ｖａ＞Ｖｂのときは、バイポーラトランジスタＱ１がオ
ンでバイポーラトランジスタＱ２がオフであり、逆にＶ
ａ＜ＶｂのときはバイポーラトランジスタＱ１がオフで
バイポーラトランジスタＱ２がオンである。本実施例で
は、これ以降の構成及び動作が図４に示した回路の場合
と異なる。

【００１３】即ち、先ず、バイポーラトランジスタＱ１
は、他方のバイポーラトランジスタＱ２をオン／オフさ
せることによりＭＯＳ回路の駆動に寄与するが、直接に
は駆動信号を出力しない。ＭＯＳ制御信号は抵抗Ｒ１と
バイポーラトランジスタＱ２のコレクタとの接続点１２
からバイポーラトランジスタＱ３へ出力される。この接
続点１２の電圧Ｖ１は、バイポーラトランジスタＱ２が
オフのとき電源電圧ＶCCであり、バイポーラトランジス
タＱ２がオンのとき、「（電源電圧ＶCC）−｛（抵抗Ｒ
１の抵抗値Ｒ１）×（定電流源Ｉ１の電流ｉ１）｝」で
ある。即ち後述するタイミングチャートに示すように、
電圧Ｖ１は、電圧「ＶCC」と電圧「ＶCC−Ｒ１×ｉ１」
を上下の振幅として振動する。

【００１４】この電圧Ｖ１は、バイポーラトランジスタ
Ｑ３のベースに与えられる。このバイポーラトランジス
タＱ３のエミッタは抵抗Ｒ２及び定電流源Ｉ２を介して
接地されており、このバイポーラトランジスタＱ３の出
力Ｖ２（＝Ｖ１−ＶBE（Ｑ３のベース・エミッタ間の電
位差）は抵抗Ｒ２によりシフトされる。シフト前の出力
Ｖ２は、バイポーラトランジスタＱ３と抵抗Ｒ２の接続
点１３に接続されているｐ−ＭＯＳトランジスタＭ１の
ゲートに与えられ、シフト後の出力Ｖ３（＝Ｖ２−Ｒ２
×ｉ２）は抵抗Ｒ２と定電流源Ｉ２の接続点１４に接続
されるｎ−ＭＯＳトランジスタＭ２のゲートに与えられ
る。

【００１５】このように、上記の入力端子１１ａ、１１
ｂに入力されるＥＣＬレベルの信号出力（出力電圧制御
信号）は、上記のバイポーラトランジスタＱ１、Ｑ２、
及びＱ３を介して、ｐ−ＭＯＳトランジスタＭ１及びｎ
−ＭＯＳトランジスタＭ２に上記バイポーラトランジス
タＱ３の出力及びそのシフト後の出力として与えられ、
これらｐ−ＭＯＳトランジスタＭ１のドレインとｎ−Ｍ
ＯＳトランジスタＭ２のドレインの接続点１５から出力
端子１６を介してＣＭＯＳ又はＴＴＬレベルの出力とし
て外部回路に出力される。

【００１６】図２(a) 〜(e) は、上記構成の出力レベル
変換回路の動作を示すタイミングチャートである。同図
(a) は図１に示した接続点１２の電圧Ｖ１（バイポーラ
トランジスタＱ３のベース電圧）、同図(b) は接続点１
３の電圧Ｖ２（ｐ−ＭＯＳトランジスタＭ１のゲート電
圧）、同図(c) は接続点１４の電圧Ｖ３（ｎ−ＭＯＳト
ランジスタＭ２のゲート電圧）、同図(d) はｐ−ＭＯＳ
トランジスタＭ１のオン／オフ状態、及び同図(e) はｎ
−ＭＯＳトランジスタＭ２のオン／オフ状態を表してい
る。

【００１７】同図(a),(b),(c) に示すように電圧Ｖ１が
ハイレベルを出力しているときには、電圧Ｖ２（＝Ｖ１
−ＶBE）も、電圧Ｖ３（＝Ｖ２−Ｒ２×ｉ２）もそれぞ
れハイレベルを示す。そして、電圧Ｖ１がローレベルを
出力しているときには、電圧Ｖ２、Ｖ３も共にローレベ
ルを示す。そして、ｎ−ＭＯＳトランジスタＭ２を駆動
する上記電圧Ｖ３は、図１に示したように、バイポーラ
トランジスタＱ３の出力、つまりｐ−ＭＯＳトランジス
タＭ１を駆動する電圧Ｖ２と同一の信号をシフトさせた
ものとして、他のＭＯＳトランジスタやカレントミラー
回路を介すことなく、直接ｎ−ＭＯＳトランジスタＭ２
のゲートに与えられるから、ｎ−ＭＯＳトランジスタＭ
２のオン／オフは、ｐ−ＭＯＳトランジスタＭ１のオフ
／オンに同期して極めて高速に動作する。

【００１８】上記ｐ−ＭＯＳトランジスタＭ１の駆動特
性としては、図２(b) に示すように、ゲート電圧の駆動
しきい値が電圧ＶＳ１である。このｐ−ＭＯＳトランジ
スタＭ１は、同図(b),(d) に示すように、ゲート電圧Ｖ
２が上記のしきい電圧ＶＳ１以上になったときオフとな
り、ゲート電圧Ｖ２が上記のしきい電圧ＶＳ１以下にな
ったときオンとなる。そして、ゲート電圧Ｖ２は、同図
(b) に示すように、ハイのときの電圧すなわちｐ−ＭＯ
ＳトランジスタＭ１がオフになるときの電圧が、ｐ−Ｍ
ＯＳトランジスタＭ１のしきい電圧ＶＳ１の近傍になる
ように設定されている。したがって、ゲート電圧Ｖ２
は、ハイからローに変化すると直ちにｐ−ＭＯＳトラン
ジスタＭ１のしきい電圧ＶＳ１を下回る。これにより、
ｐ−ＭＯＳトランジスタＭ１が直ちにオンとなる。すな
わち電圧Ｖ１つまり電圧Ｖ２のローへの変化に対して高
速にオン動作を行う。

【００１９】一方、ｎ−ＭＯＳトランジスタＭ２の駆動
特性としては、図２(c) に示すように、ゲート電圧の駆
動しきい値が電圧ＶＳ２である。このｎ−ＭＯＳトラン
ジスタＭ２は、同図(c),(e) に示すように、ゲート電圧
Ｖ３が上記のしきい電圧ＶＳ２以上になったときオンと
なり、ゲート電圧Ｖ３が上記のしきい電圧ＶＳ２以下に
なったときオフとなる。そして、ゲート電圧Ｖ３は、同
図(c) に示すように、ローのときの電圧すなわちｎ−Ｍ
ＯＳトランジスタＭ２がオフのときの電圧が、ｎ−ＭＯ
ＳトランジスタＭ２のしきい電圧ＶＳ２の近傍になるよ
うに設定されている。したがって、この場合は、ゲート
電圧Ｖ３はローからハイに変化すると直ちにｎ−ＭＯＳ
トランジスタＭ２のしきい電圧ＶＳ２を超える。これに
より、ｎ−ＭＯＳトランジスタＭ２が直ちにオンとな
る。すなわち電圧Ｖ１つまり電圧Ｖ３のハイへの変化に
対して高速にオン動作を行う。

【００２０】このように、この出力レベル変換回路は高
速に動作する。上記のＭＯＳトランジスタ駆動電圧Ｖ２
及びＶ３の信号振幅及び電源電圧ＶCCからのシフト（置
換量）は、ｐ−ＭＯＳトランジスタＭ１及びｎ−ＭＯＳ
トランジスタＭ２の駆動特性に対応して、電圧Ｖ２には
抵抗Ｒ１の抵抗値及び定電流源Ｉ１の電流値ｉ１、並び
に電圧Ｖ３に対しては抵抗Ｒ２の抵抗値及び定電流源Ｉ
２の電流値ｉ２を、それぞれ適宜に選択することにより
最適値に調整し得る。即ち、上記の抵抗Ｒ１の抵抗値並
びに定電流源Ｉ１及びＩ２の電流値ｉ１及びｉ２を大き
くし、抵抗Ｒ２の抵抗値を小さくするに応じて上述した
動作は高速になる。但し、定電流源の定電流を大きくす
るためには、定電流源の構成素子数を増設しなければな
らない。したがって回路面積が増大する。本回路におけ
る更なる高速化は、消費電流及び素子数（回路面積）と
を考慮して最適値を決定するようにする。

【００２１】そして、上述したように、電圧Ｖ１のハイ
／ローの変化に対応してｐ−ＭＯＳトランジスタＭ１と
ｎ−ＭＯＳトランジスタＭ２が交互にオン／オフするこ
とにより、入力端子１１ａ及び１１ｂに入力するＥＣＬ
レベルの出力信号の振幅及びデューティに対応するＣＭ
ＯＳ又はＴＴＬレベルの出力が、ｐ−ＭＯＳトランジス
タＭ１のドレインとｎ−ＭＯＳトランジスタＭ２のドレ
インの接続点１５から、出力端子１６を介して外部回路
に出力される。

【００２２】このように、本実施例では、接地側から見
ると、接続点１７、１８に夫々接続される２個の定電流
源Ｉ１、Ｉ２と、接続点１９に接続される１本のＭＯＳ
駆動路を備えるのみで、高速に動作させることができ
る。そして、上記のように定電流源の数とＭＯＳ駆動路
の数がそれぞれ少ないので、より少ない消費電流で動作
が可能である。また、同様に定電流源の数とＭＯＳ駆動
路の数がそれぞれ少ないので、回路全体の構成素子数が
少なくて済み、したがって回路面積の縮小が可能とな
る。

【００２３】続いて、図３に、出力レベル変換回路の他
の実施例を示す。同図に示すように、電源電位ＶCCと接
地電位ＧＮＤ間には、電源側（ＶCC）に抵抗Ｒ３の一
端、バイポーラトランジスタＱ５のコレクタ、バイポー
ラトランジスタＱ８のコレクタ、このバイポーラトラン
ジスタＱ８のベースと抵抗Ｒ４の一端、バイポーラトラ
ンジスタＱ９のコレクタ、及びｐ−ＭＯＳトランジスタ
Ｍ３のソースが夫々接続されている。上記の抵抗Ｒ４の
他端はバイポーラトランジスタＱ８のエミッタと共に接
続点２２において抵抗Ｒ５の一端に接続している。

【００２４】一方、接地側（ＧＮＤ）には、バイポーラ
トランジスタＱ４、Ｑ７（×α）Ｑ１０（×β）、及び
ｎ−ＭＯＳトランジスタＭ４のソースが接続されてい
る。上記バイポーラトランジスタＱ４は、バイポーラト
ランジスタＱ７（×α）、Ｑ１０（×β）らとカレント
ミラー回路を構成している。そして、これらバイポーラ
トランジスタＱ４、Ｑ７（×α）、Ｑ１０（×β）と上
記抵抗Ｒ３とで定電流源全体を構成している。抵抗Ｒ３
及びバイポーラトランジスタＱ４は定電流源の基準電流
ｉ１を制御している。即ちｉ１＝（ＶCC−ＶBE（Ｑ４
の））／Ｒ３によって制御される。

【００２５】そして、Ｑ７（×α）及びＱ１０（×β）
は夫々１個の定電流源Ｉ３及びＩ４を構成している。定
電流源Ｉ３は、定電流ｉ４が流れるようにα個のバイポ
ーラトランジスタＱ７を並列に接続して構成されるが、
そのうち同図ではバイポーラトランジスタＱ７を１個の
み図示している。同様に、定電流源Ｉ４は定電流ｉ５が
流れるようにβ個のバイポーラトランジスタＱ１０を並
列に接続して構成されているが、そのうち同図ではバイ
ポーラトランジスタＱ１０を１個のみ図示している。い
ずれの場合も、「ｉ２＝ｉ１×α」又は「ｉ３＝ｉ１×
β」により、定電流源を構成する素子（バイポーラトラ
ンジスタ）数を多くすればその数に応じた大きな定電流
が得られ、素子数を少なくすればその数に応じて小さな
定電流が得られる。

【００２６】上記抵抗Ｒ５の他端は接続点２３において
バイポーラトランジスタＱ６のコレクタが接続される。
このバイポーラトランジスタＱ６のエミッタと上記バイ
ポーラトランジスタＱ５のエミッタとが定電流源Ｉ３の
入力側に接続されている。そして、バイポーラトランジ
スタＱ５のベースには入力端子２１ａが接続され、バイ
ポーラトランジスタＱ６のベースには入力端子２１ｂが
接続されている。上記バイポーラトランジスタＱ６のコ
レクタと抵抗Ｒ５との接続点１２にはバイポーラトラン
ジスタＱ９のベースが接続される。

【００２７】この場合も図１の構成の場合と同様に、入
力端子２１ａに入力される信号電圧が入力端子２１ｂに
入力される信号電圧よりも大きいときバイポーラトラン
ジスタＱ５がオンしてバイポーラトランジスタＱ６はオ
フであり、逆に入力端子２１ｂに入力される信号電圧が
入力端子２１ａに入力される信号電圧よりも大きいとき
バイポーラトランジスタＱ６がオンしてバイポーラトラ
ンジスタＱ５はオフである。これによって、接続点２３
の電圧Ｖ５は、バイポーラトランジスタＱ６がオフのと
き「電源電圧ＶCC」であり、バイポーラトランジスタＱ
６がオンのとき、「電源電圧ＶCC−（抵抗Ｒ５の抵抗
値）×（定電流ｉ４）」である。即ち電圧Ｖ５は、電圧
「ＶCC」と電圧「ＶCC−Ｒ５×ｉ４」を上下の振幅とし
て振動する。

【００２８】一般にバイポーラトランジスタは温度特性
を有しているから定電流源の基準電流を制御するバイポ
ーラトランジスタＱ４も温度変化によって通電量が変化
する。これに応じて定電流源Ｉ３の定電流ｉ４も変化す
る。抵抗Ｒ５を流れる定電流ｉ４が変化すると抵抗Ｒ５
の他端の接続点２３の電圧Ｖ５も変化する。この電圧Ｖ
５は、ＥＣＬの出力信号の振幅を表すものであるから、
この電圧Ｖ５の変化をそのまま放置したのでは、ＥＣＬ
の出力信号を正しくＣＭＯＳ又はＴＴＬレベルに変換す
ることができない。

【００２９】本実施例において、図３に示すバイポーラ
トランジスタＱ８は、上記のバイポーラトランジスタＱ
４の温度特性によって定電流源Ｉ３の電流が変化した場
合でも電圧Ｖ５を一定に保つべく配設されている。この
バイポーラトランジスタＱ８は、バイポーラトランジス
タＱ４と同様の温度特性を有しており、したがってバイ
ポーラトランジスタＱ４の通電量、つまり定電流源Ｉ３
の電流ｉ４が減少すればバイポーラトランジスタＱ８の
通電量も減少して抵抗Ｒ５の両端における電圧変動を打
ち消し、これによって電圧Ｖ５を一定に保つようにして
いる。上記バイポーラトランジスタＱ８のベースとエミ
ッタ間に接続される抵抗Ｒ４は、バイポーラトランジス
タＱ５がオンしたときに、バイポーラトランジスタＱ８
のベースから電荷を急速に引き抜かせバイポーラトラン
ジスタＱ８のオフ動作を高速に行わせるために接続され
ている。

【００３０】続いて上記回路の下流側の構成を説明す
る。上記バイポーラトランジスタＱ９のエミッタには、
接続点２４においてｐ−ＭＯＳトランジスタＭ３のゲー
トが接続され、定電流源Ｉ４の入力側には接続点２６に
おいてｎ−ＭＯＳトランジスタＭ４のゲートが接続され
ている。そして、上記の接続点２４、２６間には抵抗Ｒ
６及びコンデンサＣ１が並列に接続されている。上記の
抵抗Ｒ６は、図１に示した回路における抵抗Ｒ２と同様
に動作する。この抵抗Ｒ６と並列に配設された上記のコ
ンデンサＣ１は、バイポーラトランジスタＱ９がオン／
オフして接続点２４の電圧Ｖ６が変化する祭、抵抗Ｒ６
に流れる電流をコンデンサＣ１の容量分だけ瞬時に流し
てｎ−ＭＯＳトランジスタの立ち上がり及び立ち下がり
を高速に行わせるために接続されている。

【００３１】ところで抵抗も大きな温度特性を有してい
る。したがって例えば抵抗Ｒ６が温度変化に対応して抵
抗値が変動すると、抵抗Ｒ６の両端の電圧、即ち接続点
２４の電圧Ｖ６及び接続点２６の電圧Ｖ７が変化する。
即ちｐ−ＭＯＳトランジスタＭ３及びｎ−ＭＯＳトラン
ジスタＭ４を駆動するゲート電圧が変動する。ｐ−ＭＯ
ＳトランジスタＭ３及びｎ−ＭＯＳトランジスタＭ４
は、図１に示したｐ−ＭＯＳトランジスタＭ１及びｎ−
ＭＯＳトランジスタＭ２と夫々等価であり、それらのゲ
ート電圧のしきい値は、図２に示したように信号電圧Ｖ
２及びＶ３（図３ではＶ６及びＶ７）の振幅近傍に設定
されているから、この駆動電圧が変動したのではいずれ
のＭＯＳトランジスタも正しく駆動することができな
い。

【００３２】一般に、狭隘な基板上では、回路を構成し
ている各抵抗の温度特性は同様に変化するものとしてよ
く、したがって、温度変化に対しては抵抗Ｒ６の抵抗値
が変化すると同様の割合で定電流源制御回路の抵抗Ｒ３
の抵抗値も変化する。抵抗Ｒ３の抵抗値が変化すると定
電流源Ｉ４の定電流ｉ５も変化する。これによって抵抗
Ｒ６の温度特性によるゲート電圧の変動分を打ち消し
て、ゲート電圧が変動することを防止する。本実施例に
おいては、電源電圧側の接続点２９及び接地側の接続点
３０間におけるＭＯＳトランジスタ駆動回路が最適な駆
動回路となるように、抵抗Ｒ３及び抵抗Ｒ６の特性を適
宜に選択して接続する。

【００３３】上記図３における出力レベル変換回路の構
成において、入力端子２１ａ、２１ｂ、バイポーラトラ
ンジスタＱ５、Ｑ６、Ｑ９、抵抗Ｒ５、Ｒ６、ｐ−ＭＯ
ＳトランジスタＭ３、ｎ−ＭＯＳトランジスタＭ４、定
電流源Ｉ３及びＩ４は、図１に示した出力レベル変換回
路の構成における入力端子１１ａ、１１ｂ、バイポーラ
トランジスタＱ１、Ｑ２、Ｑ３、抵抗Ｒ１、Ｒ２、ｐ−
ＭＯＳトランジスタＭ１、ｎ−ＭＯＳトランジスタＭ
２、定電流源Ｉ１及びＩ２と夫々等価である。図３に示
す出力レベル変換回路においては、上述したその他の付
加構成により、より高速に且つ確実に動作する。

【００３４】図５は、上述したレベル変換回路が組込ま
れて使用されるＤＣ／ＤＣコンバータの全体構成図であ
る。同図において発振回路２１は、三角波信号を出力す
る回路であり、例えば発振回路２１に設けられたコンデ
ンサの容量値で決まる発振周波数の三角波信号をコンパ
レータ２２の−入力側（非反転入力側）に出力する。コ
ンパレータ２２の＋入力側（反転入力側）にはプリアン
プ（エラーアンプ）２７を介して、基準電圧が供給され
ている。この基準電圧はＤＣ−ＤＣコンバータの出力電
圧Ｖout を抵抗Ｒ１、Ｒ２で分割した電圧であり、ＤＣ
−ＤＣコンバータの出力に従って変化する電圧である。
したがって、コンパレータ２２で発振回路２１から出力
される三角波信号を基準電圧と比較することにより、Ｄ
Ｃ−ＤＣコンバータの出力変化に従ったパルス幅の信号
を制御ロジック回路２３に出力する。

【００３５】制御ロジック回路２３は、コンパレータ２
２が出力するパルス信号に加えて、出力電圧Ｖout のフ
ィードバック信号であるＶfbおよび電流検出回路２４に
よって検出されたコイル電流値を受信し、それら信号に
従ってｐ−ＭＯＳトランジスタ２８およびｎ−ＭＯＳト
ランジスタ２９を制御するための信号を出力する。

【００３６】駆動回路２５は、上述したレベル変換回路
であり、既述のように、制御ロジック回路２３から入力
される制御信号に基づいて、ｐ−ＭＯＳトランジスタ２
８とｎ−ＭＯＳトランジスタ２９とが交互にオン／オフ
状態となるように駆動する。本発明は、この駆動におけ
る消費電流を低減し、高速且つ確実に動作させるように
したものである。

【００３７】図５に示すＤＣ−ＤＣコンバータのｐ−Ｍ
ＯＳトランジスタ２８およびｎ−ＭＯＳトランジスタ２
９は、上記駆動信号によって駆動され、そのオン／オフ
状態に従ってコイル電流が生成される。このコイル電流
はランプ波形をしており、コンデンサＣによってリップ
ルが抑えられて安定した電圧として出力端子１２から出
力される。

【００３８】

【発明の効果】以上説明したように、本発明によれば、
ＥＣＬ出力信号のＣＭＯＳ又はＴＴＬ出力レベルへ変換
する出力レベル変換回路において、少ない定電流源を用
い簡単な構成の駆動回路によりｐ−ＭＯＳトランジスタ
及びｎ−ＭＯＳトランジスタを駆動するので、消費電流
が低減し回路面積が縮小する。また、同一の消費電流で
は従来よりも高速に動作することが可能となる。

【図面の簡単な説明】

【図１】一実施例の出力レベル変換回路の構成を示す図
である。

【図２】出力レベル変換回路の動作を示すタイミングチ
ャートである。

【図３】出力レベル変換回路の他の実施例の構成を示す
図である。

【図４】従来の出力レベル変換回路の構成を示す図であ
る。

【図５】レベル変換回路が組込まれて使用されるＤＣ／
ＤＣコンバータの全体構成図である。

【符号の説明】

ＶCC 電源電位ＧＮＤ接地電位Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ
９、Ｑ１０バイポーラトランジスタＲ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６抵抗Ｍ１、Ｍ３ｐ−ＭＯＳトランジスタＭ２、Ｍ４ｎ−ＭＯＳトランジスタ１１ａ、１１ｂ、２１ａ、２１ｂ入力端子Ｖａ、Ｖｂ入力信号電圧Ｉ１、Ｉ２、Ｑ７×α、Ｑ１０×β 定電流源ｉ１、ｉ２、ｉ３、ｉ４、ｉ５定電流１２、１３、１４、１５、２２、２３、２４、２５、２
６、２７接続点Ｖ１、Ｖ５信号電圧Ｖ２、Ｖ３、Ｖ６、Ｖ７ゲート電圧１６、２８出力端子

Claims

【特許請求の範囲】

【請求項１】ＥＣＬレベルの信号出力を入力する入力
端子にバイポーラトランジスタを介してｐ−ＭＯＳトラ
ンジスタのゲートを接続すると共に該ｐ−ＭＯＳトラン
ジスタのゲートに抵抗を介してｎ−ＭＯＳトランジスタ
のゲート及び定電流源を接続して前記ｐ−ＭＯＳトラン
ジスタのドレインと前記ｎ−ＭＯＳトランジスタのドレ
インの接続点からＣＭＯＳレベル又はＴＴＬレベルの出
力を行うことを特徴とする出力レベル変換回路。