JPH08288742A - 時計用水晶発振回路 - Google Patents
時計用水晶発振回路Info
- Publication number
- JPH08288742A JPH08288742A JP8894195A JP8894195A JPH08288742A JP H08288742 A JPH08288742 A JP H08288742A JP 8894195 A JP8894195 A JP 8894195A JP 8894195 A JP8894195 A JP 8894195A JP H08288742 A JPH08288742 A JP H08288742A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- circuit
- oscillation
- switch element
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【構成】 水晶振動子１０１と、負荷回路の一部である
発振用インバータ１０２と、入力側コンデンサ１０３
と、出力側コンデンサ１０６と、安定化抵抗１０５と、
帰還抵抗用ＭＯＳトランジスタ１０４と、第１のスイッ
チ素子１０８と、第２のスイッチ素子１０９と、２つの
レギュレーション電位を出力するレギュレータ回路１０
７とを有することを特徴とする時計用水晶発振回路。 【効果】 発振起動時と発振安定時とで、負荷回路の一
部である発振用インバータと帰還抵抗用ＭＯＳトランジ
スタとの出力インピーダンスのバランスを揃えることが
でき、発振起動時の消費電力を下げ、低消費電力でかつ
安定して発振する時計用発振回路を提供することができ
る。
発振用インバータ１０２と、入力側コンデンサ１０３
と、出力側コンデンサ１０６と、安定化抵抗１０５と、
帰還抵抗用ＭＯＳトランジスタ１０４と、第１のスイッ
チ素子１０８と、第２のスイッチ素子１０９と、２つの
レギュレーション電位を出力するレギュレータ回路１０
７とを有することを特徴とする時計用水晶発振回路。 【効果】 発振起動時と発振安定時とで、負荷回路の一
部である発振用インバータと帰還抵抗用ＭＯＳトランジ
スタとの出力インピーダンスのバランスを揃えることが
でき、発振起動時の消費電力を下げ、低消費電力でかつ
安定して発振する時計用発振回路を提供することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、時計用半導体集積回路
に関し、特に、時計用半導体集積回路に用いる時計用水
晶発振回路に関する。
に関し、特に、時計用半導体集積回路に用いる時計用水
晶発振回路に関する。
【０００２】
【従来の技術】図３は従来例の時計用半導体集積回路に
用いる時計用水晶発振回路の構成を示す回路図である。
水晶振動子３０１の一端は、発振用インバータ３０２の
入力と、接地電位に接続する入力側コンデンサ３０３
と、帰還抵抗用ＭＯＳトランジスタ３０４の一端に接続
している。
用いる時計用水晶発振回路の構成を示す回路図である。
水晶振動子３０１の一端は、発振用インバータ３０２の
入力と、接地電位に接続する入力側コンデンサ３０３
と、帰還抵抗用ＭＯＳトランジスタ３０４の一端に接続
している。
【０００３】また、水晶振動子３０１の他端は、接地電
位に接続する出力側コンデンサ３０６と、安定化抵抗３
０５を介して発振用インバータ３０２の出力と、帰還抵
抗用ＭＯＳトランジスタ３０４の他端とに接続し、帰還
抵抗用ＭＯＳトランジスタ３０４のＮチャネルＭＯＳト
ランジスタのゲートは接地電位に接続し、帰還抵抗用Ｍ
ＯＳトランジスタ１０４のＰチャネルＭＯＳトランジス
タのゲートはレギュレータ回路３０７のレギュレーショ
ン電位が接続している。
位に接続する出力側コンデンサ３０６と、安定化抵抗３
０５を介して発振用インバータ３０２の出力と、帰還抵
抗用ＭＯＳトランジスタ３０４の他端とに接続し、帰還
抵抗用ＭＯＳトランジスタ３０４のＮチャネルＭＯＳト
ランジスタのゲートは接地電位に接続し、帰還抵抗用Ｍ
ＯＳトランジスタ１０４のＰチャネルＭＯＳトランジス
タのゲートはレギュレータ回路３０７のレギュレーショ
ン電位が接続している。
【０００４】図４は図３に示す従来例の時計用水晶発振
回路を構成するレギュレータ回路の構成を示す回路図で
ある。
回路を構成するレギュレータ回路の構成を示す回路図で
ある。
【０００５】図４に示すレギュレータ回路は、基準電圧
発生器４０１と、差動増幅器４０２と、直列に接続する
ＮチャネルＭＯＳトランジスタ４０３、４０５、４０６
と、ＮチャネルＭＯＳトランジスタ４０３に並列に接続
するＮチャネルＭＯＳトランジスタ４０８と、Ｐチャネ
ルＭＯＳトランジスタ４０７とで構成している。
発生器４０１と、差動増幅器４０２と、直列に接続する
ＮチャネルＭＯＳトランジスタ４０３、４０５、４０６
と、ＮチャネルＭＯＳトランジスタ４０３に並列に接続
するＮチャネルＭＯＳトランジスタ４０８と、Ｐチャネ
ルＭＯＳトランジスタ４０７とで構成している。
【０００６】基準電圧発生器４０１の出力は、差動増幅
器４０２の非反転入力とＰチャネルＭＯＳトランジスタ
４０７のゲートとに接続し、差動増幅器４０２の出力
は、ＮチャネルＭＯＳトランジスタ４０３のゲートに接
続している。
器４０２の非反転入力とＰチャネルＭＯＳトランジスタ
４０７のゲートとに接続し、差動増幅器４０２の出力
は、ＮチャネルＭＯＳトランジスタ４０３のゲートに接
続している。
【０００７】ＮチャネルＭＯＳトランジスタ４０３とＮ
チャネルＭＯＳトランジスタ４０８とのソースは負の電
源電位に接続し、ＮチャネルＭＯＳトランジスタ４０３
のドレインはレギュレーション電位として、Ｎチャネル
ＭＯＳトランジスタ４０８のドレインと、ＮチャネルＭ
ＯＳトランジスタ４０５のソースと、負荷回路４０４の
負の電源端子と、帰還抵抗用ＭＯＳトランジスタ４０９
（図３に示す帰還抵抗用ＭＯＳトランジスタ３０４）の
ＰチャネルＭＯＳトランジスタのゲートとに接続してい
る。
チャネルＭＯＳトランジスタ４０８とのソースは負の電
源電位に接続し、ＮチャネルＭＯＳトランジスタ４０３
のドレインはレギュレーション電位として、Ｎチャネル
ＭＯＳトランジスタ４０８のドレインと、ＮチャネルＭ
ＯＳトランジスタ４０５のソースと、負荷回路４０４の
負の電源端子と、帰還抵抗用ＭＯＳトランジスタ４０９
（図３に示す帰還抵抗用ＭＯＳトランジスタ３０４）の
ＰチャネルＭＯＳトランジスタのゲートとに接続してい
る。
【０００８】また、ＮチャネルＭＯＳトランジスタ４０
５のドレインは、ＮチャネルＭＯＳトランジスタ４０５
のゲートと、ＮチャネルＭＯＳトランジスタ４０６のソ
ースとに接続し、ＮチャネルＭＯＳトランジスタ４０６
のドレインは、ＮチャネルＭＯＳトランジスタ４０６の
ゲートと、ＰチャネルＭＯＳトランジスタ４０７のドレ
インと、差動増幅器４０２の反転入力に接続し、Ｐチャ
ネルＭＯＳトランジスタ４０７のソースは接地電位に接
続している。
５のドレインは、ＮチャネルＭＯＳトランジスタ４０５
のゲートと、ＮチャネルＭＯＳトランジスタ４０６のソ
ースとに接続し、ＮチャネルＭＯＳトランジスタ４０６
のドレインは、ＮチャネルＭＯＳトランジスタ４０６の
ゲートと、ＰチャネルＭＯＳトランジスタ４０７のドレ
インと、差動増幅器４０２の反転入力に接続し、Ｐチャ
ネルＭＯＳトランジスタ４０７のソースは接地電位に接
続している。
【０００９】ＮチャネルＭＯＳトランジスタ４０８のゲ
ートは時計回路を構成するコントロール回路（図示せ
ず）の出力が接続している。また、図３に示す発振用イ
ンバータ３０２は負荷回路４０４の一部でありレギュレ
ーション電位が発振用インバータ３０２の負の電源端子
に接続している。
ートは時計回路を構成するコントロール回路（図示せ
ず）の出力が接続している。また、図３に示す発振用イ
ンバータ３０２は負荷回路４０４の一部でありレギュレ
ーション電位が発振用インバータ３０２の負の電源端子
に接続している。
【００１０】図３と図４とを用いて従来例の時計用水晶
発振回路の動作を以下に説明する。時計回路に電源を投
入するとコントロール回路の出力は接地電位を出力し、
負荷回路４０４の負の電源端子と、帰還抵抗用ＭＯＳト
ランジスタ４０９のＰチャネルＭＯＳトランジスタのゲ
ートとに負の電源電位を出力する。
発振回路の動作を以下に説明する。時計回路に電源を投
入するとコントロール回路の出力は接地電位を出力し、
負荷回路４０４の負の電源端子と、帰還抵抗用ＭＯＳト
ランジスタ４０９のＰチャネルＭＯＳトランジスタのゲ
ートとに負の電源電位を出力する。
【００１１】負荷回路４０４の負の電源端子と帰還抵抗
用ＭＯＳトランジスタ４０９のＰチャネルＭＯＳトラン
ジスタのゲートとに負の電源電位を印加すると、負荷回
路４０４の一部である発振用インバータ３０２の出力イ
ンピーダンスと帰還抵抗用ＭＯＳトランジスタ４０９の
出力インピーダンスとは低インピーダンスとなり、時計
用水晶発振回路は発振を開始する。
用ＭＯＳトランジスタ４０９のＰチャネルＭＯＳトラン
ジスタのゲートとに負の電源電位を印加すると、負荷回
路４０４の一部である発振用インバータ３０２の出力イ
ンピーダンスと帰還抵抗用ＭＯＳトランジスタ４０９の
出力インピーダンスとは低インピーダンスとなり、時計
用水晶発振回路は発振を開始する。
【００１２】時計回路は時計用水晶発振回路が発振する
とのコントロール回路の出力を負の電源電位にして、負
荷回路４０４の負の電源端子と、帰還抵抗用ＭＯＳトラ
ンジスタ４０９のＰチャネルＭＯＳトランジスタのゲー
トとにレギュレーション電位を出力する。
とのコントロール回路の出力を負の電源電位にして、負
荷回路４０４の負の電源端子と、帰還抵抗用ＭＯＳトラ
ンジスタ４０９のＰチャネルＭＯＳトランジスタのゲー
トとにレギュレーション電位を出力する。
【００１３】すると、負荷回路４０４の一部である発振
用インバータ３０２の出力インピーダンスと帰還抵抗用
ＭＯＳトランジスタ４０９の出力インピーダンスとは、
高インピーダンスとなり、時計用水晶発振回路の消費電
力を下げ、また負荷回路４０４の消費電力も下げる。
用インバータ３０２の出力インピーダンスと帰還抵抗用
ＭＯＳトランジスタ４０９の出力インピーダンスとは、
高インピーダンスとなり、時計用水晶発振回路の消費電
力を下げ、また負荷回路４０４の消費電力も下げる。
【００１４】
【発明が解決しようとする課題】しかし、従来例の時計
用発振回路は、レギュレーション回路がレギュレーショ
ン電位を出力している時に低消費電力でかつ安定して発
振するように設計されているため、発振起動時には、負
荷回路４０４の一部である発振用インバータ３０２と帰
還抵抗用ＭＯＳトランジスタ４０９との出力インピーダ
ンスが、低インピーダンスになり消費電力も大きくなる
という課題がある。
用発振回路は、レギュレーション回路がレギュレーショ
ン電位を出力している時に低消費電力でかつ安定して発
振するように設計されているため、発振起動時には、負
荷回路４０４の一部である発振用インバータ３０２と帰
還抵抗用ＭＯＳトランジスタ４０９との出力インピーダ
ンスが、低インピーダンスになり消費電力も大きくなる
という課題がある。
【００１５】また、発振起動時と発振安定時とでは、負
荷回路４０４の一部である発振用インバータ３０２と帰
還抵抗用ＭＯＳトランジスタ４０９との出力インピーダ
ンスが、大きく異なるため、発振起動時の発振が安定し
にくいという課題がある。
荷回路４０４の一部である発振用インバータ３０２と帰
還抵抗用ＭＯＳトランジスタ４０９との出力インピーダ
ンスが、大きく異なるため、発振起動時の発振が安定し
にくいという課題がある。
【００１６】したがって、本発明の目的は発振起動時の
消費電力を下げ、低消費電力でかつ安定して発振する時
計用発振回路を提供することにある。
消費電力を下げ、低消費電力でかつ安定して発振する時
計用発振回路を提供することにある。
【００１７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の時計用水晶発振回路は、水晶振動子と、負
荷回路の一部である発振用インバータと、入力側コンデ
ンサと、出力側コンデンサと、安定化抵抗と、帰還抵抗
用ＭＯＳトランジスタと、第１のスイッチ素子と、第２
のスイッチ素子と、２つのレギュレーション電位を出力
するレギュレータ回路とを有し、２つのレギュレーショ
ン電位は負の高レギュレーション電位と負の低レギュレ
ーション電位とでありに、負の高レギュレーション電位
は第２のスイッチ素子の一端に接続し、負の低レギュレ
ーション電位は第１のスイッチ素子の一端に接続し、第
１のスイッチ素子と第２のスイッチ素子との制御端子は
コントロール回路の出力に接続し、第１のスイッチ素子
と第２のスイッチ素子との他端は帰還抵抗用ＭＯＳトラ
ンジスタのゲートに接続し、コントロール回路の出力に
より、第１のスイッチ素子と第２のスイッチ素子とのど
ちらかが導通することを特徴とする。
に、本発明の時計用水晶発振回路は、水晶振動子と、負
荷回路の一部である発振用インバータと、入力側コンデ
ンサと、出力側コンデンサと、安定化抵抗と、帰還抵抗
用ＭＯＳトランジスタと、第１のスイッチ素子と、第２
のスイッチ素子と、２つのレギュレーション電位を出力
するレギュレータ回路とを有し、２つのレギュレーショ
ン電位は負の高レギュレーション電位と負の低レギュレ
ーション電位とでありに、負の高レギュレーション電位
は第２のスイッチ素子の一端に接続し、負の低レギュレ
ーション電位は第１のスイッチ素子の一端に接続し、第
１のスイッチ素子と第２のスイッチ素子との制御端子は
コントロール回路の出力に接続し、第１のスイッチ素子
と第２のスイッチ素子との他端は帰還抵抗用ＭＯＳトラ
ンジスタのゲートに接続し、コントロール回路の出力に
より、第１のスイッチ素子と第２のスイッチ素子とのど
ちらかが導通することを特徴とする。
【００１８】
【作用】電源投入時には、コントロール信号によって第
１のスイッチ素子を導通にし、負の低レギュレーション
電位を帰還抵抗用ＭＯＳトランジスタのゲートに供給
し、帰還抵抗用ＭＯＳトランジスタを高インピーダンス
にし、負の電源電位を負荷回路に供給することで、負荷
回路の一部である発振用インバータを低インピーダンス
にする。
１のスイッチ素子を導通にし、負の低レギュレーション
電位を帰還抵抗用ＭＯＳトランジスタのゲートに供給
し、帰還抵抗用ＭＯＳトランジスタを高インピーダンス
にし、負の電源電位を負荷回路に供給することで、負荷
回路の一部である発振用インバータを低インピーダンス
にする。
【００１９】また、時計用水晶発振回路が発振すると、
コントロール信号によって第２のスイッチ素子を導通に
し、負の高レギュレーション電位を帰還抵抗用ＭＯＳト
ランジスタのゲートに供給し、帰還抵抗用ＭＯＳトラン
ジスタを低インピーダンスにし、負の高レギュレーショ
ン電位を負荷回路に供給することで、負荷回路の一部で
ある発振用インバータを高インピーダンスにする。
コントロール信号によって第２のスイッチ素子を導通に
し、負の高レギュレーション電位を帰還抵抗用ＭＯＳト
ランジスタのゲートに供給し、帰還抵抗用ＭＯＳトラン
ジスタを低インピーダンスにし、負の高レギュレーショ
ン電位を負荷回路に供給することで、負荷回路の一部で
ある発振用インバータを高インピーダンスにする。
【００２０】上記記載の内容から明らかなように、発振
起動時と発振安定時とで、負荷回路の一部である発振用
インバータと帰還抵抗用ＭＯＳトランジスタとの出力イ
ンピーダンスのバランスを揃えることができ、発振起動
時の消費電力を下げ、低消費電力でかつ安定して発振す
る時計用発振回路を提供することができる。
起動時と発振安定時とで、負荷回路の一部である発振用
インバータと帰還抵抗用ＭＯＳトランジスタとの出力イ
ンピーダンスのバランスを揃えることができ、発振起動
時の消費電力を下げ、低消費電力でかつ安定して発振す
る時計用発振回路を提供することができる。
【００２１】
【実施例】図１は、本発明の実施例における時計用半導
体集積回路に用いる時計用水晶発振回路の構成を示す回
路図である。水晶振動子１０１の一端は、発振用インバ
ータ１０２の入力と、接地電位に接続する入力側コンデ
ンサ１０３と、帰還抵抗用ＭＯＳトランジスタ１０４の
一端とに接続している。
体集積回路に用いる時計用水晶発振回路の構成を示す回
路図である。水晶振動子１０１の一端は、発振用インバ
ータ１０２の入力と、接地電位に接続する入力側コンデ
ンサ１０３と、帰還抵抗用ＭＯＳトランジスタ１０４の
一端とに接続している。
【００２２】また、水晶振動子１０１の他端は、接地電
位に接続する出力側コンデンサ１０６と、安定化抵抗１
０５を介して発振用インバータ１０２の出力と、帰還抵
抗用ＭＯＳトランジスタ１０４の他端とに接続してい
る。
位に接続する出力側コンデンサ１０６と、安定化抵抗１
０５を介して発振用インバータ１０２の出力と、帰還抵
抗用ＭＯＳトランジスタ１０４の他端とに接続してい
る。
【００２３】また、帰還抵抗用ＭＯＳトランジスタ１０
４のＮチャネルＭＯＳトランジスタのゲートは接地電位
に接続し、帰還抵抗用ＭＯＳトランジスタ１０４のＰチ
ャネルＭＯＳトランジスタのゲートは第１のスイッチ素
子１０８と第２のスイッチ素子１０９との一端に接続し
ている。
４のＮチャネルＭＯＳトランジスタのゲートは接地電位
に接続し、帰還抵抗用ＭＯＳトランジスタ１０４のＰチ
ャネルＭＯＳトランジスタのゲートは第１のスイッチ素
子１０８と第２のスイッチ素子１０９との一端に接続し
ている。
【００２４】さらに、第１のスイッチ素子１０８の他端
はレギュレータ回路１０７の負の低レギュレーション電
位出力端子に接続し、第２のスイッチ素子１０９の他端
はレギュレータ回路１０７の負の高レギュレーション電
位出力端子に接続している。
はレギュレータ回路１０７の負の低レギュレーション電
位出力端子に接続し、第２のスイッチ素子１０９の他端
はレギュレータ回路１０７の負の高レギュレーション電
位出力端子に接続している。
【００２５】図２は図１に示す本発明の時計用水晶発振
回路を構成するレギュレータ回路の構成を示す回路図で
ある。
回路を構成するレギュレータ回路の構成を示す回路図で
ある。
【００２６】図２に示すレギュレータ回路は、基準電圧
発生器２０１と、差動増幅器２０２と、直列に接続する
ＮチャネルＭＯＳトランジスタ２０３、２０５、２０６
と、ＮチャネルＭＯＳトランジスタ２０３に並列に接続
するＮチャネルＭＯＳトランジスタ２０８と、Ｐチャネ
ルＭＯＳトランジスタ２０７とで構成している。
発生器２０１と、差動増幅器２０２と、直列に接続する
ＮチャネルＭＯＳトランジスタ２０３、２０５、２０６
と、ＮチャネルＭＯＳトランジスタ２０３に並列に接続
するＮチャネルＭＯＳトランジスタ２０８と、Ｐチャネ
ルＭＯＳトランジスタ２０７とで構成している。
【００２７】基準電圧発生器２０１の出力は、差動増幅
器２０２の非反転入力とＰチャネルＭＯＳトランジスタ
２０７のゲートとに接続し、差動増幅器２０２の出力
は、ＮチャネルＭＯＳトランジスタ２０３のゲートに接
続している。
器２０２の非反転入力とＰチャネルＭＯＳトランジスタ
２０７のゲートとに接続し、差動増幅器２０２の出力
は、ＮチャネルＭＯＳトランジスタ２０３のゲートに接
続している。
【００２８】また、ＮチャネルＭＯＳトランジスタ２０
３とＮチャネルＭＯＳトランジスタ２０８とのソースは
負の電源電位に接続し、ＮチャネルＭＯＳトランジスタ
２０３のドレインは負の高レギュレーション電位を、Ｎ
チャネルＭＯＳトランジスタ２０８のドレインと、Ｎチ
ャネルＭＯＳトランジスタ２０５のソースと、負荷回路
２０４の負の電源端子と、第２のスイッチング素子（図
１に示す第２のスイッチング素子１０９）であるＰチャ
ネルＭＯＳトランジスタ２１１の一端とに接続してい
る。
３とＮチャネルＭＯＳトランジスタ２０８とのソースは
負の電源電位に接続し、ＮチャネルＭＯＳトランジスタ
２０３のドレインは負の高レギュレーション電位を、Ｎ
チャネルＭＯＳトランジスタ２０８のドレインと、Ｎチ
ャネルＭＯＳトランジスタ２０５のソースと、負荷回路
２０４の負の電源端子と、第２のスイッチング素子（図
１に示す第２のスイッチング素子１０９）であるＰチャ
ネルＭＯＳトランジスタ２１１の一端とに接続してい
る。
【００２９】また、ＮチャネルＭＯＳトランジスタ２０
５のドレインは負の低レギュレーション電位を、Ｎチャ
ネルＭＯＳトランジスタ２０５のゲートと、Ｎチャネル
ＭＯＳトランジスタ２０６のソースと、第１のスイッチ
ング素子（図１に示す第１のスイッチング素子１０８）
であるＮチャネルＭＯＳトランジスタ２１０の一端とに
接続している。
５のドレインは負の低レギュレーション電位を、Ｎチャ
ネルＭＯＳトランジスタ２０５のゲートと、Ｎチャネル
ＭＯＳトランジスタ２０６のソースと、第１のスイッチ
ング素子（図１に示す第１のスイッチング素子１０８）
であるＮチャネルＭＯＳトランジスタ２１０の一端とに
接続している。
【００３０】また、ＮチャネルＭＯＳトランジスタ２０
６のドレインは、ＮチャネルＭＯＳトランジスタ２０６
のゲートと、ＰチャネルＭＯＳトランジスタ２０７のド
レインと、差動増幅器２０２の反転入力に接続し、Ｐチ
ャネルＭＯＳトランジスタ２０７のソースは接地電位に
接続している。
６のドレインは、ＮチャネルＭＯＳトランジスタ２０６
のゲートと、ＰチャネルＭＯＳトランジスタ２０７のド
レインと、差動増幅器２０２の反転入力に接続し、Ｐチ
ャネルＭＯＳトランジスタ２０７のソースは接地電位に
接続している。
【００３１】また、ＮチャネルＭＯＳトランジスタ２１
０とＰチャネルＭＯＳトランジスタ２１１との他端は、
帰還抵抗用ＭＯＳトランジスタ２０９（図１に示す帰還
抵抗用ＭＯＳトランジスタ１０４）のＰチャネルＭＯＳ
トランジスタのゲートに接続している。
０とＰチャネルＭＯＳトランジスタ２１１との他端は、
帰還抵抗用ＭＯＳトランジスタ２０９（図１に示す帰還
抵抗用ＭＯＳトランジスタ１０４）のＰチャネルＭＯＳ
トランジスタのゲートに接続している。
【００３２】さらに、ＮチャネルＭＯＳトランジスタ２
０８とＮチャネルＭＯＳトランジスタ２１０とＰチャネ
ルＭＯＳトランジスタ２１１とのゲートは時計回路を構
成するコントロール回路（図示せず）の出力が接続して
いる。
０８とＮチャネルＭＯＳトランジスタ２１０とＰチャネ
ルＭＯＳトランジスタ２１１とのゲートは時計回路を構
成するコントロール回路（図示せず）の出力が接続して
いる。
【００３３】図１と図２とを用いて本発明の時計用水晶
発振回路の動作を以下に説明する。時計回路に電源を投
入するとコントロール回路の出力は接地電位を出力し、
ＮチャネルＭＯＳトランジスタ２０８とＮチャネルＭＯ
Ｓトランジスタ２１０とを導通し、ＰチャネルＭＯＳト
ランジスタ２１１を非導通にする。
発振回路の動作を以下に説明する。時計回路に電源を投
入するとコントロール回路の出力は接地電位を出力し、
ＮチャネルＭＯＳトランジスタ２０８とＮチャネルＭＯ
Ｓトランジスタ２１０とを導通し、ＰチャネルＭＯＳト
ランジスタ２１１を非導通にする。
【００３４】すると、負荷回路２０４の負の電源端子に
は、負の電源電位を供給し、帰還抵抗用ＭＯＳトランジ
スタ２０９のＰチャネルＭＯＳトランジスタのゲートに
は、負の低レギュレーション電位を帰還抵抗用ＭＯＳト
ランジスタ２０９のＰチャネルＭＯＳトランジスタのゲ
ートに出力する。
は、負の電源電位を供給し、帰還抵抗用ＭＯＳトランジ
スタ２０９のＰチャネルＭＯＳトランジスタのゲートに
は、負の低レギュレーション電位を帰還抵抗用ＭＯＳト
ランジスタ２０９のＰチャネルＭＯＳトランジスタのゲ
ートに出力する。
【００３５】負荷回路２０４の負の電源端子に負の電源
電位を供給すると、負荷回路２０４の一部である発振用
インバータ１０２は低インピーダンスになり、帰還抵抗
用ＭＯＳトランジスタ２０９のＰチャネルＭＯＳトラン
ジスタのゲートに負の低レギュレーション電位を供給す
ると、帰還抵抗用ＭＯＳトランジスタ２０９は高インピ
ーダンスとなり、発振を開始する。
電位を供給すると、負荷回路２０４の一部である発振用
インバータ１０２は低インピーダンスになり、帰還抵抗
用ＭＯＳトランジスタ２０９のＰチャネルＭＯＳトラン
ジスタのゲートに負の低レギュレーション電位を供給す
ると、帰還抵抗用ＭＯＳトランジスタ２０９は高インピ
ーダンスとなり、発振を開始する。
【００３６】時計回路は時計用水晶発振回路が発振する
と、コントロール回路の出力を負の電源電位にして、Ｎ
チャネルＭＯＳトランジスタ２０８とＮチャネルＭＯＳ
トランジスタ２１０とを非導通し、ＰチャネルＭＯＳト
ランジスタ２１１を導通にする。
と、コントロール回路の出力を負の電源電位にして、Ｎ
チャネルＭＯＳトランジスタ２０８とＮチャネルＭＯＳ
トランジスタ２１０とを非導通し、ＰチャネルＭＯＳト
ランジスタ２１１を導通にする。
【００３７】すると、負荷回路２０４の負の電源端子と
帰還抵抗用ＭＯＳトランジスタ２０９のＰチャネルＭＯ
Ｓトランジスタのゲートとには、負の高レギュレーショ
ン電位を供給する。
帰還抵抗用ＭＯＳトランジスタ２０９のＰチャネルＭＯ
Ｓトランジスタのゲートとには、負の高レギュレーショ
ン電位を供給する。
【００３８】負荷回路２０４の負の電源端子に負の高レ
ギュレーション電位を供給すると、負荷回路２０４の一
部である発振用インバータ１０２は負の電源電位に対し
て高インピーダンスになり、帰還抵抗用ＭＯＳトランジ
スタ２０９のＰチャネルＭＯＳトランジスタのゲートに
負の高レギュレーション電位を供給すると、帰還抵抗用
ＭＯＳトランジスタ２０９は負の低レギュレーション電
位に対して高インピーダンスとなり、発振を継続する。
ギュレーション電位を供給すると、負荷回路２０４の一
部である発振用インバータ１０２は負の電源電位に対し
て高インピーダンスになり、帰還抵抗用ＭＯＳトランジ
スタ２０９のＰチャネルＭＯＳトランジスタのゲートに
負の高レギュレーション電位を供給すると、帰還抵抗用
ＭＯＳトランジスタ２０９は負の低レギュレーション電
位に対して高インピーダンスとなり、発振を継続する。
【００３９】
【発明の効果】以上の説明で明らかなように、本発明の
時計用水晶発振器は、発振起動時と発振安定時とで、負
荷回路の一部である発振用インバータと帰還抵抗用ＭＯ
Ｓトランジスタとの出力インピーダンスのバランスを揃
えることができ、発振起動時の消費電力を下げ、低消費
電力でかつ安定して発振する時計用発振回路を提供する
ことができる。
時計用水晶発振器は、発振起動時と発振安定時とで、負
荷回路の一部である発振用インバータと帰還抵抗用ＭＯ
Ｓトランジスタとの出力インピーダンスのバランスを揃
えることができ、発振起動時の消費電力を下げ、低消費
電力でかつ安定して発振する時計用発振回路を提供する
ことができる。
【図１】本発明の実施例における時計用半導体集積回路
に用いる時計用水晶発振回路の構成を示す回路図であ
る。
に用いる時計用水晶発振回路の構成を示す回路図であ
る。
【図２】本発明の時計用水晶発振回路を構成するレギュ
レータ回路の構成を示す回路図である。
レータ回路の構成を示す回路図である。
【図３】従来例の時計用半導体集積回路に用いる時計用
水晶発振回路の構成を示す回路図である。
水晶発振回路の構成を示す回路図である。
【図４】従来例の時計用水晶発振回路を構成するレギュ
レータ回路の構成を示す回路図である。
レータ回路の構成を示す回路図である。
１０１ 水晶振動子 １０２ 発振用インバータ １０３ 入力側コンデンサ １０４ 帰還抵抗用ＭＯＳトランジスタ １０５ 安定化抵抗 １０６ 出力側コンデンサ １０７ レギュレータ回路 １０８ 第１のスイッチ素子 １０９ 第２のスイッチ素子
Claims (2)
- 【請求項１】 水晶振動子と、負荷回路の一部である発
振用インバータと、入力側コンデンサと、出力側コンデ
ンサと、安定化抵抗と、帰還抵抗用ＭＯＳトランジスタ
と、第１のスイッチ素子と、第２のスイッチ素子と、２
つのレギュレーション電位を出力するレギュレータ回路
とを有し、２つのレギュレーション電位には第１のスイ
ッチ素子と第２のスイッチ素子との一端を接続し、第１
のスイッチ素子と第２のスイッチ素子との他端は帰還抵
抗用ＭＯＳトランジスタのゲートに接続することを特徴
とする時計用水晶発振回路。 - 【請求項２】 水晶振動子と、負荷回路の一部である発
振用インバータと、入力側コンデンサと、出力側コンデ
ンサと、安定化抵抗と、帰還抵抗用ＭＯＳトランジスタ
と、第１のスイッチ素子と、第２のスイッチ素子と、２
つのレギュレーション電位を出力するレギュレータ回路
とを有し、２つのレギュレーション電位は負の高レギュ
レーション電位と負の低レギュレーション電位とであり
に、負の高レギュレーション電位は第２のスイッチ素子
の一端に接続し、負の低レギュレーション電位は第１の
スイッチ素子の一端に接続し、第１のスイッチ素子と第
２のスイッチ素子との制御端子はコントロール回路の出
力に接続し、第１のスイッチ素子と第２のスイッチ素子
との他端は帰還抵抗用ＭＯＳトランジスタのゲートに接
続し、コントロール回路の出力により、第１のスイッチ
素子と第２のスイッチ素子とのどちらかが導通すること
を特徴とする時計用水晶発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8894195A JPH08288742A (ja) | 1995-04-14 | 1995-04-14 | 時計用水晶発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8894195A JPH08288742A (ja) | 1995-04-14 | 1995-04-14 | 時計用水晶発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288742A true JPH08288742A (ja) | 1996-11-01 |
Family
ID=13956916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8894195A Pending JPH08288742A (ja) | 1995-04-14 | 1995-04-14 | 時計用水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288742A (ja) |
-
1995
- 1995-04-14 JP JP8894195A patent/JPH08288742A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0936736B1 (en) | Delay elements arranged for a signal controlled oscillator | |
| CN111817667B (zh) | 一种快速起振的晶体振荡电路及起振方法 | |
| JPS643361B2 (ja) | ||
| JPS6242283B2 (ja) | ||
| EP0851323B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
| US3959744A (en) | CMOS oscillator having bias circuit outside oscillator feedback loop | |
| JPH01161906A (ja) | 発振回路 | |
| KR100239105B1 (ko) | 전압 레벨 시프팅 회로를 갖는 저 전압, 저 전력 발진기 | |
| JPH11298248A (ja) | 発振回路 | |
| JP2001274627A (ja) | 水晶発振器 | |
| JPH08288742A (ja) | 時計用水晶発振回路 | |
| JPH11127032A (ja) | 発振回路 | |
| JPH0983344A (ja) | インバータ回路 | |
| US11876486B1 (en) | Low power crystal oscillator | |
| JP3255581B2 (ja) | 発振回路 | |
| JPH06120732A (ja) | 発振回路 | |
| JPS59110209A (ja) | 相補形ｍｏｓ半導体集積回路 | |
| JP2000151280A (ja) | 半導体集積回路 | |
| JP2789424B2 (ja) | 発振用集積回路および発振回路 | |
| JPH09275318A (ja) | 時計用水晶発振回路 | |
| JPH10260275A (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| JPH03159582A (ja) | 圧電型振動子を用いる半導体集積回路 | |
| KR20010062082A (ko) | 전력 소비가 적고 단시간에 안정하게 되는 발진기 | |
| JPS63146503A (ja) | 発振回路 | |
| JP2000286638A (ja) | 発振バッファ装置 |