JPH03159582A - 圧電型振動子を用いる半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、発振周波数の安定度の良い水晶振動子やセラ
ミックス振動子などの圧電型振動子を用いる半導体集積
回路に関し、特に、圧電型振動子の発振開始電圧以下の
低電圧電源による付勢だけでも圧電型振動子及び内部回
路の正常動作を可能とする圧電型振動子を用いる半導体
集積回路に関する。

〔従来の技術］ 水晶振動子やセラミックス振動子などの圧電型振動子を
用いた水晶発振回路は発振周波数が非常に安定なことか
ら、半導体集積回路のクロック発生器として多用されて
いる。例えば水晶振動子を接続した水晶発振回路の周波
数安定度は１０−５以上である。従来、例えば４ビット
のＭＰＩＪ　（マイクロ・プロセッサ・ユニット）半導
体集積回路は、第１０図に示すように、一般的に固有周
波数３２．７６８ＫＨｚの水晶振動子１ａを外部接続し
た水晶発振回路ｌと、これから生成されたクロックを内
部システムクロックとして利用する中央処理回路等の内
部回路２とに大別され、通常１．１ｖ以上の電源電圧の
外部電源３でパワースイッチＳＷを介して集積回路に給
電し、水晶発振回路１及び内部回路２はこれらの動作が
充分可能の電源電圧レベルで付勢されることを要す。電
源電圧が投入されると、水晶発振回路１の発振が開始し
、その発振クロツクは内部システムクロックとして内部
回路２へ送出され、これにより所定の処理が実行される
。

〔発明が解決しようとする課題〕

しかしながら、水晶発振回路ｌの発振開始電圧値は、電
気的機械振動子である水晶振動子を用いる都合上、通常
１．１ｖ程度であるため、その開始電圧値以上の電源電
圧を持つ外部電源３の使用を余儀無くされていた。勿論
、水晶発振回路工以外のＣＲ発振回路などにおいては発
振開始電圧値が水晶発振回路１のそれに比して低いので
、１．１　ｖ以下の外部電源で駆動するＣＲ発振回路を
クロック発生回路として使用することも考えられるが、
ＣＲ発振回路自体の周波数安定度が水晶発振回路のそれ
よりも劣るので、マイクロ・プロセッサなどの高級なシ
ステムクロックが必要とされる半導体集積回路には不向
きである。また、半導体集積回路において中核的動作を
行う内部回路に対し充分な電源電圧を給電する必要があ
るので、１．１　ｖ以下の電源では各ゲートの闇値電圧
や論理振幅のノイズマージンの点で不充分であり、動作
信頼性モ乏しく、半導体製造プロセス上においても歩留
りが悪い。

そこで、本発明は、上記問題点を解決するものであり、
その課題は、まず低電圧の外部電源によりＣＲ発振回路
等の低電圧駆動型発振回路を発振させ、その発振クロッ
クを内部システムクロソクとして直接用いるのではなく
、外部電源電圧よりも高い内部電源電圧を賓圧生成さる
ための交流源ないしスイッチング制御信号として利用す
ることにより、水晶発振回路の発振開始電圧以下の低電
圧電源の給電だけでも、水晶発振回路の発振を可能とし
、しかも内部回路の支障のない動作も保障し得る圧電型
振動子を用いる半導体集積回路を提供することにある。

〔発明が解決しようとする課題〕

上記課硬を解決するために、第１（７）電圧値（例えば
１．ＩＶ）以上の電圧で動作する水晶振動子やセラ旦ツ
クス振動子などの圧電型振動子を外部接続すべき水晶発
振回路を有し、この水晶発振回路から出力される第１の
発振クロックを所定内部回路の内部システムクロックと
する圧電型振動子を用いる半導体集積回路において、本
発明の講じた第１の手段は、上記第１の電圧値に比して
低い第２の電圧値（例えば０．７Ｖ）以上の電圧で動作
するＣＲ発振回路などの低電圧駆動型発振回路と、この
低電圧駆動型発振回路から出力される第２の発振クロッ
クに基づいて上記第１の電圧値以上の昇圧電圧を生戒す
る逓倍整流回路などの昇圧回路とを設け、二〇昇圧電圧
を少なくとも上記水晶発振回路及び上記内部回路とに電
源電圧として給電するところにある。

上記第１の手段は本発明の基本的手段であるが、別に本
発明は以下のような改良手段を提供する。

即ち、第２の手段としては上記の構成に加えて、供給さ
れるクロック選択制御信号の如何で低電圧駆動型発振回
路から出力される第２の発振クロックと第１の発振クロ
ツクのいずれか一方を切換えて出力するクロック選択回
路と、上記水晶発振回路の発振有無を直接又は間接的に
検出して、無発振状態のときは前記クロツク選択制御信
号を第２の発振クロックの選択モードとし、発振状態の
ときは上記クロック選択制御信号を第１の発振クロック
の選択モードとすると共に前記低電圧駆動型発振回路の
発振を停止制御する水晶発振検出回路とを設け、上記ク
ロツク選択回路から出力される発振クロックが第１の発
振クロック又は第２の発振クロックに拘わらず、その発
振クロックに基づいて上記第１の電圧値以上の昇圧電圧
を生戒する昇圧回路としたものである。

また第３の手段としては、第２の手段に加えて、上記昇
圧電圧を定常電圧とする定電圧回路を設け、この定常電
圧を少なくとも上記水晶発振回路及び上記内部回路の電
源電圧として給電するものである。

〔作用〕

第１の手段によれば、第２の電圧値と第１の電圧値との
間の外部電源電圧を半導体集積回路に接続してこれを付
勢すると、まず圧電型振動子を有する水晶発振回路は無
発振状態であるが、低電圧駆動型発振回路の発振が開始
し、第２の発振クロックが昇圧回路へ送出される。そし
て昇圧回路が第１の電圧値以上の昇圧電圧を生成し、こ
の昇圧電圧が水晶発振回路と内部回路へ電源電圧として
供給される。このため水晶発振回路の発振が開始され、
第１の発振クロックが昇圧電圧で付勢された内部回路へ
供給され、内部回路が所定の動作を開始する。つまり圧
電型振動子を有する水晶発振回路の発振開始電圧以下の
電源電圧でも、当該水晶発振回路を支障なく発振させる
ことができ、しかも内部回路も充分な電源電圧で付勢さ
れているから、外部電源電圧が低電圧でありながら内部
回路の安定的な動作が保障される。

ところで、水晶発振回路が発振を開始した後においても
、低電圧駆動型発振回路の発振が継続する。この発振が
停止すると、昇圧電圧が消滅し、水晶発振電圧回路の発
振と内部回路の所要動作が停止してしまうが、低電圧駆
動型発振回路の発振クロックは内部システムクロックと
して利用されるのではなく、昇圧回路の交流源ないしス
イソチング制御信号としての意義を有している。一度水
晶発振回路が発振して第１の発振クロックが生成される
と、この第１の発振クロックは高品位の内部システムク
ロックとして内部回路へ供給され、内部回路における所
要信号を作成するタイミングや同期をとるために利用さ
れるが、エネルギ源たる意義は殆どない。

第１の手段において、低電圧駆動型発振回路を付勢する
低電圧の外部電源が電池であれば、第１の発振クロック
の生成後における低電圧駆動型発振回路の発振継続が無
効電力の消費を少なからずもたらす。また留意すべき点
としては、水晶振動子自体は固有振動数（基本振動数）
のほかにその奇数倍の周波数においてオーバートーン周
波数を有しているため、水晶発振回路と低電圧駆動型発
振回路の同時並列的な発振継続は予期せぬ周波数におい
て同調共振ないしノイズを惹起し、却って水晶発振回路
自体の優れた発振周波数安定度や電源電圧の安定性など
を阻害する虞れがある。

第２及び第３の手段においては、第１の発振クロックが
生戒されると、水晶発振検出回路がこの第１の発振クロ
ソクの発生を検知し、クロック選択回路に対し第１クロ
ックの選択モードたるクロソク選択制御信号を送出する
。これによりクロック選択回路は水晶発振検出回路から
の第１発振クロンクを受容してこれを昇圧回路へ送出す
る。これと共に水晶発振検出回路は発振停止制御信号を
低電圧駆動型発振回路へ送出し、この発振を停止させる
。つまり、水晶発振回路が発振すると、その第１の発振
クロソクが内部システムクロックとして内部回路へ供給
される共に、当該水晶発振回路及び内部回路の電源電圧
を創出すべき交流源ないしスイッチング制御信号として
昇圧回路にて利用されるから、初期時における電源電圧
の立ち上げのための低電圧駆動型発振回路の発振継続が
停止される。このため、上述の無効電力などの問題が解
消され、低電圧電池の長寿命化を図ることがきると共に
、水晶発振回路と低電圧駆動型発振回路の同時並列的な
発振継続が回避でき、高品位のクロツタを得ることがで
きる。

一般的に昇圧回路から出力される昇圧電圧にはリソブル
が含まれているため、第３の手段においては、この昇圧
電圧を一定電圧に維持する定電圧回路が付設され、この
定電圧が少なくとも水晶発振回路及び内部回路へ電源電
圧として給電されている。このため、第２手段に比して
水晶発振回路及び内部回路の動作安定性が高い。

［実施例］ 次に、本発明に係る圧電型振動子を用いる半導体集積回
路の実施例を添付図面に基づいて説明する。

一孫１ｔＪ組址一 第Ｉ図は本発明を４ビットＭＰＬＩ半導体集積回路に適
用した第ｌ実施例の概略をチップの外形と共に示すブロ
ソク図で、第２図は同実施例の回路構威を詳細に示す回
路図である。

この実施例における４ビッ｝ＭＰｔＪ半導体集積回路１
０は、水晶発振回路１、内部回路２、ＣＲ発振回路４、
及び２倍昇圧回路５とから概略構戒されている。

水晶発振回路ｌは外付けした固有振動数３２．　７６８
ＫＨｚの水晶振動子１ａを有し、後述する２倍昇圧回路
５から出力される昇圧電位Ｖエ　（負電位）を接地間と
の電源電圧として受容している。この水晶発振回路１か
ら生成される周波数３２．７６８ＫＨｚの発振クロック
ＣＬＩはＭＰＵの内部回路２へ内部システムクロックと
して提供される。この水晶発振回路１の回路構威は、第
２図に示す如く、インバータ１ｂと、これに並列接続し
た帰還抵抗Ｒ，Ｒ２と、帰還抵抗Ｒｚに並列で端子ａ，
ｂ間に接続した外付けの水晶振動子１ａ、水晶振動子１
ａのそれぞれ両極と接地間に介在する外付けのノイズ除
去用コンデンサＣ，，Ｃ２と、インバータｌｂの出力に
付加されたバンファ用インバータｌｃとから構成されて
いる。

ＣＲ発振回路４は、増幅器を構威するインバータ４ａ，
４ｂ，４ｃと、帰還回路として並列Ｃ型の移相回路を構
或する内部コンデンサＣ，及び端子ｃ，ｄ間に接続した
外付けの抵抗Ｒ，と、バッフ７用インバータ４ｄとから
構威されており、パワースイッチＳＷの閉戒による低圧
電源３′　（０．７Ｖ）の投入により、高電位Ｖｏｏ（
接地電位＝ＯＶ）と低電位Ｖｓｓ（負電位”：−０．７
　Ｖ）とで付勢されている。

２倍昇圧回路５は、２相クロック生戒回路６と、スイッ
チ回路７と、端子ｅ，ｇ間に外付けされた電荷注入コン
デンサＣ４と、低電位ＶＳＳの印加端子ｆとパワースイ
ッチＳＷとの間に外付けされた電圧安定コンデンサＣ，
と、昇圧電位Ｖ８の端子ｈとパワースイッチＳＷとの間
に外付けされた充電コンデンサＣ，とから構戒されてい
る。２相クロック生戒回路６は、ＣＲ発振回路４の発振
クロックＣＬ２を反転させるインバーク６ａと、ＮｏＲ
ゲート６ｂ＋．６ｂｚを用いたＲ−Ｓフリップフロップ
及び遅延用インバーク５ｃｌ，６ｃｚ＋６ｄ＋，６ｄｚ
とから構威されている。またスイッチ回路７は、高電位
ＶＩＩＤの端子ｉと昇圧電位■ｏの端子ｈとの間に直列
接続されたＰチャネル絶縁ゲート電界効果型トタンジス
タＦ，，Ｎチャネル絶縁ゲート電界効果型トタンジスタ
（ＭＯＳＦＥＴ）Ｆｚ　，Ｆ３，Ｆ．を有し、トタンジ
スタＦ＋のゲートには２相クロツク生戒回路６からの一
方のクロックＣＡをインバータ７ａを通して作成された
クロックＣＡが供給され、またトタンジスタＦ，のゲー
トはクロックＣＡを受け、更にトタンジスタＦ．，Ｆ．
のゲートは他方のクロックＣＢを受ける。

次に、上記の実施例の作用効果につき第３図を参照しつ
つ説明する。

まず、この４ビットＭＰＵ半導体集積回路１０に低圧電
源３′　（電源電圧０．７Ｖ）を接続し、パワースイッ
チＳＷを閉或すると、第３図（Ａ）に示すように、ＶＳ
Ｓ電位（負電位）がＶＤＤ（ゼロ電位）から−０．７Ｖ
に立ち下がり定常電源電圧に落ち着く。この低電圧の投
入により、ＣＲ発振回路４の発振が開始され、第３図（
Ｃ）に示すように、ＣＲ発振回路４の出力には論理振幅
０．７Ｖの発振クロックＣＬ２が現れる。この発振クロ
−ツクＣＬ２が２相クロック生成回路に入力されると、
第３図（Ｄ）に示すように、発振クロックＣＬ２の立ち
下がり時点より遅延時間２ｄの時点で立ち下がると共に
発振クロックＣＬ２の立ち上がり時点より遅延時間ｄの
時点で立ち上がるクロックＣＡが生成される。また、第
３図（Ｅ）に示すように、発振クロックＣＬ２の立ち上
がり時点より遅延時間２ｄの時点で立ち下がると共に発
振クロックＣＬ２の立ち下がり時点より遅延時間ｄの時
点で立ち上がるクロックＣＢが生成される．なお、ここ
で遅延時間２ｄ，ｄはインバータ６ａ，６ｃ．，６ｄｚ
，６Ｃｌ，６ｄｚの応答遅れ時間の組合わせで決定され
る スイッチ回路７のトタンジスタＦ１のゲートにはクロン
クＣＡが印加し、トランジスタＦ２及びトタンジスタＦ
，のゲートにはクロックＣＢが印加し、またトタンジス
タＦ３のゲートにはクロツクＣＡが印加する。ここで、
クロックＣＡがＨレベル（Ｏｖ）でクロックＣＢがＬ　
Ｌ／ヘ７１／　（−０．７■）のとき、トランジスタＦ
ｌ，Ｆ３が共に閉成し、電荷注入コンデンサＣ，が電源
電圧（ＶＤｎＶｓｓ）＝Ｖｓｓで充電され、この期間に
おいては端子ｇの電位はトランジスタＦ＋，Ｆ！の直列
合成オン抵抗と電荷注入コンデンサＣ，の時定数で負方
向に上昇する。クロックＣＡがＬレベル（一〇．７ｖ）
でクロックＣＢがＨレベル（Ｏｖ）になると、トランジ
スタＦ．，Ｆ．が開或する共にトランジスタＦ，，Ｆ４
が閉威する。トランジスタＦ２の閉戒はコンデンサＣ４
の正極電位を電位ＶＳＳだけ積み上げ的に下降させ、ト
ランジスタの閉戒はコンデンサＣ４の負極電位（＜Ｖｓ
ｓ）を端子ｈに印加し、充電コンデンサＣ＆の充電を開
始する。このクロックＣＢのＨレベル期間においてはコ
ンデンサＣ４の電荷が充電コンデンサＣ６に注入され、
端子ｇの電位■８が負方向に上昇する。

このようなトランジスタＦｌ，Ｆ３とトランジスタＦ２
，Ｆ４の排他的な開閉動作が繰り返されると、充電コン
デンサＣ，の充電量が徐々に増大して端子ｇの電位ｖＨ
は第３図（Ｆ）の如く推移上昇し、やがて電源電圧（０
．７　Ｖ）の２倍の電位（−１．４　Ｖ）の定常値に落
ち着く。この端子ｇの電位■。の上昇過程においては、
電位■、が−１．ＩＶを超えると、第３図（Ｂ）に示す
ように、水晶発振回路１の発振が開始し、その発振クロ
ックＣＬ１が内部回路２へ内部システムクロックとして
供給され、同時に電源電圧１．４ｖで付勢された内部回
路２の所定動作が開始されることになる。

このように、水晶発振回路ｌの発振開始電圧が１．１　
Ｖ以上でありながら、外部電源として電源電圧０．７ｖ
の低圧電源３′を使用することができる。

また従来と同様な電源電圧の電源を使用した場合におい
て、寿命により電源電圧が下降しても電源電圧値が０．
７ｖ以上であれば、充分に発振クロックＣＬＩが継続し
、内部回路２の動作も支障なく実行される。

ところで、上記実施例においては、水晶発振回路１が一
度発振を開始した後でも、ＣＲ発振回路４の発振が継続
する。ＣＲ発振回路４の発振は２倍界圧回路５における
スイッチ回路７の各制御信号（ゲート信号）を作威すべ
き交流源（クロック発生源）たる意義を有し、昇圧電位
ｖＨを得てこれを内部回路２へ給電する必要があるもの
の、水晶発振回路２の発振が開始した後は、スイッチ回
路７の各制御信号を作成すべきクロックはＣＲ発振回路
１の発振クロンクＣＬ２を用いずに水晶発振回路ｌで生
戒された発振クロソクＣＬＩを帰還利用することが可能
である。

一第４】墨直例一 第４図は本発明を４ビン｝ＭＰＵ半導体集積回路に適用
した第２実施例の概略をチップの外形と共に示すブロッ
ク図で、第５図は同実施例の回路構威を詳細に示す回路
図である。なお、第４図及び第５図において第１図及び
第２図に示す部分と同一部分には同一参照符号を付し、
その説明は省略する。

この４ビ．，トＭＰＵ半導体集積回路２０においては、
第１実施例の構戒に対してクロック選択回路２２と水晶
発振検出回路２４とが付加されている。

クロック選択回路２２は、後述するクロソク選択制御信
号ＳＣに基づいてＣＲ発振回路４から出力される発振ク
ロックＣＬ２と水晶発振回路１から出力される発振クロ
ックＣＬＩのいずれか一方を切換えて２倍昇圧回路５へ
供給する。また水晶発振検出回路２４は、水晶発振回路
ｌの発振有無を検出して、無発振状態のときはクロック
選択制御信号ＳＣを発振クロックＣＬ２の選択モードと
し、発振状態のときはクロック選択制御信号ＳＣを発振
クロンクＣＬＩの選択モードとすると共にＣＲ発振回路
の発振を停止制湛する。

この水晶発振検出回路２４の回路構成は、第５図に示す
ように、水晶発振回路１の出力を受けてその反転出力を
生成するインバータ２４ａ．このインハータ２４ａの入
力及び出力をゲート信号とする互いに直列のＮチャネル
絶縁ゲート電界効果型トランジスタＦ，，Ｆ−　，Ｖｏ
ｏ電位とトランジスタＦ５のドレインとの間に介在する
コンデンサＣ７，ＶＤＤ電位とトランジスタＦ，のドレ
インとの間に介在するコンデンサＣＩ１及び抵抗Ｒ４．
トランジスタＦ，のドレイン電位を入力として直列接続
したインハータ２４ｂ，２４ｃとから構ノ戊されている
。

水晶発振回路１の発振開始を検知した場合にＣＲ発振回
路４の発振継続を停止する手段としては、第２図におけ
るＲＣ発振回路４のインバータ４ａに代えてＮＡＮＤゲ
ート４　ａ　＋を用い、水晶発振検出回路２４のクロッ
ク選択制御信号ＳＣがＮＡＮＤゲー｝４ａ’の１人力に
供給されている。

一方、クロック選択回路２２の回路構成は複合ゲートで
、発振クロックＣＬＩ及びインバータ２２ａにより反転
生成された信号ＳＣを２人力とするＡＮＤゲート２２ｂ
と、クロック選択制御信号ＳＣ及び発振クロックＣＬ２
を２人力とするＡＮＤゲート２２Ｃと，両ＡＮＤゲート
２２ｂ，２２ｃの出力を２人力とするＮＯＲゲート２２
ｄとから構或されている。

第６図を参照して上記第２実施例の動作を説明すると、
まず電源３′の投入により第６図（Ａ）に示すように、
電源電圧（　　Ｖｓｓ）が０．７　Ｖにまで達し、発振
クロツクＣＬ２が生戒される。この時点では水晶発振回
路ｌからは未だ発振クロックＣＬＩが生成されていない
から（第６図（Ｂ）参照）、水晶発振検出回路２４のト
ランジスタＦ，が開成状態のままで、インバータ２４ｂ
の入力は電位ＶＤＤにブルアソプされており、クロック
選択制御信号ＳＣはＨレベル（−０．７　Ｖ）たる発振
クロンクＣＬ２の選択モードにある。即ち、第６図（Ｄ
）に示すようにクロツク選択制御信号ＳＣがＨレヘルの
ときは、クロノク選択回路２２は第６図（Ｅ）に示すよ
うに発振クロックＣＬ２を選択出力し、これを２倍昇圧
回路５へ提供する。これにより、第６図（Ｆ），（Ｇ）
に示すように、２相クロック生戒回路６でクロックＣＡ
とクロンクＣＢが発生し、第１実施例と同様に、−１，
ＩＶ以上の昇圧電位ｖｌ４が水晶発振回路ｌと内部回路
２へ給電され、水晶発振回路１は第６図（Ｂ）に示す如
くの発振クロックＣＬＩを生成し、これを内部回路２へ
提供する。この発振クロソクＣＩ．１が生成すると、水
晶発振検出回路２４におけるトタンジスタＦ５とＦ６が
交互に断続し、コンデンサＣ７と０８が徐々に充電され
、第６図（Ｄ）に示すように、やがてクロノク選択制御
信号ＳＣのレベルがゼロ（ｖａｎ）レベルへ変化する。

このゼロレベル？信号ＳＣが水晶発振回路４のＮＡＮＤ
ゲートの１人力に印加されると、第６図（Ｃ）に示すよ
うに、ＣＲ発振回路４の発振が停止する。これと同時に
クロック選択回路２２は第６図（Ｅ）に示すように発振
クロックＣＬＩを選択し、これを２倍昇圧回路５へ供給
する。そして２倍昇圧回路５の２相クロック生戒回路６
で、発振クロックＣＬＩに基づくクロックＣＡ’とクロ
ックＣＢ’が第６図（Ｆ），（Ｇ）の如く生成され、今
度はこれらのクロツクＣＡ’　，ＣＢ’によってスイッ
チ回路７の切り換え動作が制御されて昇圧電位Ｖ■が継
続的に現れる。

このように、一旦、発振クロンクＣＬＩが発生してしま
うと、スイッチ回路７の切り換え動作のためのクロック
ＣＡ’，ＣＢ’は生戒された発振クロツクＣＬＩから作
成されるので、ＣＲ発振回路ルの発振継続は不要で、電
源３′の無効電力を抑制することができる。例えば電源
３′が電池のときには電池寿命を延ばすことができる。

もっとも、電源３′が低圧電源でありながら消費電力が
問題とならない場合には、第１実施例におけるような簡
易な構或を採用できるであろうが、この第２実施例の別
の利益としては、２つの発振回路の並列的な発振継続を
排除したところにもある。即ち、水晶発振回路ｌは基本
的に水晶振動子１ａの固有振動数（例えば３２．７６８
κＨｚ　）で発振するが、−Ｃ的にこの固有振動数の奇
数倍の周波数（オーハートーン周波数）でも発振し易く
、高調波成分も出力される。また矩形パルスの発振であ
るため、その分、高調波戒分が多く混在し、ノイズ対策
に顧慮する必要もある。かかる状況において、ＣＲ発振
回路４が発振を継続すると、発振クロックＣＬ２の周波
数ではないが、やはり高調波も発生し、前者のオーバー
トーン周波数や高調波と後者の高調波とが電源線等を介
して干渉し、電源電圧の安定性を阻害するおそれがある
。もっとも、小容量のバイパスコンデンサを付設して安
定化を図ることも可能であるうが、半導体基板上にコン
デンサを作り込むことはチップサイズの縮小化を図る点
で望ましくない。この電源電圧の不安定性は水晶発振回
路１及び内部回路２の動作上の信頼性に影響することは
言う迄もないが、これらの回路は既に１。１■以上の電
源電圧で付勢されているので、ある程度の電源電圧の変
動に対して支障無く動作する。一方、クロック選択回路
２２や２倍昇圧回路５の電源電圧ハ０．７　Ｖテあルカ
ラ、ＭＯＳＦＥＴのオン電圧がシリコン半導体では一般
的に０．６　Ｖ程度であることから考えると、ノイズマ
ージンは高々０．Ｉ　Ｖである。したがって、極力ノイ
ズ源たるＣＲ発振回路４の発振を水晶発振回路１の発振
開始以降は停止する必要が生まれる。

クロック選択回路２２や２倍昇圧回路５の動作の信頼性
を保障するためには、上記のごときノイズ源を除去する
ことの外に、論理振幅のノイズマージンを拡大すること
である。そのためには、一旦生成された昇圧電圧自体を
クロック選択回路２２や２倍昇圧回路５の電源電圧とし
て利用することによりノイズマージンを０．５　Ｖ以上
に設定し直すことも可能である。

上述したように、電源電圧の不安定性は水晶発振回路１
及び内部回路２の動作上の信頼性に影響することは言う
迄もない。昇圧電位ｖＨは第６図（Ｈ）に示しようにリ
ップル威分を持って−１．４Ｖ程度で平衡状態となるが
、それ以降もリップル成分を有しており、ある程度の不
安性がある。

一第ａ［ 第７図は本発明を４ビ・冫トＭＰＵ半導体集積回路に適
用した第３実施例の概略をチ・ノブの外形と共に示すブ
ロック図で、第８図は同実施例の回路構成を詳細に示す
回路図である。なお、第７図及び第８図において第４図
及び第５図に示す部分と同一部分には同一参照符号を付
し、その説明は省略する。

この４ビッ｝ＭＰＵ半導体集積回路３０においては、第
２実施例の構威に加えて定電圧回路３５が設けられてい
る。定電圧回路３５は第８図に示す如くの回路構威で、
２倍昇圧回路７で生成された昇圧電位Ｖエはこの定電圧
回路３５に給電されている。

定電圧回路３５における絶縁ゲート電界効果型トランジ
スタＦ，はデプレンション型トタンジスタ？あり、残り
のトランジスタＦ１＋−Ｆ＋ａはエンノ）ンスメント型
トランジスタである。Ｆ，とＦ８．Ｆ，とＦ，。，Ｆ１
２とＦ　ｌｆｆ＊　　Ｆ　１４とＦＩ５のペアを威すト
ランジスタはチャネル幅とチャネル長がそれぞれ同一に
設定されており、トタンジスタＦ７とＦ．との闇値電圧
の差はイオン打ち込み濃度差により決定されている。ト
ランジスタＦ，とＦ’ｔｏの導電型とチャネルサイズが
同一で、ゲート電位も同電位であるから、両トランジス
タＦ＝，Ｆ１ｏに流れる電流Ｉは等しい。トランジスタ
Ｆ７のゲート電位はゼロ（■。）であるが、このトラン
ジスタＦ，はデプレッション型であるから、電流が流れ
るが、トタンジスタＦｌｌはエンハンスメント型である
から、そのゲート電位は一定電位Ｖ。（く０）である。

トランジスタＦ１■〜ＦＩ５はカレントミラー回路を構
或しているので、トランジスタＦ１３のゲート電位は■
。である。したがって抵抗Ｒｓ，Ｒｈに流れる電流を■
。、出力電位をＶｏｓとすれば、次の式が与えられる。

ＶＨＳ＝（ＲＳ　＋Ｒ＆　）Ｉ■　　　　　・・・（１
）？ｏ　一Ｒｓ　　１１１ｓ．　　　　　　　　　　　
−（２）（１）．　（２１式により、 ＶＨＳ−ＶＯ　　（ＲＳ　ｆＲ＆　＞／ＲＳ　　　　−
（３）この出力電位■■は一定電位■。の定数倍（〉１
）であるから、−１．４　Ｖ以下の定電位に設定するこ
とができる。本実施例では第７図（１）に示すように、
定電位ｖｔｔｓを約１．４　Ｖに設定してある。

この定電位ＶＩＩＳは水晶発振回路ｌ及び内部回路２へ
印加されているが、勿論、クロツク選択回路２２及び２
倍昇圧回路７へも供給しても良い。

第９図に示すように、この実施例の動作は第２実施例の
それとほぼ同様であるが、２倍昇圧回路から出力される
昇圧電位■．が大きくなると、第９図（１）に示すよう
に、定電位ＶＨｓがリツプル或分がな＜−１．４Ｖで定
常化する。このため、水晶発振回路ｌの動作が安定的で
、また生成されるクロックＣＬ１も初期から定電圧ＶＨ
Ｓ間で振動する論理振幅を有する。更に、内部回路２の
電源電圧が安定化するので、動作の信頼性が第２実施例
に比して高い。

なお、上記各実施例においては２倍昇圧回路５が使用さ
れているが、これに限らず３倍．４倍等の逓倍昇圧回路
を用いても良い。また上記各実施例における水晶発振回
路ｌは水晶振動子１ａを用いたものであるが、セラミッ
クス振動子などを用いることが可能で、圧電型振動子で
あれば良い。

更に低電圧駆動型の発振回路としては、ＣＲ発振回路４
に限らず、ＬＣ発振回路を用いることもできる。

上記第２及び第３実施例においては、発振クロックＣＬ
ｌの発振有無の検知情報は水晶発振回路の出力端の発振
を直接的に検知することで得られるが、これに限らす昇
圧回路から生戒される昇圧電位の検出やＣＲ発振回路の
発振開始時点からの時間計測に基づいて間接的に水晶発
振回路の発振開始時点を判断することが可能である。

〔発明の効果〕

以上説明したように、本発明は、まず低電圧で動作する
低電圧駆動型発振回路を発振させて、その発振クロック
を用いて昇圧回路により電源電圧に比して高い電源電圧
を生成し、この電源電圧で圧電型発振回路を発振させる
と共に、同電源電圧で内部回路を付勢する点に特徴を有
するものであるから、次の効果を奏する。

■　水晶発振回路の発振開始電圧以下の低電圧電源だけ
を外部電源として使用することが可能である。また外部
電源が電池などの場合には寿命により電源電圧が下降し
ても、水晶発振回路の発振を従来に比して長く持続させ
ることができる。

■　水晶発振検出回路及びクロツク選択回路を付加した
構威によれば、無効電力の削減が図れると共に、ノイズ
による電源電圧の変動を抑制することができる。

■　定電圧回路を付加した構威によれば、水晶発振回路
の発振特性の安定化と共に、内部回路の動作の信頼性も
高めることがきる。

【図面の簡単な説明】

第ｌ図は本発明を４ビッ｝ＭＰＵ半導体集積回路に適用
した第１実施例の概略を示すブロック図である。 第２図はｌ６Ｊ実ｈｉ！！例の圓路描成を示す回路図で
ある。 第３図（Ａ）乃至（Ｆ）は同実施例の動作を説明するた
めの各神電正波形を示すタイミングチャート図である。 第４図は本発明を４ビソｌ−ＭＰＵ半導体集積回路に適
用した第２実施例のＩｔ！Ｉｌｌを示ずフ１二ｌツク図
である。 第５図は同実施例の同路横成を示す回路図である。 第６図（Ａ）乃至（ＩＩ）は同実施例の動作を説明ずる
ための各狸電圧波形を示すタイミングチャート図である
。 第７図は本発明を４ビットＭＰＵ半導体集積回路に適用
した第３実施例の概略を示すブロック図である。 第８図は同実施例の回路横戒を示す回路図である。 第９図（Ａ）乃至（１）は同実施例の動作を説明するた
めの各種電圧波形を示すタイミングチャ一ト図である。 第１０図は従来の水晶発振回路を備える半導体集積回路
の概略構戒を示すブロック図である。 〔主要符号の説明〕 １・・・水晶発振回路 １ａ・・・水晶振動子 ２・・・内部回路 ３′・・・電源電圧０．７　Ｖの外部電源４・・・ＣＲ
発振回路 ５・・・２倍昇圧回路 ６・・・２相クロック生成回路 ７・・・スイッチ回路 ２２・・・クロック選択回路 ２４・・・水晶発振検出回路 ３５・・・定電圧回路 １０．　２０．　３０・・・４ビットＭＰｔＪ半導体集
積回路。

Claims (6)

【特許請求の範囲】
1. （１）第１の電圧値以上の電圧で動作する圧電型振動子
   を外部接続すべき発振回路を有し、該 発振回路から出力される第１の発振クロックを所定内部
   回路の内部システムクロックとする圧電型振動子を用い
   る半導体集積回路であって、前記第１の電圧値に比して
   低い第２の電圧値以上の電圧で動作する低電圧駆動型発
   振回路と、該低電圧駆動型発振回路から出力される第２
   の発振クロックに基づいて前記第１の電圧値以上の昇圧
   電圧を生成する昇圧回路とを備え、少なくとも前記発振
   回路と前記内部回路とが前記昇圧電圧を電源電圧とする
   ことを特徴とする圧電型振動子を用いる半導体集積回路
   。
2. （２）第１の電圧値以上の電圧で動作する圧電型振動子
   を外部接続すべき発振回路を有し、該 発振回路から出力される第１の発振クロックを所定内部
   回路の内部システムクロックとする圧電型振動子を用い
   る半導体集積回路であって、前記第１の電圧値に比して
   低い第２の電圧値以上の電圧で動作する低電圧駆動型発
   振回路と、供給されるクロック選択制御信号の如何で該
   低電圧駆動型発振回路から出力される第２の発振クロッ
   クと前記第１の発振クロックのいずれか一方に切換えて
   出力するクロック選択回路と、前記発振回路の発振有無
   を直接又は間接的に検出して、無発振状態のときは前記
   クロック選択制御信号を第２の発振クロックの選択モー
   ドとし、発振状態のときは前記クロック選択制御信号を
   第１の発振クロックの選択モードとすると共に前記低電
   圧駆動型発振回路の発振を停止制御する発振検出回路と
   、該クロック選択回路から出力される発振クロックに基
   づいて前記第１の電圧値以上の昇圧電圧を生成する昇圧
   回路とを備え、少なくとも前記発振回路と前記内部回路
   とが前記昇圧電圧を電源電圧とすることを特徴とする圧
   電型振動子を用いる半導体集積回路。
3. （３）第１の電圧値以上の電圧で動作する圧電型振動子
   を外部接続すべき発振回路を有し、該 発振回路から出力される第１の発振クロックを所定内部
   回路の内部システムクロックとする圧電型振動子を用い
   る半導体集積回路であって、前記第１の電圧値に比して
   低い第２の電圧値以上の電圧で動作する低電圧駆動型発
   振回路と、供給されるクロック選択制御信号の如何で該
   低電圧駆動型発振回路から出力される第２の発振クロッ
   クと前記第１の発振クロックのいずれか一方に切換えて
   出力するクロック選択回路と、前記発振回路の発振有無
   を直接又は間接的に検出して、無発振状態のときは前記
   クロック選択制御信号を第２の発振クロックの選択モー
   ドとし、発振状態のときは前記クロック選択制御信号を
   第１の発振クロックの選択モードとすると共に前記低電
   圧駆動型発振回路の発振を停止制御する発振検出回路と
   、該クロック選択回路から選択出力される発振クロック
   に基づいて前記第１の電圧以上の昇圧電圧を生成する昇
   圧回路と、この昇圧電圧を定常電圧とする定電圧回路と
   を備え、少なくとも前記発振回路と前記内部回路とが前
   記定常電圧を電源電圧とすることを特徴とする圧電型振
   動子を用いる半導体集積回路。
4. （４）前記圧電型振動子は水晶振動子であることを特徴
   とする請求項第１項乃至第３項のいずれか一項に記載の
   圧電型振動子を用いる半導体集積回路。
5. （５）前記低電圧駆動型発振回路はＣＲ発振回路である
   ことを特徴とする請求項第１項乃至第３項のいずれか一
   項に記載の圧電型振動子を用いる半導体集積回路。
6. （６）前記昇圧回路はコンデンサを有する逓倍電圧整流
   回路であることを特徴する請求項第１項乃至第３項のい
   ずれか一項に記載の圧電型振動子を用いる半導体集積回
   路。