JPH08285969A - 水晶発振式電子時計 - Google Patents

水晶発振式電子時計

Info

Publication number
JPH08285969A
JPH08285969A JP7088939A JP8893995A JPH08285969A JP H08285969 A JPH08285969 A JP H08285969A JP 7088939 A JP7088939 A JP 7088939A JP 8893995 A JP8893995 A JP 8893995A JP H08285969 A JPH08285969 A JP H08285969A
Authority
JP
Japan
Prior art keywords
frequency
constant voltage
unit
circuit
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7088939A
Other languages
English (en)
Inventor
Toshio Imai
俊雄 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP7088939A priority Critical patent/JPH08285969A/ja
Publication of JPH08285969A publication Critical patent/JPH08285969A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Control Of Electrical Variables (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

(57)【要約】 【構成】 水晶振動子を時間基準源とし、水晶振動子の
周波数を時刻表示装置の駆動する周波数まで分周する分
周部２と、基準抵抗器７とカレントミラー型基準電圧器
８と差動増幅器９とを備える定電圧回路６と、電気的に
一度だけ書き込み可能な読み出し専用のメモリセルアレ
イ１１と、メモリセルアレイへの情報の入出力と書き込
みを制御するデータＩ／Ｏ制御回路１３とアドレス制御
回路１５とデータラッチ回路１２とを有し、定電圧回路
６の基準抵抗器７は複数の抵抗とその抵抗に並列接続す
るＭＯＳトランジスタを有する。 【効果】 製造バラツキによりで変動する定電圧値を半
導体集積回路装置ができた後に、抵抗値を補正し、定電
圧値を最も良い値に設定することができる。したがっ
て、時計仕様に最も合致した定電圧によって低消費電流
による長寿命化と、電圧変動の大きい電池を用いたとき
の周波数安定性の改良を図る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は水晶振動子を時間基準と
し、この水晶振動子の発振周波数を時刻表示装置まで分
周する手段を有するＣＭＯＳ（相補型電解効果）トラン
ジスタの論理回路を用いた水晶発振式電子時計に関する
もので、とくに電池電圧の放電特性が１．８Ｖ〜１．５
５Ｖまで変動するようなタイプの電池を用いたときに、
この電圧変動を除去することができる定電圧回路を備え
た水晶発振式電子時計の構成に関するものである。
【０００２】
【従来の技術】水晶振動子を時間基準とし、この水晶振
動子の周波数を時刻表示装置まで分周する手段を有する
ＣＭＯＳトランジスタの論理回路を用いた水晶発振式電
子時計で、電池電圧の放電特性が１．８Ｖ〜１．５５Ｖ
まで変動するようなタイプの電池を用いたときに、この
電圧変動を除去できる定電圧回路を備えた、水晶発振式
電子時計の従来例を図５のブロック図と図６の回路図と
に示す。
【０００３】従来の水晶発振式電子時計は、図５に示す
ように、発振部６１と、分周部６２と、表示駆動部６３
と、時刻表示装置６４と、定電圧回路６６と、電池６５
とにより構成している。
【０００４】電池６５は定電圧回路６６によって、１．
５Ｖ以下の一定電圧に変換され、この一定電圧は発振部
６１と分周部６２とに加え、電圧変動による発振周波数
への影響を取り除いている。一方、表示駆動部６３には
電池６５の電圧がそのまま加えられている。
【０００５】図５に示す定電圧回路６６の回路動作を、
図６の回路図を用いて簡単に説明する。
【０００６】ＭＯＳトランジスタ７２、７３、７４、７
５、７６と、基準抵抗７１とから構成するカレントミラ
ー型基準電圧器によって得られた基準電圧を、ＭＯＳト
ランジスタ７７、７８、７９、８０、８１からなる差動
増幅器の入力として線７０に加え、同じ基準電圧を出力
ＭＯＳトランジスタ８２のゲート電圧に取り出し、出力
ＭＯＳトランジスタ８２のドレイン−ＶＤＤ間を一定な
出力電圧としている。
【０００７】
【発明が解決しようとする課題】カレントミラー型基準
電圧器のゲインは、それぞれのＭＯＳトランジスタの増
幅度に依存し、ゲインを大きくとれば、安定性などは良
好となるが、消費電流は大きくなり、電池寿命は短くな
る。
【０００８】したがって、数十ｎＡの消費電流で定電圧
回路を実現するためには、ゲインを大きくしたぶん、基
準抵抗７１も大きくする必要がある。
【０００９】このように、水晶発振式電子時計におい
て、定電圧値を最も良い値に設定するためには、ゲイン
と基準抵抗７１の設定は厳密に行う必要がある。
【００１０】しかしながら、ＭＯＳトランジスタと基準
抵抗７１との製造バラツキによる素子特性の変動は、厳
密に行う必要があるゲインと基準抵抗との設定に誤差を
生じさせる。つまり、定電圧回路６６の出力電圧と消費
電流が製造バラツキにより変動し、時計性能と電池寿命
とを悪化させる。
【００１１】そこで本発明の目的は、上記課題を解決し
て、時計仕様に最も合致した定電圧を供給する事によっ
て、低消費電流による長寿命化と、電圧変動の大きい電
池を用いたときの周波数安定性が良い水晶発振式電子時
計を提供するものである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
本発明の水晶発振式電子時計においては、下記の構造を
採用する。
【００１３】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを有することを特徴とする。
【００１４】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、定電圧回路は基準抵
抗器とカレントミラー型基準電圧器と差動増幅器とを有
することを特徴とする。
【００１５】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、メモリブロックは電
気的に一度だけ書き込み可能な読み出し専用の不揮発性
メモリ素子を有するメモリセルアレイと、メモリセルア
レイへの情報の入出力と書き込みを制御するデータＩ／
Ｏ制御回路とアドレス回路とデータラッチ回路とを有す
ることを特徴とする。
【００１６】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、メモリブロックは電
気的に一度だけ書き込み可能な読み出し専用のメモリ素
子である金属−絶縁膜−金属構造のメモリ素子を有する
メモリセルアレイを有することを特徴とする。
【００１７】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、定電圧回路は複数の
抵抗と各抵抗に並列接続するＭＯＳトランジスタからな
る基準抵抗器を有することを特徴とする。
【００１８】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、定電圧回路は基準抵
抗器とカレントミラー型基準電圧器と差動増幅器とを有
し、メモリブロックは電気的に一度だけ書き込み可能な
読み出し専用の不揮発性メモリ素子を有するメモリセル
アレイと、メモリセルアレイへの情報の入出力と書き込
みを制御するデータＩ／Ｏ制御回路とアドレス回路とデ
ータラッチ回路とを有することを特徴とする。
【００１９】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、定電圧回路は基準抵
抗器とカレントミラー型基準電圧器と差動増幅器とを有
し、メモリブロックは電気的に一度だけ書き込み可能な
読み出し専用のメモリ素子である金属−絶縁膜−金属構
造のメモリ素子を有するメモリセルアレイを有すること
を特徴とする。
【００２０】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、定電圧回路は複数の
抵抗と各抵抗に並列接続するＭＯＳトランジスタからな
る基準抵抗器とカレントミラー型基準電圧器と差動増幅
器とを有することを特徴とする。
【００２１】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、メモリブロックは電
気的に一度だけ書き込み可能な読み出し専用のメモリ素
子である金属−絶縁膜−金属構造のメモリ素子を有する
メモリセルアレイと、メモリセルアレイへの情報の入出
力と書き込みを制御するデータＩ／Ｏ制御回路とアドレ
ス回路とデータラッチ回路とを有することを特徴とす
る。
【００２２】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、定電圧回路は複数の
抵抗と各抵抗に並列接続するＭＯＳトランジスタからな
る基準抵抗器を有し、メモリブロックは電気的に一度だ
け書き込み可能な読み出し専用の不揮発性メモリ素子を
有するメモリセルアレイと、メモリセルアレイへの情報
の入出力と書き込みを制御するデータＩ／Ｏ制御回路と
アドレス回路とデータラッチ回路とを有することを特徴
とする。
【００２３】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、定電圧回路は複数の
抵抗と各抵抗に並列接続するＭＯＳトランジスタからな
る基準抵抗器を有し、メモリブロックは電気的に一度だ
け書き込み可能な読み出し専用のメモリ素子である金属
−絶縁膜−金属構造のメモリ素子を有するメモリセルア
レイを有することを特徴とする。
【００２４】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、定電圧回路は基準抵
抗器とカレントミラー型基準電圧器と差動増幅器とを有
し、メモリブロックは電気的に一度だけ書き込み可能な
読み出し専用のメモリ素子である金属−絶縁膜−金属構
造のメモリ素子を有するメモリセルアレイと、メモリセ
ルアレイへの情報の入出力と書き込みを制御するデータ
Ｉ／Ｏ制御回路とアドレス回路とデータラッチ回路とを
有することを特徴とする。
【００２５】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、定電圧回路は複数の
抵抗と各抵抗に並列接続するＭＯＳトランジスタからな
る基準抵抗器とカレントミラー型基準電圧器と差動増幅
器とを有し、メモリブロックは電気的に一度だけ書き込
み可能な読み出し専用の不揮発性メモリ素子を有するメ
モリセルアレイと、メモリセルアレイへの情報の入出力
と書き込みを制御するデータＩ／Ｏ制御回路とアドレス
回路とデータラッチ回路とを有することを特徴とする。
【００２６】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、定電圧回路は複数の
抵抗と各抵抗に並列接続するＭＯＳトランジスタからな
る基準抵抗器を有し、メモリブロックは電気的に一度だ
け書き込み可能な読み出し専用のメモリ素子である金属
−絶縁膜−金属構造のメモリ素子を有するメモリセルア
レイと、メモリセルアレイへの情報の入出力と書き込み
を制御するデータＩ／Ｏ制御回路とアドレス回路とデー
タラッチ回路とを有することを特徴とする。
【００２７】本発明の水晶発振式電子時計は、水晶振動
子を時間基準源とする発振部と、水晶振動子の周波数を
時刻表示装置を駆動する周波数まで分周する分周部と、
時刻表示装置を駆動するための表示駆動部と、発振部と
分周部とに一定電圧を供給するための定電圧回路と、定
電圧回路の出力電圧を制御するデータを記憶するための
メモリブロックと、電池とを備え、定電圧回路は複数の
抵抗と各抵抗に並列接続するＭＯＳトランジスタとから
なる基準抵抗器とカレントミラー型基準電圧器と差動増
幅器とを有し、メモリブロックは電気的に一度だけ書き
込み可能な読み出し専用のメモリ素子である金属−絶縁
膜−金属構造のメモリ素子を有するメモリセルアレイ
と、メモリセルアレイへの情報の入出力と書き込みを制
御するデータＩ／Ｏ制御回路とアドレス回路とデータラ
ッチ回路とを有することを特徴とする。
【００２８】
【作用】本発明の水晶発振式電子時計において、定電圧
回路の出力電圧は、カレントミラー型基準電圧器で発生
した基準電圧を差動増幅器により増幅して供給する。そ
のとき、カレントミラー型基準電圧機の基準電圧は、基
準抵抗器の抵抗を選択することにより任意に変えること
が可能である。
【００２９】そこで半導体集積回路装置製造後に、時計
仕様に最も合致した定電圧回路の出力電圧を得る基準抵
抗器の抵抗アレイの選択情報をメモリブロックの不揮発
性メモリに記憶させる。このメモリブロックに書き込ん
だ情報を、電源投入時もしくは電源投入直後に、基準抵
抗器を構成するＭＯＳトランジスタのゲート制御信号と
して読み出すことにより、定電圧回路の出力電圧を最適
値に設定することができる。
【００３０】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。図１は本発明の実施例における水晶発
振式電子時計を示す回路ブロック図である。
【００３１】図１に示すように、本発明の水晶発振式電
子時計は、水晶振動子を時間基準源とする発振部１と、
水晶振動子の周波数を時刻表示装置の駆動する周波数ま
で分周する分周部２と、表示駆動部３と、時刻表示装置
４と、発振部１と分周部２に一定電圧を供給するための
定電圧回路６と、定電圧回路６の出力電圧を制御するデ
ータを記憶するためのメモリブロック１０と、電池５と
により構成する。
【００３２】さらに定電圧回路６は、基準抵抗器７と、
カレントミラー型基準電圧器８と、差動増幅器９とによ
り構成する。
【００３３】メモリブロック１０は、電気的に一度だけ
書き込み可能な読み出し専用の金属−絶縁膜−金属構造
のメモリ素子３個を有する３ビット・メモリセルアレイ
１１と、データラッチ回路１２と、データの入出力を制
御するデータＩ／Ｏ制御回路１３と、データ入力端子１
４と、データの入出力先を選択するアドレス制御回路１
５と、アドレス入力端子１６と、書き込み電圧を供給す
るＶｐｐ端子１７とにより構成する。
【００３４】図２にメモリ素子アレイ１１を構成する金
属−絶縁膜−金属構造のメモリ素子の構造を模式的に示
す。半導体基板２１にフィールド酸化膜２２を設け、こ
のフィールド酸化膜２２上にポリシリコンで形成した第
１の電極２３と、この第１の電極２３の表面に形成した
薄い酸化膜（以下メモリ酸化膜と呼ぶ）２４と、このメ
モリ酸化膜２４上に設けるポリシリコンで形成した第２
の電極２５と、層間絶縁膜２６に設けるコンタクトホー
ルを介して第１の電極３と第２の電極２５の電位を設定
するアルミ配線２７とを設ける。
【００３５】本発明における金属−絶縁膜−金属構造の
メモリ素子の製造工程は、一般的なＣＭＯＳトランジス
タの製造工程におけるポリシリコンゲート電極を形成を
する工程まで同様である。また、第１の電極２３はＭＯ
Ｓトランジスタのポリシリコンゲート電極を形成する工
程において同時に作成する。
【００３６】つまり、ＭＯＳトランジスタのゲート電極
と第１の電極２３とは同じポリシリコンを用いることに
なる。その後、熱酸化法によりシリコン酸化膜を第１の
電極２３に薄い膜厚で形成してメモリ酸化膜２４とす
る。
【００３７】つぎに、化学的気相成長法によりポリシリ
コンを形成し、フォトエッチング法を用いて図２に示す
ように第１の電極２３の上部のみに第２の電極２５を残
すように形成する。その後、ポリシリコンゲート電極形
成以後のＣＭＯＳトランジスタ製造工程を行う。
【００３８】このようにＭＯＳトランジスタの製造方法
におけるゲート電極を形成後、つまりソース領域とドレ
イン領域とを形成する前にメモリ素子を作ることは、メ
モリ酸化膜２４を形成する際の熱処理による、ソース領
域とドレイン領域の拡散距離の増加に起因するＭＯＳト
ランジスタ特性への影響がない。
【００３９】金属−絶縁膜−金属構造のメモリ素子への
情報の書き込みは第１の電極２３と第２の電極２５の電
位をメモリ酸化膜２４に８ＭＶ／ｃｍ以上の電界が印加
されるように設定することで、メモリ酸化膜２４に永久
破壊を起こさせ、第１の電極２３と第２の電極２５とを
導通状態にする。
【００４０】一方、第１の電極２３と第２の電極２４に
メモリ酸化膜２４が絶縁破壊にいたらない電位状態で
は、第１の電極２３と第２の電極２５とは絶縁状態のま
まである。
【００４１】このように第１の電極２３と第２の電極２
５との電位を制御することにより、安定な２つの状態に
変わり得ることから、メモリ素子として動作する。
【００４２】図３の回路図に、定電圧回路１０における
基準抵抗器１１の実施例を示す。基準抵抗器１１は８個
の直列接続する抵抗３１、３２、３３、３４、３５、３
６、３７、３８と、これらの８個の抵抗に並列に接続す
る８個のＭＯＳトランジスタ４１、４２、４３、４４、
４５、４６、４７、４８と、デコーダ３０とにより構成
する。
【００４３】つぎに、半導体集積回路装置製造後に、時
計仕様に合致した図１における定電圧回路６の出力電圧
を設定するため、メモリブロック１０に書き込んだデー
タを用いて、基準抵抗器７における基準抵抗値の制御方
法について図３と図１を用いて説明する。
【００４４】基準抵抗値は、メモリブロック１０のデー
タラッチ回路１２からの出力をデコーダ３０に入力し、
ＭＯＳトランジスタ４１、４２、４３、４４、４５、４
６、４７、４８のいずれかを「オン」させることによ
り、８種類の抵抗値を選択することができる。
【００４５】たとえば、メモリブロック１０の記憶して
いるデータが（０、０、０）の場合には、このデータは
ＭＯＳトランジスタ４１が「オン」状態になるようにデ
コーダを制御する。結果、基準抵抗値は抵抗３１の抵抗
値となる。さらに、メモリブロック１０の記憶している
データが（０、１、１）の場合には、データはデコーダ
３０を介してＭＯＳトランジスタ４４を「オン」状態と
し、基準抵抗値は抵抗３１と、抵抗３２と、抵抗３３
と、抵抗３４とを加えた抵抗値になる。
【００４６】基準抵抗を変化させると定電圧回路６の出
力は図４に示すように、抵抗値を大きくすると曲線４９
となり、抵抗値を小さくすると曲線５０となり、定電圧
回路６の出力電圧を制御することが可能である。
【００４７】つぎに、メモリブロック１０のデータの書
き込み方法について、図１を用いて述べる。
【００４８】メモリブロック１０における３ビットのメ
モリ素子アレイ１１へのデータの書き込みは、Ｖｐｐ端
子１７を書き込み電位にし、アドレス入力端子１６にア
ドレス信号を入力する。
【００４９】書き込み先のメモリ素子が選択されたら、
データ入力端子１４にデータ信号を入力する。
【００５０】このとき、入力信号が「１」の場合には、
金属−絶縁膜−金属構造メモリ素子に書き込み電圧が印
加されて、メモリ素子アレイ１１に書き込みを行う。
【００５１】入力信号が「０」の場合には、金属−絶縁
膜−金属構造メモリ素子に書き込み電圧は印加されず、
メモリ素子アレイ１１は非書き込み状態のままである。
【００５２】３ビットのメモリ素子アレイ１１のデータ
は電源投入時ならびにアドレス信号による制御において
も、データラッチ回路１２に読み込み可能である。
【００５３】なお以上説明した本発明の実施例ではメモ
リブロック１０を構成するメモリセル数を３ビットとし
説明したが、ビット数は増やしてもよい。たとえば、４
ビットでは１６種類の基準抵抗の選択が可能であり、ビ
ット数を増やすことにより、基準抵抗値の補正量を細か
く調整することが可能となる。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
製造バラツキによって変動する基準抵抗を半導体集積回
路装置できた後に、基準抵抗値を補正し、定電圧値を最
も良い値に設定することができる。
【００５５】したがって、時計仕様に最も合致した定電
圧によって低消費電流による長寿命化と、電圧変動の大
きい電池を用いたときの周波数安定性の改良を達成する
ことができる。
【図面の簡単な説明】
【図１】本発明の実施例における水晶発振式電子時計を
示すブロック図である。
【図２】本発明の実施例における水晶発振式電子時計を
構成する金属−絶縁膜−金属構造のメモリ素子を示す断
面図である。
【図３】本発明の実施例における基準抵抗器を示す回路
図である。
【図４】本発明の実施例における電源電圧と定電圧回路
の出力の関係を示すグラフである。
【図５】従来例における水晶発振式電子時計を示すブロ
ック図である。
【図６】従来例における水晶発振式電子時計を構成する
定電圧回路を示す回路図である。
【符号の説明】
１ 発振部 ２ 分周部 ３ 表示駆動部 ４ 時刻表示装置 ５ 電池 ６ 定電圧回路 １０ メモリーブロック
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 21/00 Ｈ０３Ｋ 21/00 Ｊ

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    有することを特徴とする水晶発振式電子時計。
  2. 【請求項２】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、定電圧回路は基準抵抗器とカレントミラー型基準
    電圧器と差動増幅器とを有することを特徴とする水晶発
    振式電子時計。
  3. 【請求項３】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、メモリブロックは電気的に一度だけ書き込み可能
    な読み出し専用の不揮発性メモリ素子を有するメモリセ
    ルアレイと、メモリセルアレイへの情報の入出力と書き
    込みを制御するデータＩ／Ｏ制御回路とアドレス回路と
    データラッチ回路とを有することを特徴とする水晶発振
    式電子時計。
  4. 【請求項４】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、メモリブロックは電気的に一度だけ書き込み可能
    な読み出し専用のメモリ素子である金属−絶縁膜−金属
    構造のメモリ素子を有するメモリセルアレイを有するこ
    とを特徴とする水晶発振式電子時計。
  5. 【請求項５】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、定電圧回路は複数の抵抗と各抵抗に並列接続する
    ＭＯＳトランジスタからなる基準抵抗器を有することを
    特徴とする水晶発振式電子時計。
  6. 【請求項６】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、定電圧回路は基準抵抗器とカレントミラー型基準
    電圧器と差動増幅器とを有し、メモリブロックは電気的
    に一度だけ書き込み可能な読み出し専用の不揮発性メモ
    リ素子を有するメモリセルアレイと、メモリセルアレイ
    への情報の入出力と書き込みを制御するデータＩ／Ｏ制
    御回路とアドレス回路とデータラッチ回路とを有するこ
    とを特徴とする水晶発振式電子時計。
  7. 【請求項７】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、定電圧回路は基準抵抗器とカレントミラー型基準
    電圧器と差動増幅器とを有し、メモリブロックは電気的
    に一度だけ書き込み可能な読み出し専用のメモリ素子で
    ある金属−絶縁膜−金属構造のメモリ素子を有するメモ
    リセルアレイを有することを特徴とする水晶発振式電子
    時計。
  8. 【請求項８】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、定電圧回路は複数の抵抗と各抵抗に並列接続する
    ＭＯＳトランジスタからなる基準抵抗器とカレントミラ
    ー型基準電圧器と差動増幅器とを有することを特徴とす
    る水晶発振式電子時計。
  9. 【請求項９】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、メモリブロックは電気的に一度だけ書き込み可能
    な読み出し専用のメモリ素子である金属−絶縁膜−金属
    構造のメモリ素子を有するメモリセルアレイと、メモリ
    セルアレイへの情報の入出力と書き込みを制御するデー
    タＩ／Ｏ制御回路とアドレス回路とデータラッチ回路と
    を有することを特徴とする水晶発振式電子時計。
  10. 【請求項１０】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、定電圧回路は複数の抵抗と各抵抗に並列接続する
    ＭＯＳトランジスタからなる基準抵抗器を有し、メモリ
    ブロックは電気的に一度だけ書き込み可能な読み出し専
    用の不揮発性メモリ素子を有するメモリセルアレイと、
    メモリセルアレイへの情報の入出力と書き込みを制御す
    るデータＩ／Ｏ制御回路とアドレス回路とデータラッチ
    回路とを有することを特徴とする水晶発振式電子時計。
  11. 【請求項１１】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、定電圧回路は複数の抵抗と各抵抗に並列接続する
    ＭＯＳトランジスタからなる基準抵抗器を有し、メモリ
    ブロックは電気的に一度だけ書き込み可能な読み出し専
    用のメモリ素子である金属−絶縁膜−金属構造のメモリ
    素子を有するメモリセルアレイを有することを特徴とす
    る水晶発振式電子時計。
  12. 【請求項１２】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、定電圧回路は基準抵抗器とカレントミラー型基準
    電圧器と差動増幅器とを有し、メモリブロックは電気的
    に一度だけ書き込み可能な読み出し専用のメモリ素子で
    ある金属−絶縁膜−金属構造のメモリ素子を有するメモ
    リセルアレイと、メモリセルアレイへの情報の入出力と
    書き込みを制御するデータＩ／Ｏ制御回路とアドレス回
    路とデータラッチ回路とを有することを特徴とする水晶
    発振式電子時計。
  13. 【請求項１３】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、定電圧回路は複数の抵抗と各抵抗に並列接続する
    ＭＯＳトランジスタからなる基準抵抗器とカレントミラ
    ー型基準電圧器と差動増幅器とを有し、メモリブロック
    は電気的に一度だけ書き込み可能な読み出し専用の不揮
    発性メモリ素子を有するメモリセルアレイと、メモリセ
    ルアレイへの情報の入出力と書き込みを制御するデータ
    Ｉ／Ｏ制御回路とアドレス回路とデータラッチ回路とを
    有することを特徴とする水晶発振式電子時計。
  14. 【請求項１４】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、定電圧回路は複数の抵抗と各抵抗に並列接続する
    ＭＯＳトランジスタからなる基準抵抗器を有し、メモリ
    ブロックは電気的に一度だけ書き込み可能な読み出し専
    用のメモリ素子である金属−絶縁膜−金属構造のメモリ
    素子を有するメモリセルアレイと、メモリセルアレイへ
    の情報の入出力と書き込みを制御するデータＩ／Ｏ制御
    回路とアドレス回路とデータラッチ回路とを有すること
    を特徴とする水晶発振式電子時計。
  15. 【請求項１５】 水晶振動子を時間基準源とする発振部
    と、水晶振動子の周波数を時刻表示装置を駆動する周波
    数まで分周する分周部と、時刻表示装置を駆動するため
    の表示駆動部と、発振部と分周部とに一定電圧を供給す
    るための定電圧回路と、定電圧回路の出力電圧を制御す
    るデータを記憶するためのメモリブロックと、電池とを
    備え、定電圧回路は複数の抵抗と各抵抗に並列接続する
    ＭＯＳトランジスタとからなる基準抵抗器とカレントミ
    ラー型基準電圧器と差動増幅器とを有し、メモリブロッ
    クは電気的に一度だけ書き込み可能な読み出し専用のメ
    モリ素子である金属−絶縁膜−金属構造のメモリ素子を
    有するメモリセルアレイと、メモリセルアレイへの情報
    の入出力と書き込みを制御するデータＩ／Ｏ制御回路と
    アドレス回路とデータラッチ回路とを有することを特徴
    とする水晶発振式電子時計。
JP7088939A 1995-04-14 1995-04-14 水晶発振式電子時計 Pending JPH08285969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7088939A JPH08285969A (ja) 1995-04-14 1995-04-14 水晶発振式電子時計

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7088939A JPH08285969A (ja) 1995-04-14 1995-04-14 水晶発振式電子時計

Publications (1)

Publication Number Publication Date
JPH08285969A true JPH08285969A (ja) 1996-11-01

Family

ID=13956863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7088939A Pending JPH08285969A (ja) 1995-04-14 1995-04-14 水晶発振式電子時計

Country Status (1)

Country Link
JP (1) JPH08285969A (ja)

Similar Documents

Publication Publication Date Title
JP3726753B2 (ja) 不揮発性半導体記憶装置の昇圧回路
US7385853B2 (en) Data processing device
JPH07226093A (ja) 半導体集積回路装置
JPH06334190A (ja) Ｅｅｐｒｏｍおよびかかるｅｅｐｒｏｍを含む論理ｌｓｉチップ
JPH07122998B2 (ja) 半導体メモリ素子の高電圧発生回路
JP3114620B2 (ja) 半導体記憶装置
JPH0777078B2 (ja) 不揮発性半導体メモリ
JPH0818408A (ja) 発振回路および不揮発性半導体記憶装置
JPH0738274B2 (ja) 不揮発性半導体メモリシステム
JP2733030B2 (ja) 電圧調整器
JPS63188896A (ja) 不揮発性半導体メモリ
US7158424B2 (en) Semiconductor memory device
KR900001774B1 (ko) 바이어스 전압 발생기를 포함하는 반도체 메모리 회로
JPH11273362A (ja) 不揮発性半導体記憶装置
JPH08285969A (ja) 水晶発振式電子時計
US6512398B1 (en) Semiconductor integrated circuit device having reference voltage generating section
JP3409404B2 (ja) フラッシュ・メモリ
JP4749714B2 (ja) 不揮発性セルを備えたｅｐｒｏｍ
JPH075278A (ja) 水晶発振式電子時計
US7161202B2 (en) Semiconductor memory device and method of reading data
JPH0843562A (ja) 水晶発振式電子時計
JP2885933B2 (ja) 半導体不揮発性メモリとその書き込み方法
JP3553508B2 (ja) 発信回路
JPH11176153A (ja) 半導体集積回路
JP2003273352A (ja) 半導体装置