JPH08278885A - 強化されたデジタル信号プロセッサの方法および装置 - Google Patents

強化されたデジタル信号プロセッサの方法および装置

Info

Publication number
JPH08278885A
JPH08278885A JP8056949A JP5694996A JPH08278885A JP H08278885 A JPH08278885 A JP H08278885A JP 8056949 A JP8056949 A JP 8056949A JP 5694996 A JP5694996 A JP 5694996A JP H08278885 A JPH08278885 A JP H08278885A
Authority
JP
Japan
Prior art keywords
instruction
data bus
digital
unit
operably coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8056949A
Other languages
English (en)
Other versions
JP3665409B2 (ja
Inventor
Luis A Bonet
ルイス・エイ・ボネット
David Yatim
デビッド・ヤティム
Jr James W Girardeau
ジェイムズ・ダブリュ・ギラーディウ，ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH08278885A publication Critical patent/JPH08278885A/ja
Application granted granted Critical
Publication of JP3665409B2 publication Critical patent/JP3665409B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Microcomputers (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【課題】 低い電力消費および高い性能を有するＤＳＰ
および／またはＡＤＰＣＭトランスコーダを実現する。 【解決手段】 デジタル信号プロセッサ１０は１次デー
タバス１２、１次命令バス１４、プログラム制御ユニッ
ト１６、演算ユニット１８、乗算器２０を含む。プログ
ラム制御ユニット内で、マルチ命令ワードがプログラム
メモリ２２から１次命令バスに発行される。マルチ命令
ワードは論理および演算命令双方を同時に実行可能にす
る。演算ユニットは該演算ユニットをアキュムレータ３
４に結合する２次データバス４４を含む。演算ユニット
はまた符号拡張を有するバレルシフタ４８を有しデータ
のシフトに必要な操作数を低減する。演算論理ユニット
３２はさらに命令ごとの操作を少なくする複合演算機能
およびデジタルろ波におけるろ波操作のためにかつ演算
ユニットによって使用される乗算器５０を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は一般的には信号処
理システムに関し、かつより特定的には電力を低減した
デジタル信号プロセッサおよび適応差分（ａｄａｐｔｉ
ｖｅ ｄｉｆｆｅｒｅｎｔｉａｌ）パルス符号変調（Ａ
ＤＰＣＭ）コーダ／デコーダ（ＣＯＤＥＣ）に関する。
【０００２】
【従来の技術】デジタル信号プロセッサおよびＡＤＰＣ
Ｍコーデック（ＣＯＤＥＣ）は技術的に知られており、
かつそれらの設計および構造上の革新によってデジタル
をベースとした通信システムにおける大きな飛躍が支持
されている。デジタル信号プロセッサ（ＤＳＰ）は典型
的にはデータバス、命令バス、プログラム制御ユニッ
ト、データメモリ、プログラムメモリ、および演算ユニ
ットを含む。データバスはデータメモリ、外部メモリ、
演算ユニット、および制御ユニットの間でデータを転送
するための手段を提供する。命令バスは前記プログラム
制御ユニットがプログラムメモリから命令を取り出すこ
とができるようにする手段を提供し、かつそのような命
令を演算ユニットに提供する。命令およびデータを受け
ると、演算ユニットは該データに対して指示された操作
を行ない、該操作は論理的操作、演算機能、またはそれ
らの組み合わせとすることができる。
【０００３】ＡＤＰＣＭコーデックは典型的にはＤＳＰ
に含まれる構成要素ならびに付加的な構成要素から構成
される。該付加的な構成要素は典型的にはアナログ−デ
ジタル（Ａ／Ｄ）変換器およびデジタル−アナログ（Ｄ
／Ａ）変換器を含む。Ａ／Ｄ変換器は典型的にはシグマ
−デルタ変調器およびデジタルフィルタの双方を含む。
動作においては、前記シグマ−デルタ変調器はアナログ
信号を受けかつそのデジタル表現を生成する。デジタル
フィルタはこのデジタル表現をろ波してサンプリング処
理で導入されたノイズを除去する。得られたデジタル信
号はＤＳＰ部分で処理される。同時に、デジタル信号が
受信されかつＤＳＰ部分によって逆処理され（ｒｅｖｅ
ｒｓｅ ｐｒｏｃｅｓｓｅｄ）、続いてＤ／Ａ変換器に
提供される。Ｄ／Ａ変換器は受信デジタルフィルタ、デ
ジタル変調器、およびアナログフィルタを備え前記処理
されたデジタル信号をアナログ信号に変換する。
【０００４】よく知られているように、ＡＤＰＣＭコー
デックは、とりわけ、デジタルコードレス電話システム
において使用され、この場合ＡＤＰＣＭコーデックは携
帯用手持ち型ユニットおよびベースステーションの双方
に存在する。アナログデータは携帯用ユニットに配置さ
れたＡＤＰＣＭコーデックによってユーザに送信されか
つユーザから受信される。これらのＡＤＰＣＭコーデッ
クは、組み合わせて、携帯用ユニットとベースユニット
との間で、デジタル形式で、通信を可能にする。
【０００５】
【発明が解決しようとする課題】技術が進歩したため、
ＤＳＰおよびＡＤＰＣＭコーデックによる低電力消費の
要求が顕著になってきている。当業者が容易に理解する
ように、電力消費は、ＤＳＰまたはＡＤＰＣＭコーデッ
クのような、集積回路（ＩＣ）において、動作電圧を下
げることによって低減できる。しかしながら、動作電圧
が低下すると、ＤＳＰの構成部品のスイッチング時間が
増大する。増大したスイッチング時間を補償するため、
システムクロックはより低い速度で走行し、それによっ
てＤＳＰの動作速度を低下させる。
【０００６】ＤＳＰにおける、他の電力低減技術はバス
の容量、またはその影響または効果、を低減させること
である。知られているように、容量はバスの長さを短縮
することによって低減できる。これは容量を低減する
が、常には達成可能なものではない。より大きな容量の
ための過剰な電力消費はまたバスの使用を制限すること
によりあるいはシステムの動作速度を低下させることに
よって低減できる。これらの技術の各々は、付加的なダ
イ面積、より低い動作速度、またはより複雑な符号化の
ような関連する結果を有する。
【０００７】従って、電力消費要求がより低いが、上に
述べた制約のないＤＳＰおよび／またはＡＤＰＣＭコー
デックの必要性が存在する。
【０００８】
【課題を解決するための手段】一般に、本発明は低減さ
れた電力消費およびより高い性能を有するデジタル信号
プロセッサ（ＤＳＰ）および／または適応差分パルス符
号変調（ＡＤＰＣＭ）トランスコーダのための方法およ
び装置を提供する。これは２様の操作を含むよう命令ワ
ードを修正し、バレルシフト命令を使用し、かつ演算ユ
ニット内に第２のデータバスを加えることによって達成
される。そのような方法および装置により、低い電圧要
求を有するＤＳＰまたはＡＤＰＣＭコーデックの電力消
費が動作速度に影響を与えることなくあるいはダイを増
大することなく低減される。
【０００９】
【発明の実施の形態】図１は、１次データバス１２，１
次命令バス１４、プログラム制御ユニット１６、演算ユ
ニット１８を含むデジタル信号プロセッサ（ＤＳＰ）１
０を示す。１次データバス１２および１次命令バス１４
の双方は技術的によく知られた構造のものでありかつこ
こではこれ以上詳細には説明しない。
【００１０】プログラム制御ユニット１６はプログラム
メモリ２２、命令レジスタ２４、およびプログラムコン
トローラ２６を含む。プログラムメモリ２２はＤＳＰの
動作を制御するアルゴリズムを含む。これらのアルゴリ
ズムは複数の操作を含み、該複数の操作の内の少なくと
も幾つかはマルチ命令ワード（ｍｕｌｔｉ−ｉｎｓｔｒ
ｕｃｔｉｏｎ ｗｏｒｄｓ）を含むことが好ましい。こ
れらのマルチ命令ワードは従来のワードが含んでいたも
のよりも多くの情報を含み、かつ典型的には１つのマル
チ命令ワードで少なくとも２つの操作を可能にする。こ
のようにして、マルチ命令ワードは演算機能および論理
機能の双方を含むことができる。論理機能は分岐命令、
データ転送命令、あるいは任意の他の論理的命令を含む
ことができ、一方演算機能はＡ＋Ｂ，Ａ−Ｂ，Ａ ＡＮ
Ｄ（アンド） Ｂ，Ａ ＸＯＲ（排他的論理和） Ｂ，
−Ａ＋Ｂ，Ａ＋｜Ｂ｜，およびＡ＊Ｂのような数多くの
演算機能の内の任意のものを含むことができる。従っ
て、本発明のデジタルプロセッサ１０において利用可能
な演算操作はより多くの複雑な演算操作を与えられた数
のクロックサイクル内で行なうことができるようにす
る。複雑な演算操作が従来のＤＳＰよりも少ないサイク
ルで行なうことができるから、ＤＳＰ１０の電力消費が
低減される。このため、従来技術のプロセッサと比較し
てＤＳＰ１０の動作速度が低減できおよび／または入力
電圧が低減でき、従来技術のプロセッサと等価な性能レ
ベルを維持する。
【００１１】プログラムコントローラ２６は命令がどの
ようにしてプログラムメモリ２２から取り出されかつ命
令バス１４に発行されるかを決定する。プログラムコン
トローラ２６は命令レジスタ２４を制御する第１の制御
信号２８および第２の制御信号３０を生成する。命令レ
ジスタ２４は第１の制御信号２８が受信された時前記複
数の操作の内の少なくとも１つを一時的に格納しかつ第
２の制御信号３０が受信された時に命令を１次命令バス
１４によって演算ユニット１８に提供する。
【００１２】演算ユニット１８は演算論理ユニット３
２、アキュムレータ３４、第１の入力レジスタ３６、第
２の入力レジスタ３８、第１のマルチプレクサ４０、ラ
ッチ４２、第２のマルチプレクサ４６，および符号拡張
を備えたバレルシフタ（ｂａｒｒｅｌ ｓｈｉｆｔｅｒ
ｗｉｔｈ ｓｉｇｎ ｅｘｔｅｎｓｉｏｎ）４８を含
む。演算ユニット１８はまたプログラム制御ユニット１
６から１次命令バスによって命令を受けるための命令デ
コーダ４９を含むことが好ましい。
【００１３】演算論理ユニット３２は現在の命令で決定
される種々の演算操作を行なう。演算論理ユニット３２
はアキュムレータ３８にデータを提供し、ラッチ４２か
らおよびバレルシフタ４８からデータを受信する。デー
タは１次データバス１２を介して演算ユニット１８に入
り、かつ第１の入力レジスタ３６、第２の入力レジスタ
３８，第１のマルチプレクサ４０、および第２のマルチ
プレクサ４６に入れられる。データが演算ユニット１８
に入る経路は行われる命令によって決定される。さら
に、アルゴリズムによっては１次データバス１２によっ
て２つのデータ読み出しが行われることを要求するかも
しれない。従って、操作が行われるまでにデータをバッ
ファリングするため複数の入力経路およびレジスタが存
在する。第１の入力レジスタ３６、第１のマルチプレク
サ４０、および第２のマルチプレクサ４６の間のデータ
経路はデータが、必要に応じて、演算機能を行なうため
に伝達できるようにする。
【００１４】演算命令は演算論理ユニット３２が単に１
次データバス１２から直接受信したデータに操作を行な
うことを要求してもよい。しかしながら、多くの演算操
作はアキュムレータ３４の内容が再び計算において使用
されることを必要とする。従来のＤＳＰはアキュムレー
タ３４の内容が該アキュムレータ３４から、１次データ
バス１２を通り、第１の入力レジスタ３６、第２の入力
レジスタ３８、第１のマルチプレクサ４０、または第２
のマルチプレクサ４６へと転送し戻されることを必要と
した。この操作は典型的には余分のクロックサイクルを
必要としかつ演算ユニット１８が高い寄生容量を有する
１次データバス１２によるアクセスのために余分の電力
を消費するようにさせる。本発明のＤＳＰ１０は２次デ
ータバス４４を含み、該２次データバス４４はアキュム
レータ３４の内容を直接第１のマルチプレクサ４０に転
送する。２次データバス４４は１次データバス１２より
も低い寄生容量を有し、かつ従って、ＤＳＰ１０の電力
消費は引き続く操作においてアキュムレータ３４の内容
を使用する演算操作の間において低減される。さらに、
１次データバス１２はそのような操作の間に必要とされ
ないから、該１次データバス１２は他の操作のために使
用することができ、ＤＳＰ１０の性能をさらに増大させ
る。
【００１５】符号拡張を備えたバレルシフタ４８は符号
キャリーを持たないシフタよりも少ないサイクルでシフ
トが行なわれるようにする。従来のバレルシフタは符号
拡張を含んでおらずかつ従ってシフトされる値の先行部
分にゼロを挿入した。従って、従来のバレルシフタによ
れば、シフトされているデータの符号が損傷されていな
いことを保証するため得られた結果に対して余分の命令
を行なわなければならなかった。本発明のバレルシフタ
４８はシフトを行なうために必要とされるサイクル数を
低減し、かつ従って、シフトを行なうためにＤＳＰ１０
によって消費される電力を低減する。典型的な動作にお
いては、この改善のみでかなりの電力消費の節約を可能
にする。
【００１６】命令デコーダ４９は１次命令バス１４から
受信した操作を解釈しかつ該操作が条件付きであるかま
たは無条件、操作であるかを判定する。受信した操作が
条件付き操作である場合は、命令デコーダ４９はその条
件が適合しているか否かを判定する。その条件が適合し
ている場合、それは残りの命令を操作のために進める。
しかしながら、前記条件が適合していない場合は、それ
は該命令を操作のために演算ユニット１８に送らずかつ
不必要な操作を防止する。従来のＤＳＰは分岐命令を有
していた。しかしながら、非計算サイクル（ｎｏｎ−ｃ
ｏｍｐｕｔａｔｉｏｎａｌ ｃｙｃｌｅｓ）が行なわれ
る時に電力を消費した。本発明の条件付き命令により、
命令のより利口な実行が行なわれかつ無駄な命令は行な
われない。従って、命令デコーダ４９はまたＤＳＰ１０
の電力消費の低減を助ける。
【００１７】本発明のＤＳＰはまた演算乗算機能を行な
う外部乗算器２０を含むのが好ましい。該乗算器２０は
好ましくは乗算器５０、結果レジスタ５１、乗算コント
ローラ５２，乗算（または乗数）レジスタ５４，および
被乗数レジスタ５６を含む。乗算命令が命令デコーダ４
９において受信された時、該命令デコーダ４９は乗算器
２０を演算操作を行なうよう制御する。命令デコーダ４
９は乗算コントローラ５２に割込み信号５３を介して乗
算に備えるよう通知する。乗数レジスタ５４および被乗
数レジスタ５６は演算論理ユニット３２からデータを受
信しかつ該データを乗算器５０に供給する。乗算器５０
は、次に、結果を結果レジスタ５１に与え、該結果レジ
スタ５１はデータをラッチする。命令デコーダ４９は次
に１次データバス１２への前記結果の発行を制御するた
めに結果レジスタ５１に結果ルーティング信号を発行す
る。
【００１８】命令デコーダ４９は、条件付き命令の結論
を決定することにより、演算ユニット１８が不必要な命
令を行なうことを防止し、これはまた電力消費を低減す
る。さらに、２次データバス４４はアキュムレータ３４
が１次データバス１２にアクセスすることなく直接デー
タを第１のマルチプレクサ４０に伝達できるようにす
る。データバス１２による同等のデータ転送によるより
もこのデータ転送によればより少ない電力が消費され
る。符号拡張を備えたバレルシフタ４８はデータシフト
のために必要とされる操作の数を低減し、従って余分の
ステップを必要とすることなく符号の完全性を維持す
る。より少ない操作はＤＳＰ１０がより少ない電力を消
費することができるようにする。
【００１９】従って、本発明のＤＳＰ１０はより低いク
ロッキング周波数における性能を維持することによって
ＤＳＰ１０の電力消費を低減する重要な改善を含む。Ｄ
ＳＰ１０に対して利用できるマルチ命令ワードは命令が
並列に開始できるようにし、それによって与えられたタ
スクを行なうために必要なクロックサイクルを少なくす
る。さらに、演算ユニット１８にとって利用できる余分
の演算機能は同じ利点を与える。従って、本発明のＤＳ
Ｐ１０はより低い電圧およびより低いクロック周波数で
動作し、かつ従ってより少ない電力を消費する。
【００２０】図２は、本発明の適応差分パルス符号変調
器（ＡＤＰＣＭ）コーダ／デコーダ（コーデック：ＣＯ
ＤＥＣ）１００を示す。ＡＤＰＣＭコーデック１００は
ＤＳＰ１０を構成する構成要素ならびに付加的な構成要
素を含む。該付加的な構成要素はシグマ−デルタ変調器
１０４およびＡ／Ｄ−Ｄ／Ａデジタルフィルタ１１０を
含む。シグマ−デルタ変調器１０４はアナログ信号１０
２を該アナログ信号のデジタル表現１０６に変換する。
Ａ／Ｄ−Ｄ／Ａデジタルフィルタ１１０はデジタルフィ
ルタ（または送信デジタルフィルタ）１１２、受信デジ
タルフィルタ１１４，デジタル変調器１１５，アナログ
フィルタ１１６、乗算器５０、および乗算器コントロー
ラ５２を具備する。
【００２１】前記シグマ−デルタ変調器はアナログ信号
１０２を受信しかつ該アナログ信号のデジタル表現１０
６を生成する。デジタルフィルタ１１２はアナログ信号
のデジタル表現１０６を受信し、それをろ波してデータ
変換処理において生成される高周波ノイズを除去し、か
つ該データをリニアなフォーマット（ｌｉｎｅａｒｆｏ
ｒｍａｔ）で１次データバス１２に提供する。受信デジ
タルフィルタ１１４は１次データバス１２からリニアな
フォーマットでデータを受信し、該データをろ波し、か
つ該データをリニアなフォーマットでデジタル変調器１
１５に送信する。デジタル変調器１１５は前記デジタル
データを受信しかつ該データの縮小されたビット表現
（ｒｅｄｕｃｅｄ ｂｉｔ ｒｅｐｒｅｓｅｎｔａｔｉ
ｏｎ）を出力する。アナログフィルタ１１６は次にデジ
タル変調器１１５から信号を受信し、該信号をろ波し、
かつ交換されたアナログ信号１０８を出力する。典型的
には、変換されたアナログ信号１０８は次にスピーカを
介してユーザに伝送されあるいは標準的な電話線によっ
て中央局に伝送される。
【００２２】乗算器５０および乗算器コントローラ５２
はＡ／Ｄ−Ｄ／Ａデジタルフィルタ１１０によって行な
われるデジタルろ波処理における重要な機能を推進す
る。Ａ／Ｄ−Ｄ／Ａデジタルフィルタ１１０はデジタル
ろ波処理において使用するために専用の乗算器を必要と
するから、乗算器５０がＡ／Ｄ−Ｄ／Ａデジタルフィル
タ１１０内に存在する。しかしながら、本発明のＡＤＰ
ＣＭコーデック１００における構造は演算ユニット１８
が乗算操作を行なうためにＡ／Ｄ−Ｄ／Ａデジタルフィ
ルタ１１０内の乗算器５０にアクセスできるようにす
る。演算ユニット１８内に配置された、乗算または乗数
レジスタ５４および被乗数レジスタ５６は専用のデータ
ラインを介してデータを乗算器５０に供給する。演算ユ
ニット１８からの割込みライン５３は乗算器コントロー
ラ５２への入力を提供し、該乗算器コントローラ５２は
演算ユニット１８によるアクセスに応じて乗算器５０の
動作に割込みをかけあるいは動作を中断させる。
【００２３】演算ユニット１８が乗算操作を要求する場
合、それは乗数レジスタ５４に乗数値をロードしかつ被
乗数レジスタ５６に被乗数をロードする。演算ユニット
１８は次に乗算器コントローラに割り込み５３を発行す
る。乗算器コントローラ５２は乗算器５０に割込みをか
け、乗算器５０に乗数レジスタ５４および被乗数レジス
タ５６の内容をロードするよう指令し、かつ乗算器５０
に乗算を行なうよう指令する。いったん乗算が完了する
と、乗算器５０は乗算の結果を結果レジスタ５１に出力
しかつ次に結果ルーティング信号を介して演算ユニット
により指令されて１次データバス１２によって結果を選
択的に出力する。演算ユニット１８による乗算器５０の
使用は乗算サイクルの間にディスエーブルされるＡ／Ｄ
−Ｄ／Ａデジタルフィルタ１１０の操作にほとんど影響
を与えない。本発明のＡＤＰＣＭコーデック１００は、
従って、乗算器を、共に乗算器５０を必要とする、Ａ／
Ｄ−Ｄ／Ａデジタルフィルタ１１０および演算ユニット
１８の間で共有することによって電力消費の低減に貢献
する。
【００２４】図３はＤＳＰ１０またはＡＤＰＣＭコーデ
ック１００における命令の処理方法を示す。該方法は装
置の電力消費を低減するような方法で命令を処理する。
該方法はブロック１３０で始まり、そこである命令がプ
ログラムメモリ２２から命令レジスタ２４に取り出され
かつ１次命令バス１４を介して命令デコーダ４９に与え
られる．次に、判断ブロック１３２において、該命令が
条件付き命令であるか否かが判定される。もしそれが条
件付き命令であれば、本方法はブロック１３４に進み、
そこでその条件が適合しているか否かが判定される。も
し、ブロック１３４において、条件が適合していなけれ
ば、本方法はブロック１３０に戻る。従って、条件が満
たされない場合に電力消費が低減される。
【００２５】もし、判断ブロック１３２において、命令
が条件付き命令でないかあるいは条件が適合していれ
ば、本方法は判断ブロック１３６に進み、そこで該命令
がバレルシフト命令であるか否かが判定される。もし該
命令がバレルシフト命令であれば、本方法はブロック１
３８に進み、そこでキャリーと共にバレルシフトが行な
われる。ブロック１３８から本方法はブロック１４０に
進む。もしブロック１３６において、命令がバレルシフ
ト命令でなければ、本方法はブロック１４０に進み、そ
こで命令がアキュムレータ内容を必要とするか否かが判
定する。もし該命令がアキュムレータ内容が第１のマル
チプレクサ４０に書き込まれることを必要としていれ
ば、本方法はブロック１４２に進み、そこで２次データ
バス４４が使用されてアキュムレータ３４の内容を第１
のマルチプレクサ４０に転送する。ブロック１４２か
ら、本方法はブロック１４０に進む。
【００２６】もし、判断ブロック１４０において、命令
がアキュムレータ内容を必要としなければ、本方法は判
断ブロック１４４に進み、そこで命令がアドバンスド演
算操作（ａｄｖａｎｃｅｄ ａｒｉｔｈｍｅｔｉｃ ｏ
ｐｅｒａｔｉｏｎｓ）を必要とするか否かが判定され
る。もし命令がアドバンスド演算計算を必要とすれば、
本方法はブロック１４６に進み、そこでアドバンスド演
算命令が実行される。ブロック１４６から、本方法はブ
ロック１４８に進む。もし、判断ブロック１４４におい
て、命令がアドバンスド演算命令を必要としなければ、
本方法はブロック１４８に進み、そこで命令が乗算命令
であるか否かが判定される。もし命令が乗算命令であれ
ば、本方法はブロック１５０に進み、そこでＤＳＰ１０
に関連するデジタルフィルタ内に含まれる乗算器を使用
して乗算命令が実行される。ブロック１５０から、本方
法はブロック１３０に戻る。もし、ブロック１４８にお
いて、命令が乗算命令でなければ、本方法はブロック１
３０に戻る。
【００２７】
【発明の効果】本発明は低減された電力消費およびより
高い性能を有するデジタル信号プロセッサ（ＤＳＰ）お
よび／または適応差分パルス符号変調（ＡＤＰＣＭ）ト
ランスコーダのための方法および装置を提供する。その
ような方法および装置により、低い電圧要求を有するＤ
ＳＰまたはＡＤＰＣＭコーデックの電力消費が動作速度
に影響を与えることなくあるいはダイ面積を増大するこ
となく低減される。
【図面の簡単な説明】
【図１】本発明に係わるデジタル信号プロセッサを示す
ブロック図である。
【図２】本発明に係わる適応差分パルス符号変調器を示
すブロック図である。
【図３】本発明に係わるＤＳＰまたはＡＤＰＣＭコーデ
ックを実現するために使用される処理を示す論理図であ
る。
【符号の説明】
１０ デジタル信号プロセッサ（ＤＳＰ） １２ １次データバス １４ １次命令バス １６ プログラム制御ユニット １８ 演算ユニット ２２ プログラムメモリ ２４ 命令レジスタ ２６ プログラムコントローラ ３２ 演算論理ユニット ３４ アキュムレータ ３６ 第１の入力レジスタ ３８ 第２の入力レジスタ ４０ 第１のマルチプレクサ ４２ ラッチ ４８ 符号拡張を備えたバレルシフタ ４９ 命令デコーダ ５０ 乗算器 ５１ レジスタ ５２ 乗算器コントローラ ５４ 乗数レジスタ ５６ 被乗数レジスタ １０４ シグマ−デルタ変換器 １１０ Ａ／Ｄ−Ｄ／Ａデジタルフィルタ １１２ デジタルフィルタ １１４ 受信デジタルフィルタ １１５ デジタル変調器 １１６ アナログフィルタ
フロントページの続き (72)発明者 デビッド・ヤティム アメリカ合衆国テキサス州78746、オース チン、ウィッチウッド・ドライブ 1908 (72)発明者 ジェイムズ・ダブリュ・ギラーディウ，ジ ュニア アメリカ合衆国テキサス州78703、オース チン、チェリー・レーン 2900

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 デジタル信号プロセッサ（１０）であっ
    て、 （ａ）１次データバス（１２）、 （ｂ）１次命令バス（１４）、 （ｃ）前記１次命令バス（１４）に動作可能に結合され
    たプログラム制御ユニット（１６）であって、該プログ
    ラム制御ユニット（１６）は、（ｉ）アルゴリズムを記
    憶するプログラムメモリ（２２）であって、該アルゴリ
    ズムは複数の操作を含み、かつ該複数の操作の内の少な
    くとも幾つかはマルチ命令ワードを含むもの、（ｉｉ）
    第１の制御信号が受信された時に前記複数の操作の内の
    少なくとも１つを一時的に記憶しかつ第２の制御信号が
    受信された時に前記複数の操作の内の少なくとも１つを
    前記１次命令バス（１４）に提供する命令レジスタ（２
    ４）、そして（ｉｉｉ）前記プログラムメモリ（２２）
    に動作可能に結合されたプログラムコントローラ（２
    ６）であって、該プログラムコントローラ（２６）は第
    １および第２の制御信号を発生するもの、を含む前記プ
    ログラム制御ユニット（１６）、そして （ｄ）前記プログラム制御ユニット（１６）および前記
    １次データバス（１２）に動作可能に結合された演算ユ
    ニット（１８）であって、該演算ユニット（１８）は、
    （ｉ）演算論理ユニット（３２）、（ｉｉ）前記演算論
    理ユニット（３２）および前記１次データバス（１２）
    に動作可能に結合されたアキュムレータ（３４）、（ｉ
    ｉｉ）前記１次データバス（１２）に動作可能に結合さ
    れた第１の入力レジスタ（３６）、（ｉｖ）前記１次デ
    ータバス（１２）に動作可能に結合された第２の入力レ
    ジスタ（３８）、（ｖ）前記第１の入力レジスタ（３
    ６）、前記１次データバス（１２）、前記演算論理ユニ
    ット（３２）、および前記アキュムレータ（３４）に動
    作可能に結合された第１のマルチプレクサ（４０）であ
    って、該第１のマルチプレクサ（４０）は２次データバ
    ス（４４）を介して前記アキュムレータ（３４）に結合
    され、該２次データバス（４４）は前記１次データバス
    （１２）よりも少ない寄生容量を有するもの、（ｖｉ）
    前記第２の入力レジスタ（３８）、前記１次データバス
    （１２）、および前記第１の入力レジスタ（３６）に動
    作可能に結合された第２のマルチプレクサ（４６）、そ
    して（ｖｉｉ）符号拡張を備えたバレルシフタ（４８）
    であって、該バレルシフタ（４８）は前記第２のマルチ
    プレクサ（４６）および前記演算論理ユニット（３２）
    に動作可能に結合されているもの、を含む前記演算ユニ
    ット（１８）、 を具備することを特徴とするデジタル信号プロセッサ
    （１０）。
  2. 【請求項２】 適応差分パルス符号変調器（１００）で
    あって、 （ａ）１次データバス（１２）、 （ｂ）１次命令バス（１４）、 （ｃ）前記１次命令バス（１４）に動作可能に結合され
    たプログラム制御ユニット（１６）であって、該プログ
    ラム制御ユニット（１６）は、（ｉ）アルゴリズムを記
    憶するプログラムメモリ（２２）であって、該アルゴリ
    ズムは複数の操作を含み、かつ該複数の操作の内の少な
    くとも幾つかはマルチ命令ワードを含むもの、（ｉｉ）
    第１の制御信号が受信された時に前記複数の操作の内の
    少なくとも１つを一時的に受信しかつ記憶し、かつ第２
    の制御信号が受信された時に前記複数の操作の内の少な
    くとも１つを前記１次命令バス（１４）に提供する命令
    レジスタ（２４）、そして（ｉｉｉ）前記プログラムメ
    モリ（２２）に動作可能に結合されたプログラムコント
    ローラ（２６）であって、該プログラムコントローラ
    （２６）は第１および第２の制御信号を発生するもの、
    を含む前記プログラム制御ユニット（１６）、 （ｄ）前記プログラム制御ユニット（１６）および前記
    １次データバス（１２）に動作可能に結合された演算ユ
    ニット（１８）であって、該演算ユニット（１８）は、
    （ｉ）演算論理ユニット（３２）、（ｉｉ）前記演算論
    理ユニット（３２）および前記１次データバス（１２）
    に動作可能に結合されたアキュムレータ（３４）、（ｉ
    ｉｉ）前記１次データバス（１２）に動作可能に結合さ
    れた第１の入力レジスタ（３６）、（ｉｖ）１次データ
    バス（１２）に動作可能に結合された第２の入力レジス
    タ（３８）、（ｖ）前記第１の入力レジスタ（３６）、
    前記１次データバス（１２）、前記演算論理ユニット
    （３２）、および前記アキュムレータ（３４）に動作可
    能に結合された第１のマルチプレクサ（４０）であっ
    て、該第１のマルチプレクサ（４０）は２次データバス
    （４４）を介して前記アキュムレータ（３４）に結合さ
    れ、該２次データバス（４４）は前記１次データバス
    （１２）よりも少ない寄生容量を有するもの、（ｖｉ）
    前記第２の入力レジスタ（３８）、前記１次データバス
    （１２）、および前記第１のマルチプレクサ（４０）に
    動作可能に結合された第２のマルチプレクサ（４６）、
    そして（ｖｉｉ）符号拡張を備えたバレルシフタ（４
    ８）であって、該バレルシフタ（４８）は前記第２のマ
    ルチプレクサ（４６）および前記演算論理ユニット（３
    ２）に動作可能に結合されているもの、を含む前記演算
    ユニット（１８）、そして （ｅ）アナログ−デジタル・デジタル−アナログ・デジ
    タルフィルタ（１１０）であって、（ｉ）アナログ信号
    を受信しかつ該アナログ信号のデジタル表現を生成する
    シグマ−デルタ変換器（１０４）、（ｉｉ）前記シグマ
    −デルタ変換器（１０４）に動作可能に結合されたデジ
    タルフィルタ（１１２）であつて，該デジタルフィルタ
    （１１２）は前記アナログ信号のデジタル表現をろ波し
    てろ波された信号を生成し、該ろ波された信号は前記１
    次データバス（１２）に供給されるもの、（ｉｉｉ）前
    記１次データバス（１２）から受信されたデジタル情報
    に基づきろ波されたデジタル情報を生成する受信デジタ
    ルフィルタ（１１４）、そして（ｉｖ）前記受信デジタ
    ルフィルタ（１１４）に動作可能に結合されたアナログ
    フィルタ（１１６）であって、該アナログフィルタ（１
    １６）は前記ろ波されたデジタル情報をアナログ信号に
    変換するもの、を含むアナログ−デジタル・デジタル−
    アナログ・デジタルフィルタ（１１０）、 を具備することを特徴とする適応差分パルス符号変調器
    （１００）。
  3. 【請求項３】 デジタル信号プロセッサ（１０）内での
    命令の処理方法であって、 （ａ）命令を取り出す段階、 （ｂ）該命令がマルチ命令ワードである場合に複数の操
    作を行なう段階、 （ｃ）前記命令がバレルシフト命令である場合にキャリ
    ーと共にバレルシフト操作を行なう段階、 （ｄ）前記命令がアキュムレータ（３４）からのデータ
    を必要とする場合に２次データバス（４４）を介して第
    １のマルチプレクサ（４０）にアキュムレータ（３４）
    からデータを転送する段階、 （ｅ）前記命令が演算命令である場合に演算計算を行な
    う段階、そして （ｆ）前記命令が乗算命令である場合に乗算を行なうた
    めにデジタルフィルタ（１１０）内に配置された乗算器
    （５０）を使用する段階、 を具備することを特徴とするデジタル信号プロセッサ
    （１０）内での命令の処理方法。
JP05694996A 1995-03-02 1996-02-20 強化されたデジタル信号プロセッサの方法および装置 Expired - Fee Related JP3665409B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/397,447 1995-03-02
US08/397,447 US5600674A (en) 1995-03-02 1995-03-02 Method and apparatus of an enhanced digital signal processor

Publications (2)

Publication Number Publication Date
JPH08278885A true JPH08278885A (ja) 1996-10-22
JP3665409B2 JP3665409B2 (ja) 2005-06-29

Family

ID=23571238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05694996A Expired - Fee Related JP3665409B2 (ja) 1995-03-02 1996-02-20 強化されたデジタル信号プロセッサの方法および装置

Country Status (3)

Country Link
US (2) US5600674A (ja)
EP (1) EP0730238A3 (ja)
JP (1) JP3665409B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2103673B1 (es) * 1994-12-30 1998-05-01 Alcatel Citesa Interfaz pcm multilinea para procesado de señal.
JP3743789B2 (ja) * 1996-10-24 2006-02-08 株式会社ルネサステクノロジ メモリとプロセサとが同一チップ上に形成されたマイクロコンピュータ
US5995579A (en) * 1996-12-19 1999-11-30 Vlsi Technology, Inc. Barrel shifter, circuit and method of manipulating a bit pattern
US6078937A (en) 1996-12-19 2000-06-20 Vlsi Technology, Inc. Barrel shifter, circuit and method of manipulating a bit pattern
US6078620A (en) * 1997-07-31 2000-06-20 Lucent Technologies, Inc. Method and apparatus for performing adaptive differential pulse code modulation
CN1187965C (zh) 1999-11-17 2005-02-02 索尼公司 数字信号处理设备和方法
CN100545804C (zh) * 2003-08-18 2009-09-30 上海海尔集成电路有限公司 一种基于cisc结构的微控制器及其指令集的实现方法
ITMI20040600A1 (it) * 2004-03-26 2004-06-26 Atmel Corp Sistema dsp su chip a doppio processore a virgola mobile nel dominio complesso
EP1728171A2 (en) * 2004-03-26 2006-12-06 Atmel Corporation Dual-processor complex domain floating-point dsp system on chip
GB2428842A (en) * 2004-05-19 2007-02-07 Arc Int Microprocessor architecture
US7747088B2 (en) * 2005-09-28 2010-06-29 Arc International (Uk) Limited System and methods for performing deblocking in microprocessor-based video codec applications
CN101178644B (zh) * 2006-11-10 2012-01-25 上海海尔集成电路有限公司 一种基于复杂指令集计算机结构的微处理器架构
KR101840292B1 (ko) * 2011-12-06 2018-03-20 삼성전자주식회사 모뎀과 알에프칩 사이 인터페이스를 제공하는 장치 및 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196751B1 (en) * 1985-02-12 1995-08-23 Texas Instruments Incorporated Microprocessor with block move instruction
US4713748A (en) * 1985-02-12 1987-12-15 Texas Instruments Incorporated Microprocessor with block move instruction
KR870009295A (ko) * 1986-03-28 1987-10-24 엔. 라이스 머레트 멀티플렉스된 바이패스 경로를 갖고있는 비트 슬라이스 프로세서용 alu
US5276819A (en) * 1987-05-01 1994-01-04 Hewlett-Packard Company Horizontal computer having register multiconnect for operand address generation during execution of iterations of a loop of program code
US4926355A (en) * 1987-07-02 1990-05-15 General Datacomm, Inc. Digital signal processor architecture with an ALU and a serial processing section operating in parallel
US6230255B1 (en) * 1990-07-06 2001-05-08 Advanced Micro Devices, Inc. Communications processor for voice band telecommunications
JP2959104B2 (ja) * 1990-10-31 1999-10-06 日本電気株式会社 信号処理プロセッサ
US5128890A (en) * 1991-05-06 1992-07-07 Motorola, Inc. Apparatus for performing multiplications with reduced power and a method therefor
US5218564A (en) * 1991-06-07 1993-06-08 National Semiconductor Corporation Layout efficient 32-bit shifter/register with 16-bit interface
JP3066241B2 (ja) * 1993-12-28 2000-07-17 株式会社エフ・エフ・シー ディジタルフィルタ及び同ディジタルフィルタを用いたオーバサンプリング型アナログ／ディジタル変換器

Also Published As

Publication number Publication date
EP0730238A2 (en) 1996-09-04
US5826100A (en) 1998-10-20
EP0730238A3 (en) 1998-03-25
US5600674A (en) 1997-02-04
JP3665409B2 (ja) 2005-06-29

Similar Documents

Publication Publication Date Title
US7840777B2 (en) Method and apparatus for directing a computational array to execute a plurality of successive computational array instructions at runtime
JPH08278885A (ja) 強化されたデジタル信号プロセッサの方法および装置
US5864706A (en) Digital signal processing apparatus and information processing system
EP1293891A3 (en) Arithmetic processor
EP0295646B1 (en) Arithmetic operation processing apparatus of the parallel processing type and compiler which is used in this apparatus
EP0901067A2 (en) Method and system for executing operations on denormalised numbers
US20240004663A1 (en) Processing device with vector transformation execution
JP3479385B2 (ja) 情報処理装置
JP2003186567A (ja) マイクロプロセッサ
JPH08123769A (ja) 並列プロセッサ
JP3762024B2 (ja) デジタル信号プロセッサで利得制御を可能にする方法，装置およびコンピュータの命令
JPH11307725A (ja) 半導体集積回路
JP5370352B2 (ja) Ｓｉｍｄ型プロセッサアレイシステム及びそのデータ転送方法
WO2001009713A1 (en) Arithmetic unit with, and method of selectively delaying a multiplication result
US6389528B2 (en) Processor with a control instruction for sending control signals without interpretation for extension of instruction set
US20040068329A1 (en) Method and apparatus for general purpose computing
Komori et al. A 40-MFLOPS 32-bit floating-point processor with elastic pipeline scheme
Tsao et al. Parameterized and low power DSP core for embedded systems
JP3462670B2 (ja) 演算実行方法及び演算装置
JP2000231488A (ja) プロセッサ
JPH0391028A (ja) パイプライン処理装置
KR950014162B1 (ko) 파이프라인(Pipeline)이 구비된 프로세서에서 간단한 반복명령어의 구현방법
JPH09319453A (ja) 低消費電力マイクロプロセッサ
JP2003337694A (ja) シフト回路
JP2004110528A (ja) 信号処理回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees