JP5370352B2 - Simd型プロセッサアレイシステム及びそのデータ転送方法 - Google Patents

Simd型プロセッサアレイシステム及びそのデータ転送方法 Download PDF

Info

Publication number
JP5370352B2
JP5370352B2 JP2010501931A JP2010501931A JP5370352B2 JP 5370352 B2 JP5370352 B2 JP 5370352B2 JP 2010501931 A JP2010501931 A JP 2010501931A JP 2010501931 A JP2010501931 A JP 2010501931A JP 5370352 B2 JP5370352 B2 JP 5370352B2
Authority
JP
Japan
Prior art keywords
data
storage unit
processing elements
value
processing element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010501931A
Other languages
English (en)
Other versions
JPWO2009110497A1 (ja
Inventor
昭倫 京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010501931A priority Critical patent/JP5370352B2/ja
Publication of JPWO2009110497A1 publication Critical patent/JPWO2009110497A1/ja
Application granted granted Critical
Publication of JP5370352B2 publication Critical patent/JP5370352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8015One dimensional arrays, e.g. rings, linear arrays, buses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/3004Arrangements for executing specific machine instructions to perform operations on memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30072Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30076Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087Synchronisation or serialisation instructions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3824Operand accessing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3824Operand accessing
    • G06F9/3826Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
    • G06F9/3828Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage with global bypass, e.g. between pipelines, between clusters
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • G06F9/3887Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]

Description

本発明は、複数の命令を同時に発行可能な制御プロセッサによって制御される複数の相互結合したプロセッシングエレメントで構成されるSIMD型プロセッサアレイシステム及びそのデータ転送方法に関する。
従来から、ビデオ信号などの画像処理用にSIMD(Single Instruction Multiple Data)型プロセッサアレイシステムが用いられている。
例えば、非特許文献1で提示されているSIMD型プロセッサアレイでは、図12に示すように一端から順に画像データを入出力させた上、SIMD型制御に基づき、各プロセッシングエレメント(以下「PE(Processing Unit)」)510は、制御プロセッサ(以下「CP(Control Processor)」)520から放送される命令を自ローカルメモリ上のデータに適用することにより、PE数分だけの並列処理を実現している。また、全PEが一斉に同一方向で同じ距離だけ離れた他PEへデータを送ると同時に、他PEから届けられるデータをも同時に受け取るという、SIMD型プロセッサアレイではもっとも一般的なPE間データ転送技術が開示されている。
一方、今後SIMD型プロセッサアレイシステムがより多様で複雑なアプリケーションにも対応できるようにするためには、PE間でのより自由なデータのやりとりを可能にするための技術が望まれている。これに関し、例えば、特許文献1ではより複雑な転送パタンを実現するための手法が、特許文献2では格子状に結合されたPEアレイのPE間結合線のより効果的な利用方法がそれぞれ開示されている。
特開2005−267615号公報 特開平06−075986号公報 京 昭倫著、「128個の4ウェイVLIW型RISCコアを集積した車載向け動画認識LSI」、電子情報通信学会研究会報告、集積回路研究会(ICD)、2003年5月、Vol.103、No.89、pp.19−24
前述した関連技術を用いることで、相異なる距離に位置する他PEからデータを受け取ったり、あるいは相異なる距離に位置する他PEへデータを送ったりする機能を実現することができる。しかし、PE毎のデータ転送距離が異なると、転送動作の終了タイミングがPE毎で異なってくるため、SIMD型制御の下では、全PEが転送動作を終了するまで次の動作、あるいは次の命令に移行できない。そのため、一度の転送に要する時間あるいはマシンサイクル数は、通常、送受信し合うPE同士の最長格子距離に比例してしまう。
これは、例えばサイクル毎に格子距離1を各転送データが移動可能で、かつ最も離れたPE同士の格子距離がL(Lは1より大きい自然数)のPE間ネットワークを利用する場合に、Lの転送距離で送受信し合うPEのペアが1つでも存在すれば、全体のデータ転送処理が終了するまでに要するサイクル数がLに律速されてしまうことを意味する。従って、転送パタンにもよるが、多くのケースでは、PE間の相互結合線、すなわちPE間ネットワークの稼働率が低くなってしまうという問題点が存在していた。
こうした問題点は、PE間によるデータ転送を例えばPEでの演算処理のバックグラウンドで動作させれば、多少処理性能への影響を緩和できる。しかし、この場合には、転送データを一時格納するバッファ類といったハードウェア資源を多く用意する必要が発生したり、各種データ転送方式に柔軟に対応できなくなったりするといった別の問題点が発生する。
本発明の目的は、複数の命令を同時に発行可能な制御プロセッサによって制御される複数の相互結合したプロセッシングエレメントで構成されるSIMD型プロセッサアレイシステムにおいて、プロセッシングエレメント毎に相異なる格子距離に位置する他プロセッシングエレメントとの間でデータ転送を行う場合、少量の追加ハードウェア資源で実装でき、高いプロセッシングエレメント間ネットワークの稼働率を実現でき、多様なデータ転送方式に対応可能な柔軟性の高いSIMD型プロセッサアレイシステム及びそのデータ転送方法を提供することにある。
上記目的を達成するため、本発明に係るSIMD型プロセッサアレイシステムは、複数の命令を同時に発行可能な制御プロセッサと、前記制御プロセッサにより制御される複数の相互結合したプロセッシングエレメントを有するプロセッシングエレメントアレイと、を備え、前記制御プロセッサは、前記複数のプロセッシングエレメントに対し、プロセッシングエレメント間データシフト命令を発行し、前記複数のプロセッシングエレメントは、転送データ記憶部と、転送データ取込み記憶部と、ID記憶部とを有し、前記プロセッシングエレメント間データシフト命令に従い、隣接プロセッシングエレメントの前記転送データ記憶部の内容の全部を自プロセッシングエレメントの前記転送データ記憶部にコピーするデータ送出動作と、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部と前記自プロセッシングエレメントの前記ID記憶部の内容が一致すれば、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部または全部を自プロセッシングエレメントの前記転送データ取込み記憶部にコピーするデータ取込み動作とを行うことを特徴とする。
また、本発明に係るSIMD型プロセッサアレイシステムのデータ転送方法は、複数の命令を同時に発行可能な制御プロセッサが、前記制御プロセッサにより制御されるプロセッシングエレメントアレイの複数の相互結合したプロセッシングエレメントに対し、プロセッシングエレメント間データシフト命令を発行し、前記複数のプロセッシングエレメントが、前記プロセッシングエレメント間データシフト命令に従い、隣接プロセッシングエレメントの転送データ記憶部の内容の全部を自プロセッシングエレメントの転送データ記憶部にコピーするデータ送出動作と、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部と前記自プロセッシングエレメントのID記憶部の内容が一致すれば、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部または全部を自プロセッシングエレメントの転送データ取込み記憶部にコピーするデータ取込み動作とを行うことを特徴とする。
本発明によれば、複数の命令を同時に発行可能な制御プロセッサによって制御される複数の相互結合したプロセッシングエレメントで構成されるSIMD型プロセッサアレイシステムにおいて、プロセッシングエレメント毎に相異なる格子距離に位置する他プロセッシングエレメントとの間でデータ転送を行う場合、少量の追加ハードウェア資源で実装でき、高いプロセッシングエレメント間ネットワークの稼働率を実現でき、多様なデータ転送方式に対応可能な柔軟性の高いSIMD型プロセッサアレイシステム及びそのデータ転送方法を提供することができる。
本発明の第1〜第8の実施例に係るSIMD型プロセッサアレイシステムの概略構成を示すブロック図である。 本発明の第1〜第8の実施例に係るSIMD型プロセッサアレイシステムの主な構成要素間の結線を示すブロック図である。 本発明の第1〜第8の実施例に係るSIMD型プロセッサアレイシステムの制御回路構成を示すブロック図である。 本発明の第8の実施例に係るSIMD型プロセッサアレイシステムにおいて、相異なる距離に位置するPE間での一回のみのデータ転送を行う場合の動作を説明するプログラムコードを示す図である。 本発明の第8の実施例に係るSIMD型プロセッサアレイシステムで利用する転送データのフォーマットを説明した図である。 本発明の第8の実施例に係るSIMD型プロセッサアレイシステムにおいて、宛先ID方式を用いて、相異なる距離に位置するPE間での一回のみのデータ転送を行う場合の初期状態と、その後のサイクル毎の動作結果とを説明する図である。 本発明の第8の実施例に係るSIMD型プロセッサアレイシステムにおいて、カウンタ方式を用いて相異なる距離に位置するPE間での一回のみのデータ転送を行う場合の初期状態と、その後のサイクル毎の動作結果とを説明する図である。 本発明の第8の実施例に係るSIMD型プロセッサアレイシステムにおいて、相異なる距離に位置するPE間での連続した複数のデータ転送を行う場合の動作を説明するプログラムコードを示す図である。 本発明の第8の実施例に係るSIMD型プロセッサアレイシステムにおいて、宛先ID方式を用いて、相異なる距離に位置するPE間での連続した複数のデータ転送を行う場合の初期状態を説明する図である。 本発明の第8の実施例に係るSIMD型プロセッサアレイシステムにおいて、宛先ID方式を用いて、相異なる距離に位置するPE間での連続した複数のデータ転送を行う場合のサイクル毎の動作結果を説明する図である。 図10に続いて、本発明の第8の実施例に係るSIMD型プロセッサアレイシステムにおいて、宛先ID方式を用いて、相異なる距離に位置するPE間での連続した複数のデータ転送を行う場合のサイクル毎の動作結果を説明する図である。 関連技術のSIMD型プロセッサアレイシステムの概略構成を示すブロック図である。
符号の説明
100 SIMD型プロセッサアレイシステム
101 プロセッシングエレメント(PE)
110 制御プロセッサ(CP)
120 PE間結合ネットワーク(結合線)
121 転送バッファ(MBF)
1211 隣接PEの転送バッファ(MBF)
200 転送データ
201 ネットワーク制御回路(NCTL)
202 送信回数カウンタ(SCNT)
203 受信回数カウンタ(RCNT)
204 受信バッファ(RBUF)
205 送信バッファ(SBUF)
206 ステータス値(STATUS)
207 動作モードレジスタ(MODE)
208 受信成立フラグ(RFLG)
209 送信成立フラグ(SFLG)
210 IDバッファ(IDB)
211 データ転送中フラグ(FFLG)
220 演算器群
221 ローカルメモリ(IMEM)
222 汎用レジスタおよび条件フラグ群
301 組合せ回路部
302 SSFT命令(PE間データシフト命令)
303 RBUF、RFLG、SFLGの各更新値
304 RCNT、SCNTの各更新値
305 MBFの更新値
411〜415 第1〜第5AND回路
420 OR回路
421〜424 第1〜第4OR回路
431〜435 第1〜第5マルチプレクサ(データセレクタ)、
441〜444 第1〜第4判定回路
451、452 第1、第2減算回路
次に、本発明の実施の形態に係るSIMD型プロセッサアレイシステム及びそのデータ転送方法について、図面を参照して詳細に説明する。
本実施の形態のSIMD型プロセッサアレイシステムは、複数の相互結合したプロセッシングエレメント(以下「PE」)で構成されるプロセッシングエレメントアレイ(以下「PEアレイ」)と、PEアレイ全体へ命令を発行する、複数の命令を同時に発行可能な制御プロセッサ(以下「CP」)とを有する。
CPは、1ビットのデータ転送中フラグ(以下「FFLG」)を備える。また、CPは、命令セット内にPE間データシフト命令(以下「SSFT命令」)を含む。
PEアレイ内の各PEは、自PE内の記憶手段として、転送バッファ(転送データ記憶部)(以下「MBF」)、受信バッファ(転送データ取込み記憶部)(以下「RBUF」)、送信バッファ(送信データ記憶部)(以下「SBUF」)、受信回数カウンタ(以下「RCNT」)、送信回数カウンタ(以下「SCNT」)、動作モードレジスタ(以下「MODE」)、IDバッファ(ID記憶部)(以下「IDB」)を備える。これらの各記憶手段は、PEのデータパス内に通常存在する汎用レジスタ等の既存記憶手段を流用して構成される。
また、PEアレイ内の各PEは、自PE内の記憶手段として、受信成立フラグ(以下「RFLG」)、送信成立フラグ(以下「SFLG」)を備える。これらの各記憶手段は、PEのデータパス内に通常存在する条件フラグ等の既存記憶手段を流用して構成される。
さらに、PEアレイ内の各PEは、自PE内の制御手段として、ネットワーク制御回路(以下「NCTL」)を備える。NCTLは、サイクル毎に、自PE内の前記各記憶手段および隣接PEのMBF(以降「隣接MBF」と呼ぶ。)の内容を入力とし、CPが発行するSSFT命令の指定に従い、下記条件に従い、自PE内に存在するMBF、RBUF、RCNT、SCNT、RFLG、SFLG、FFLGの更新を制御する。なお、MODEで指定されるカウンタ方式と、非カウンタ方式(発信元ID方式、宛先ID方式)の詳細については後述する。
1)MBFの更新制御
NCTLは、「同サイクルにSSFT命令が実行」された場合に限り、「MODEの値が非カウンタ方式を指定し、かつ、SCNTの値が非ゼロであり、かつ、隣接MBFの有効無効を示すフィールドの値が無効を示す値を持つ」場合、あるいは「MODEが非カウンタ方式を指定し、かつ、SCNTの値が非ゼロであり、かつ、RBUFの内容を隣接MBFの内容で更新した」場合に、MBFの内容をSBUFの内容で更新し、それ以外の場合に、MBFの内容を隣接MBFの内容で更新する。
2)RBUFの更新
NCTLは、「同サイクルにSSFT命令が実行」された場合に限り、「MODEの値が非カウンタ方式を指定し、かつ、RCNTの値が非ゼロであり、かつ、IDBの値と隣接MBFのIDを表現した部分の値とが一致する」場合、あるいは「MODEがカウンタ方式を指定し、かつ、RCNTの値がPE間ネットワークでの最小格子距離(以下「DIST」)よりも小さい」場合に、RBUFの内容を隣接MBFの内容で更新する。
3)RCNTの更新
NCTLは、「同サイクルにSSFT命令が実行」された場合に限り、「MODEの値が非カウンタ方式を指定し、かつ、RBUFの内容を隣接MBFの内容で更新」した場合に、RCNTの値から1を減算した値(RCNT−1)で、あるいは、「MODEの値がカウンタ方式を指定し、かつ、RCNTの値がDIST以上を示す」場合に、RCNTの値からDISTの値を減算した値(RCNT−DIST)で、それぞれRCNTの値を更新する。
4)SCNTの更新
NCTLは、「同サイクルにSSFT命令が実行」された場合に限り、「MBFの内容をSBUFの内容で更新」した場合に、SCNTの値から1を減算した値(SCNT−1)で、SCNTの値を更新する。
5)RFLGの更新
NCTLは、「同サイクルにSSFT命令が実行」された場合に限り、「RBUFの内容が隣接MBFの内容で更新された」場合に、RFLGの値を「1」、それ以外の場合に、RFLGの値を「0」に更新する。
6)SFLGの更新
NCTLは、「同サイクルにSSFT命令が実行」された場合に限り、「MBFの内容がSBUFの内容で更新された」場合に、SFLGの値を「1」、それ以外の場合に、SFLGの値を「0」に更新する。
7)FFLGの更新
NCTLは、「同サイクルにSSFT命令が実行」された場合に限り、「データ転送動作に参加する全PEのRCNTの値とSCNTの値のいずれかが非ゼロである」場合に、FFLGの値を「1」、それ以外の場合に、FFLGの値を「0」に更新する。
以下、上記のカウンタ方式と、非カウンタ方式(発信元ID方式、宛先ID方式)とについて説明する。
A)カウンタ方式
本実施の形態では、PE間で転送し合う必要があるのが単一のデータのみ、かつ発信元PEから受信側PEまでの格子距離情報が受信側PEで保持されている場合、以下に述べる「カウンタ方式」でデータ転送を行う。その場合は、関連技術と類似したネットワーク稼動率で、相異なる距離に位置するPE間でのデータ転送を実現できる。
まず、SSFT命令の発行に先立ち、データ転送動作に参加するPE毎が自PE内の各記憶手段の値を次のようにセットする。
a)MODEの値:「カウンタ方式」指定を表す値である「1」
b)RCNTの値:受信したいデータの発信元PEの自PEからみた格子距離値
c)SCNTの値:ゼロ
d)MBFの内容:各PEの送信データ
次に、CPが、FFLGが「0」となるまで、すなわちデータ転送動作に参加する全PEのRCNTの値がゼロになるまで、SSFT命令を繰り返し発行するよう命令制御を行う。こうすることで、当初自MBFに格納された各PEの送信データは、受信側PEのRBUFに格納されるようになる。
上記により、SSFT命令の繰り返し発行することで、データ転送動作に参加する全PEの元へ、ある相対格子距離に位置する所望の他PEからの送信データが届けられる。
B)非カウンタ方式
本実施の形態では、相異なる距離に位置するPE間で連続した複数のデータ転送を行う必要がある場合、以下に述べる「発信元ID方式」あるいは「宛先ID方式」のいずれかの「非カウンタ方式」でデータ転送を行う。これにより、それら複数のデータ転送事象を重畳した形で実施でき、ネットワーク稼動率を高め、結果的に転送終了までに要する総サイクル数を減らすことができるようになる。
B−1)発信元ID方式
発信元PEのID情報を受信側PEが保持している場合では、以下に述べる「発信元ID方式」でデータ転送を行う。
まず、SSFT命令の発行に先立ち、データ転送動作に参加するPE毎が自PE内の各記憶手段の値を次のようにセットする。
a)MODEの値:「非カウンタ方式」指定を表す値である「0」
b)RCNTの値:受信回数
c)SCNTの値:送信回数
d)IDBの値:最初に受信したいデータの発信元PEのID番号
e)MBFの内容:最初の送信データ
d)SBUFの内容:次送信データ
なお、各送信データは、「データ(DATA)」フィールド、「ID」フィールド、そして有効無効を示す「VALID」フィールドで構成される。これらの各フィールドには、次の値が格納される。
x)「データ」フィールド:送信データの本体
y)「ID」フィールド:自PEのID情報
z)「VALID」フィールド:「有効」を示す値
その他、データ転送動作に参加しないPEでも、MBFの内容を「VALID」フィールドが「無効」を示す送信データにセットしておくものとする。
次に、CPが、FFLGが「0」となるまで、すなわちデータ転送動作に参加する全PEのRCNTの値とSCNTの値が共にゼロになるまで、SSFT命令と共に、次の条件付ストア命令、条件付ロード命令をサイクル毎に繰り返し発行する。
各PEのNCTLは、条件付ストア命令が発行された場合、RFLGの値が「1」なら、RBUFの内容をPE毎に通常存在する大容量記憶領域(以降、「IMEM」と呼ぶ)へ退避させる。また、各PEのNCTLは、条件付ロード命令が発行された場合、RFLGの値が「1」ならば、IMEMから次に受信したいデータの発信元PEのID情報をIDBにロードし、SFLGの値が「1」ならば、IMEMから新しい次送信データをSBUFにロードする。
これらにより、当初自MBF、SBUF、IMEMの所定場所に格納されたPE毎のSCNT個の送信データは、受信側PEのIMEMの所定場所およびRBUF内にPE毎のRCNT個だけ格納された状態となる。
B−2)宛先ID方式
次に、宛先PEのID情報を発信側PEが保持している場合では、以下に述べる「宛先ID方式」でデータ転送を行う。
まず、SSFT命令の発行に先立ち、データ転送動作に参加するPE毎が自PE内の各記憶手段の値を次のようにセットする。
a)MODEの値:「非カウンタ方式」指定を表す値である「0」
b)RCNTの値:受信回数
c)SCNTの値:送信回数
d)IDBの値:自PEのID番号
e)MBFの内容:最初の送信データ
f)SBUFの内容:次送信データ
なお、各送信データの各フィールドは、次の値が格納される。
x)「データ」フィールド:送信データの本体
y)「ID」フィールド:宛先PEのID情報
z)「VALID」フィールド:「有効」を示す値
その他、データ転送動作に参加しないPEでも、MBFの内容を「VALID」フィールドが「無効」を示す送信データにセットしておくものとする。
次に、CPが、FFLGが0となるまで、すなわちデータ転送動作に参加する全PEのRCNTの値とSCNTの値が共にゼロになるまで、SSFT命令と共に、次の条件付ストア命令、条件付ロード命令をサイクル毎繰り返し発行する。
各PEのNCTLは、条件付ストア命令が発行された場合、RFLGの値が1ならRBUFの内容をIMEMへ退避させる。また、各PEのNCTLは、条件付ロード命令が発行された場合、SFLGの値が「1」であれば、IMEMから新しい次送信データをSBUFにロードする。
これらにより、当初自MBF、SBUF、そしてIMEMの所定場所に格納されたPE毎SCNT個の送信データは、受信側PEのIMEMの所定場所およびRBUF内にPE毎RCNT個だけ格納された状態となる。
以上のように、本実施の形態に係るSIMD型プロセッサアレイシステムは、複数の命令を同時に発行可能なCPと、CPにより制御される複数の相互結合したPEを有するPEアレイと、を備えている。そして、次にようなデータ転送動作を行う。
1)CPは、各PEに対し、SSFT命令を発行する。各PEは、SSFT命令に従い、隣接PEのMBFの内容の全部を自PEのMBFにコピーするデータ送出動作と、隣接PEのMBFの内容の一部と自PEのID記憶部(IDB)の内容が一致すれば、隣接PEのMBFの内容の一部または全部を自PEのRBUFにコピーするデータ取込み動作とを行う。
2)各PEは、SSFT命令に従い、隣接PEのMBFの内容の一部と自PEのIDBの内容が一致するか、または隣接PEのMBFの内容が無効である場合は、自PEのSBUFの内容を自PEのMBFにコピーし、一致しなければ隣接PEのBUFの内容の全部を自PEのBUFにコピーするデータ送出動作を行う。
3)各PEは、SSFT命令に従い、自PEのSBUFの内容を自PEのMBFにコピーした場合は、自PE上のSFLGをONにする動作を行う。
4)各PEは、SSFT命令に従い、自PEのRCNTが非ゼロであり、隣接PEのMBFの内容の一部と自PEのIDBの内容が一致すれば隣接PEのMBFの内容の一部または全部を自PEのRBUFにコピーし、かつ、RCNTを1だけデクリメントするデータ取込み動作を制御する。
5)各PEは、SSFT命令に従い、隣接PEのMBFの内容の一部または全部を自PEのRBUFにコピーした場合は、自PE上のRCNTをONにする動作を行う。
6)各PEは、SSFT命令に従い、データ転送動作に参加するPEのRCNTのうち1つでも非ゼロのものが存在すればON、存在しなければOFFとなるように、CP上に存在するFFLGを更新する動作を行う。
7)各PEは、SSFT命令に従い、データ転送動作に参加するPEのSCNTのうち1つでも非ゼロのものが存在すればON、存在しなければOFFとなるように、CP上に存在するFFLGを更新する動作を行う。
8)各PEは、SSFT命令に従い、データ転送動作に参加するPEのRCNTおよびSCNTのうち1つでも非ゼロのものが存在すればON、存在しなければOFFとなるように、CP上に存在するFFLGを更新する動作を行う。
9)各PEは、SSFT命令に従い、MODEの格納値がOFFの場合は、上記1)〜8)のいずれかの動作を行い、MODEの格納値がONの場合は、自PEのRCNTが隣接PEとのDISTよりも小さくかつRFLGがOFFであれば、隣接PEのMBFの内容の一部または全部を自PEのRBUFにコピーし、RFLGをOFFかつRCNTをゼロに変更し、RCNTがDIST以上ならばRCNTをDISTだけデクリメントするデータ取込み動作を行う。
従って、本実施の形態によれば、次の効果が得られる。
第1の効果は、相異なる距離に位置するPE間で連続した複数のデータ転送を行う必要がある場合に、一回のデータ転送の度にデータ転送動作に参加する全PEによる転送の終了を待ち合わせる必要がある従来方式の場合と比べ、より効率よくネットワークを利用できることである。
その理由は、上記の「発信元ID方式」または「宛先ID方式」を利用すれば、個々のPEは空いているMBFがありかつ自分に転送したいデータがまだあれば、すぐさま有効な送信データを自律的に当該MBFに投入できるようになるので、受信済みとなった転送データや無効転送データで占められているバッファやMBF間を繋げるPE間結線のサイクル数を最小限に抑えることができるようになるためである。
第2の効果は、第1の効果を有しつつ、相異なる距離に位置するPE間データ転送を1回だけ行う必要がある場合であっても、従来方式と同程度の処理効率を実現できることにある。
その理由は、本発明の構成を利用した場合でも、単発のデータ転送にはもっともMBFのビット幅利用効率が高いカウンタ方式を用いた転送を行うことができるためである。
第3の効果は、発信側PEが受信側PEのIDを保持していれば「宛先ID方式」、そうではなく受信側PEが発信側PEのID情報を保持していれば「発信元ID方式」、そして単発のデータ転送でありかつ受信側PEが発信側PEの自分からみた格子距離情報を保持していれば「カウンタ方式」、というように送受信情報の存在位置状況に合わせたデータ転送方式をプログラム変更により選択できるようになる機能を、少ない追加ハードウェア資源で実現できることである。
その理由は、SSFT命令を明示的に発行することで、1単位の転送動作を実施するように構成されており、そのため各記憶手段をPE毎に既存の記憶手段を流用して実現でき、かつそうした場合でも資源利用衝突の回避は容易であり、したがってバックグランド動作で個々の方式をそれぞれ実現した場合と比べ、簡単な制御回路のみの追加で実現できるようになるためである。
次に、図面を参照して、具体的な実施例について説明する。
まず、本発明の第1の実施例について説明する。
図1及び図2を参照すると、本実施例に係るSIMD型プロセッサアレイシステムは、複数個のプロセッシングエレメント(以下「PE」)101を有するプロセッシングエレメントアレイ(以下「PEアレイ」)100と、PEアレイ100にPE間データシフト命令(以下「SSFT命令」)を含む複数の命令を供給する制御プロセッサ(以下「CP」)110とを備える。
PEアレイ100内の各PE101は、互いに隣接する2つのPE101同士が、ネットワークまたはPE間結合線120によって、PE101毎に存在する転送バッファ(転送データ記憶部)(以下「MBF」)121を介し、互いに接続されている。
図2を参照すると、PE101は、一般的に存在する構成要素として、演算を行う演算器(ALU/Mult)220、汎用レジスタセットや条件フラグ群222、データ格納用の数KB程度の大容量ローカルメモリ(以下「IMEM」)221等を備える。
これらの構成要素以外に、PE101は、SSFT命令実行の際に用いる記憶手段として、MBF121のほか、動作モードレジスタ(以下「MODE」)207、送信カウンタ(以下「SCNT」)202、受信カウンタ(以下「RCNT」)203、受信バッファ(以下「RBUF」)204、送信バッファ(以下「SBUF」)205、受信成立フラグ(以下「RFLG」)208、送信成立フラグ(以下「SFLG」)209、IDバッファ(以下「IDB」)210を有する。これらの各記憶手段は、前述した既存の汎用レジスタや条件フラグ群222を流用して構成される。
MBF121の内容は、図2に示すように、「DATA」、「ID」、「VALID」の3つのフィールドに分類される。これら3つのフィールドは、まとめて1つの「DATA」フィールド(=「ALLDATA」フィールド)とみなすことも可能である。図中2の符号1211は、隣接PE101のMBFを示している。
上記構成要素に加え、PE101は、ネットワーク制御回路(以下「NCTL」)201を有する。NCTL201は、隣接PE101のMBF1211から入力される転送データ200と、MODE207、RCNT203、SCNT202、RBUF204、SBUF205、IDB210の各記憶手段の格納値をそれぞれ入力とし、CP110がSSFT命令を発行した場合の各記憶手段への更新値と、1ビットの「0」又は「1」のステータス値(以下STATUS」)206とを出力する。
STATUS206は、データ転送動作に参加する全PE101から出力され、CP110の前段に配置されたOR回路420に入力される。OR回路420は、全PE101からのSTATUS206の論理和を演算し、STATUS206の値がいずれも「0」のときに「0」、それ以外のときに「1」を出力する。その出力は、CP110に入力され、CP110上のデータ転送中フラグ(以下「FFLG」)211の更新値として利用される。
ここで、図3を参照して、本実施例の動作を説明する。
図3を参照すると、NCTL201は、ネットワーク制御信号生成用の組合せ回路部301で構成されている。同図に示す組合せ回路部301は、第1〜第5AND回路411〜415、第1〜第4OR回路421〜424、第1〜第5マルチプレクサ(データセレクタ)431〜435、第1〜第4判定回路441〜444、第1及び第2減算回路451、452を有している。なお、同図に示す組合せ回路部301の構成は、あくまで一例であり、同等の機能を実現可能な構成であれば、いずれのものでも適用可能である。
第1判定回路441は、隣接PE101の隣接MBF1211の転送データ200のうちの「ID」フィールドの値と、IDB210の値S4とをそれぞれ入力とし、両入力の等値性(「ID」フィールドの値がIDB210の値S4と等しいか否か)を判定し、その結果、両入力が等しい場合に「1」、等しくない場合に「0」を出力する。その出力は、第1AND回路411の入力となる。
第2判定回路442は、RCNT203の値S2を入力とし、S2とゼロとの等値性(RCNT203の値S2が非ゼロか否か)を判定し、その結果、S2が非ゼロの場合に「1」、ゼロの場合に「0」を出力する。その出力は、第2AND回路412の入力と、第2OR回路422との入力となる。
第3判定回路443は、RCNT203の値S2をそれぞれ入力とし、S2とDISTの値との大小関係(RCNT203の値S2がDISTの値より小さいか否か)を判定し、その結果、S2がDISTの値より小さい場合に「1」、小さくない場合に「0」を出力する。その出力は、第3AND回路413の入力となる。
第4判定回路444は、SCNT202の値S3をそれぞれ入力とし、S3とゼロとの等値性(SCNT202の値S3が非ゼロか否か)を判定し、その結果、S3が非ゼロの場合に「1」、ゼロの場合に「0」を出力する。その出力は、第2OR回路422の入力となる。
第1AND回路411は、第1判定回路441の出力と、MODE207の値S1を反転させた値とをそれぞれ入力とし、両入力の論理積を演算し、両入力がいずれも「1」のときに「1」、それ以外のときに「0」を出力する。その出力は、第2AND回路412の入力となる。
第2AND回路412は、第2判定回路442の出力と、第1AND回路411の出力とをそれぞれ入力とし、両入力の論理積を演算し、両入力がいずれも「1」のときに「1」、それ以外のときに「0」を出力する。その出力は、第1、第3、第4OR回路421、423、424の各入力となる。
第3AND回路413は、第3判定回路443の出力と、MODE207の値S1とをそれぞれ入力とし、両入力の論理積を演算し、両入力がいずれも「1」のときに「1」、それ以外のときに「0」を出力する。その出力は、第4AND回路414の入力と、第4OR回路424の入力となる。
第4AND回路414は、第3AND回路413の出力を反転させた値と、MODE207の値S1とをそれぞれ入力とし、両入力の論理積を演算し、両入力がいずれも「1」のときに「1」、それ以外のときに「0」を出力する。その出力は、第3OR回路423の入力と、第4マルチプレクサ434の選択制御入力となる。
第5AND回路415は、第4判定回路444の出力と、第1OR回路421の出力とをそれぞれ入力とし、両入力の論理積を演算し、両入力がいずれも「1」のときに「1」、それ以外のときに「0」を出力する。その出力は、第1及び第3マルチプレクサ431、433の各選択制御入力と、SFLG209の更新値303となる。
第1OR回路421は、隣接PE101の隣接MBF1211の転送データ200のうちの「VALID」フィールドの値と、第2AND回路412の出力とをそれぞれ入力とし、両入力の論理和を演算し、両入力がいずれも「0」のときに「0」を出力し、それ以外のときに「0」を出力する。その出力は、第5AND回路415の入力となる。
第2OR回路422は、第2判定回路442の出力と、第4判定回路444の出力とをそれぞれ入力とし、両入力の論理和を演算し、両入力がいずれも「0」のときに「0」を出力し、それ以外のときに「0」を出力する。その出力は、STATUS206となる。
第3OR回路423は、第2AND回路412の出力と、第4AND回路414の出力とをそれぞれ入力とし、両入力の論理和を演算し、両入力がいずれも「0」のときに「0」を出力し、それ以外のときに「0」を出力する。その出力は、マルチプレクサ435の選択制御入力となる。
第4OR回路424は、第2AND回路412の出力と、第3AND回路413の出力とをそれぞれ入力とし、両入力の論理和を演算し、両入力がいずれも「0」のときに「0」を出力し、それ以外のときに「0」を出力する。その出力は、第2マルチプレクサ432の選択制御入力と、RFLG208の更新値303となる。
第1マルチプレクサ431は、隣接PE101の隣接MBF1211の転送データ200と、SBUF205の値S5とをそれぞれ入力とし、第5AND回路415の出力である選択制御入力の値が「0」のときにS5、「1」のときに転送データ200をそれぞれ選択して出力する。その出力は、MBF121の更新値305となる。
第2マルチプレクサ432は、隣接PE101の隣接MBF1211の転送データ200と、RBUF204の値S5とをそれぞれ入力とし、OR回路424の出力である選択制御入力の値が「0」のときにS6、「1」のときに転送データ200をそれぞれ選択して出力する。その出力は、RBUF204の更新値303となる。
第3マルチプレクサ433は、第1減算回路451の出力と、SCNT202の値S3とをそれぞれ入力とし、第5AND回路415の出力である選択制御入力の値が「0」のときにS3、「1」のときに第1減算回路451の出力をそれぞれ選択して出力する。その出力は、SCNT202の更新値305となる。
第4マルチプレクサ434は、「1」と、DISTの値とをそれぞれ入力とし、第4AND回路414の出力である選択制御入力の値が「0」のときに「1」、「1」のときにDISTの値をそれぞれ選択して出力する。その出力は、第2減算回路452の入力となる。
第5マルチプレクサ435は、第2減算回路452の出力と、RCNT203の値S2とをそれぞれ入力とし、第3OR回路423の出力である選択制御入力の値が「0」のときにS2、「1」のときに第2減算回路452の出力をそれぞれ選択して出力する。その出力は、RCNT203の更新値304となる。
第1減算回路451は、「1」と、SCNT202の値S3とをそれぞれ入力とし、S3から「1」を減算し、その減算結果を出力する。その出力は、第3マルチプレクサ433の入力となる。
第2減算回路452は、第4マルチプレクサ434の出力(「1」又は「DIST」)と、RCNT203の値S2とをそれぞれ入力とし、S2から第4マルチプレクサ434の出力を減算し、その減算結果を出力する。その出力は、第5マルチプレクサ435の入力となる。
上記構成により、組合せ回路部301は、隣接PE101のMBF1211、および自PE101の幾つかの記憶手段の格納値を入力とし、CP110がSSFT命令302を発行するサイクル毎にMSB121への更新値305と、RBUF204、RFLG208、SFLG209への各更新値303と、RCNT203、SCNT202への各更新値304とをそれぞれ生成し、これらの更新値303〜305により各記憶手段の値を更新する動作を制御する。組合せ回路部301により生成される各記憶手段の更新値、並びにその更新タイミングをまとめると、以下の通りとなる。
1)MBF121の更新
組合せ回路301は、「MODE207の値S1が非カウンタ方式を指定し(S1=「0」)、かつ、SCNT202の値S3が非ゼロであり(第4判定回路444の出力=「1」)、かつ、隣接MBF1211の有効無効を示す「VALID」フィールドの値が「無効」を示す値を持つ(第1OR回路421の出力=「1」)」場合、あるいは「MODE207の値S1が非カウンタ方式を指定し(S1=「0」)、かつ、SCNT202の値S3が非ゼロであり(第4判定回路444の出力=「1」)、かつ、RBUF204を隣接MBF1211の内容200で更新した」場合(第5AND回路415の出力=第1マルチプレクサ431の選択制御入力=「1」)に、SBUF205の内容S5を更新値305、それ以外の場合(第5AND回路415の出力=第1マルチプレクサ431の選択制御入力=「0」)に、隣接MBF1211の内容200を更新値305として、MBF121の内容を更新する。
2)RBUF204の更新
組合せ回路301は、「MODE207の値S1が非カウンタ方式を指定し(S1=「0」)、かつ、RCNT202の値S2が非ゼロであり(第2判定回路442の出力=「1」)、かつ、IDB210の値S4と隣接MBF1211の「ID」フィールドとが一致する(第1判定回路441の出力=「1」、第1AND回路411の出力=「1」)」場合、あるいは「MODE207の値S1がカウンタ方式を指定し(S1=「1」)、かつ、RCNT203の値S2がPE間ネットワークでの最小格子距離(以下「DIST」)よりも小さい(第3判定回路443の出力=「1」)」場合(第4OR回路424の出力=第2マルチプレクサ432の選択制御入力=「1」)に、隣接MBF1211の内容200を更新値303として、RBUF204の内容を更新する。
3)RCNT203の更新
組合せ回路301は、「MODE207の値S1が非カウンタ方式を指定し(S1=「0」)、かつ、RBUF204の内容を隣接MBF1211の内容200で更新」した場合(第4OR回路424の出力=「1」、第4AND回路414の出力=第5マルチプレクサ435の選択制御入力=「0」)に、RCNT203の値S2から「1」減算した値(RCNT−1:第2減算回路452の出力)を更新値304、「MODE207の値S1がカウンタ方式を指定し(S1=「1」)、かつ、RCNT203の値S2がDIST以上である(第3判定回路443の出力=「1」」場合(第3AND回路413の出力=「1」、第4AND回路414の出力=第5マルチプレクサ435の選択制御入力=「1」)に、RCNT203の値S2からDISTの値を減算した値(RCNT−DIST:第2減算回路452の出力)を更新値304として、それぞれRCNT203の値を更新する。
4)SCNT202の更新
組合せ回路301は、「MBF121の内容をSBUF205の内容S5で更新した」場合(第5AND回路415の出力=第3マルチプレクサ433の選択制御入力=「1」)に、SCNT202の値S3から1減算した値(SCNT−1:第1減算回路451の出力)を更新値304として、SCNT202の値を更新する。
5)RFLG208の更新
組合せ回路301は、「RBUF204の内容を隣接MBF1211の内容200で更新した」場合(第4OR回路の出力=第2マルチプレクサの選択制御入力=「1」)に「1」を更新値、それ以外の場合(第4OR回路の出力=第2マルチプレクサの選択制御入力=「1」)に「0」を更新値303として、RFLG208の値を更新する。
6)SFLG209の更新
組合せ回路301は、「MBF121の内容をSBUF205の内容S5で更新した」場合(第5AND回路415の出力=第1マルチプレクサ431の選択制御入力=「1」)に「1」を更新値、それ以外の場合(第5AND回路415の出力=第1マルチプレクサ431の選択制御入力=「0」)に「0」を更新値303として、SFLG209の値を更新する。
7)FFLG211の更新
組合せ回路301は、「データ転送動作に参加する全PE101のRCNT203の値S2とSCNT202の値S3のいずれかが非ゼロである(第2OR回路422の出力=STATUS206の値=「1」)」場合に「1」を更新値、それ以外の場合(第2OR回路422の出力=STATUS206の値=「0」)に「0」を更新値として、OR回路420を介して、FFLG211の値を更新する。
次に、本実施例の効果について説明する。
本実施例によれば、SIMD型プロセッサアレイシステムにおいて、全PE101が相異なる距離に位置するPE101間での一回のみのデータ転送を行う場合であり、かつ、送信元PE101までの格子距離が受信側に既知の場合では、結合線120およびMBF121の利用効率のよい「カウンタ方式」を利用できる。それ以外の場合は、ネットワーク稼働率を高められる、つまり、時間方向で結合線120およびMBF121の利用効率がよい、「発信元ID方式」あるいは「宛先ID方式」を利用した形でのデータ転送を利用できる。
一方、バックグラウンド動作ではなく、明示的にプログラム制御によりSSFT命令を繰り返し発行することで前記効果を実現していることから、本実施例で必要な各記憶手段であるバッファ類は、一般的にPE101が既に有する汎用レジスタ類の一部を流用して実現できる。そのため、新たに追加すべき構成要素は、これらのバッファ類の更新タイミングの制御および更新値の生成を行う簡単な組合せ回路だけで済む。
以上から、本実施例は、低ハードウェアコストかつ効率的でかつ柔軟性の高い、相異なる距離に位置するPE101間でのデータ転送機能を実現できるという効果が期待できる。
なお、各PE101の受信データ数(=RCNT値)よりも送信データ数(=SCNT値)が少ない場合は、SCNT202に実際よりも大きい値で、RCNT203に等しい値をセットしてもよい。この場合、RCNT203の値からSCNT202の値を減算した値(RCNT−SCNT)の分だけ送信データが余分に必要となる。この場合、IMEM221に「VALID」フィールドの値が無効を示す送信データを用意すればよい。そうすると、本来送信すべきデータが存在しない場合でも、受信動作が起きると、IMEM221に用意した無効送信データが代わりに自MBF121に格納される。これにより、送信データ数が多い他のPE101によるデータ送信機会を増やすことができる。なお、「送信元ID方式」の場合は、そのような動作を行わないようにすればよい。そうすれば、同じ送信元からの同一データを多数のPE101に放送できるようになるという利点も得られる。
次に、本発明の第2の実施例について説明する。なお、第1の実施例と同様の構成要素については同一の符号を付し、その説明を省略する。
本実施例では、受信のみしか行わないPE101群をハードウェア設計時に特定できる場合、それらのPE101に対しては、データ送信を行わない形で実施することができる。この場合、SCNT202、SBUF205、SFLG209は不要となる。NCTL201は、CP110によりSSFT命令302が発行されたサイクルに、下記のようにMBF121、RBUF204、RCNT203、RFLG208、FFLG211の更新タイミングの制御および更新値の生成する。
1)MBF121の更新
NCTL201は、隣接MBF1211の内容を更新値として、MBF121を更新する。
2)RBUF204の更新
NCTL201は、「MODE207の値S1が非カウンタ方式を指定し、かつ、RCNT203の値が非ゼロであり、かつ、IDB210の値と隣接MBF1211の「ID」フィールドの値とが一致する」場合、あるいは「MODE207の値S1がカウンタ方式を指定し、かつ、RCNT203の値S2がPE間ネットワークでの最小格子距離DISTよりも小さい」場合に、隣接MBF1211の内容200を更新値305として、RBUF204の内容S6を更新する。
3)RCNT203の更新
NCTL201は、「MODE207の値S1が非カウンタ方式を指定し、かつ、RBUF204の内容を隣接MBF1211の内容で更新した」場合にRCNT203の値から1減算した値(RCNT−1)を更新値304、「MODE207の値S1がカウンタ方式を指定し、かつ、RCNT203の値S2がDIST以上」の場合にRCNT203の値からDISTの値を減算した値(RCNT−DIST)を更新値304として、RCNT203の値S3を更新する。
4)RFLG208の更新
NCTL201は、「RBUF204の内容が隣接MBF1211の内容200で更新された」場合に「1」を更新値303、それ以外の場合に「0」を更新値303として、RFLG208の値を更新する。
5)FFLG211の更新
NCTL201は、「データ転送動作に参加する全PE101のRCNT203とSCNT202のいずれかが非ゼロである」場合に「1」を更新値、それ以外の場合に「0」を更新値として、FFLG211を更新する。
次に、本発明の第3の実施例について説明する。なお、第1の実施例と同様の構成要素については同一の符号を付し、その説明を省略する。
本実施例では、SCNT202とRCNT203のいずれかを無くす。例えば、RCNT203だけを残し、SCNT202をRCNT203と常に同値と見なして利用する。これにより、NCTL201の構成を若干簡略化できる。
ただし、本来の送信したいデータ数が受信データ数よりも少ない場合は、運用上、「VALID」フィールドの値が無効を示す送信データを不足分だけの個数、余分にIMEM221上に用意しておく必要が発生する場合がある。同様に、本来の受信したいデータ数が送信データ数よりも少ない場合では、余分な受信データを格納しておく場所をIMEM221上に用意しておく必要が発生する場合がある。
次に、本発明の第4の実施例について説明する。なお、第1の実施例と同様の構成要素については同一の符号を付し、その説明を省略する。
本実施例では、MBF121の更新制御および更新値生成に関するNCTL201の構成を以下のように変更する。こうすることで、送信したいデータ数が受信データ数よりも少ない場合でも、受信発生すなわちRBUF204への更新が発生すると、自動的にMBF121に無効送信データが格納されるようになる。これにより、IMEM221上に無効送信データを予め格納しておくための場所が不要となる。
1)MBF121の更新
NCTL201は、「MODE207の値S1が非カウンタ方式を指定し、かつ、SCNT202が非ゼロであり、かつ、隣接MBF101の有効無効を示す「VALID」フィールドの値が無効を示す値を持つ」場合、あるいは「MODE207の値S1が非カウンタ方式を指定し、かつ、SCNT202が非ゼロであり、かつ、RBUF204の内容を隣接MBF1211の内容で更新した」場合に、SBUF205の内容を更新値305、「MODE207の値S1が非カウンタ方式を指定し、かつ、SCNT202がゼロであり、かつ、RBUF204の内容を隣接MBF1211の内容で更新した」場合に、無効を示す任意の送信データを更新値305、それ以外の場合に、隣接MBF1211の内容を更新値305として、MBF121を更新する。
次に、本発明の第5の実施例について説明する。なお、第1の実施例と同様の構成要素については同一の符号を付し、その説明を省略する。
本実施例では、RBUF204の更新制御および更新値生成に関するNCTL201の構成を変更する。こうすることで、送信したいデータ数が受信データ数よりも少ない場合でも、受信の発生すなわちRBUF204への更新が発生すると、自動的にMBF121に無効送信データが格納されるようになる。これにより、IMEM221上に無効送信データを格納しておくための場所を不要にでき、IMEM221のメモリ領域の必要サイズを削減できる。
次に、本発明の第6の実施例について説明する。なお、第1の実施例と同様の構成要素については同一の符号を付し、その説明を省略する。
本実施例では、MBF121の全内容ではなく「DATA」フィールドの内容のみをRBUF204の更新値として利用することもできるように、RBUF204の更新値生成に関するNCTL201の構成を追加変更する。これにより、受信データを格納するためにとっておくべきIMEM221のメモリ領域の必要サイズを削減できる。
次に、本発明の第7の実施例について説明する。なお、第1の実施例と同様の構成要素については同一の符号を付し、その説明を省略する。
本実施例では、「送信元ID方式」を利用する場合に好適となるように、送信データの全フィールドではなく、「DATA」フィールドのみをIMEM221に格納する。そして、SBUF205を更新する際に、IMEM221から読み出される「DATA」フィールド本体に加え、自動的に「ID」フィールドに自PEのIDを、有効を示す値を「VALID」フィールドに充填してから、SBUF205に格納することもできるように、NCTL201の構成を追加変更する。これにより、「送信元ID方式」の場合に送信データを格納するために必要となるIMEM221のメモリ領域のサイズを削減できる。
次に、本発明の第8の実施例について説明する。なお、第1の実施例と同様の構成要素については同一の符号を付し、その説明を省略する。
本実施例に係るSIMD型プロセッサアレイシステムは、CP110の命令セットとして、前述のSSFT命令以外に、条件分岐命令(以下「BRC命令」)、条件付ストア命令(以下「STC命令」))、条件付ロード命令(以下「LDC命令」)を含む。
以下、相異なる距離に位置するPE101間で、1)一回のみのデータ転送を行う場合と、2)連続した複数のデータ転送を行う場合とに分けて説明する。
1)一回のみのデータ転送を行う場合(図4〜図7)
まず、相異なる距離に位置するPE101間での一回のみのデータ転送を行う場合では、例えば図4のプログラムコードで示される動作を実行する。図4に示すプログラムコードの記述において、”..”は、その両隣の命令が同一サイクルに動作することを指定し、”%”は、条件付命令の場合に、どの条件フラグを参照するかを指定し、”:”で終わる文字列は、当該文字列の出現位置の番地を示し、分岐命令のオペランドとして同ラベルを指定した場合は、同番地を指定することを意味する。また、”/*”と「*/」で囲まれた部分は、コメントとする。
CP110は、図4に示すプログラムコードで示される動作を実行する場合、1行目の”/*番地A*/”に記述されたSSFT命令を実行し、その結果、FFLG211の値が「1」であれば、2行目の”/*番地A+1*/”に記述されたBRC命令の実行に際し分岐が成立し、次サイクルには3行目の”/*番地A+3*/”ではなく、1行目の”/*番地A*/”へ飛ぶように動作する。一方、FFLG211の値が「0」であれば、分岐を行わずに3行目の”/*番地A+3*/”へ進み、ループから抜け出す。また、”..”で併記されているため、BRC命令の実行と共に”/*番地A+2*/”に記述されたSSFT命令も実行される。したがって、ループから抜け出すまでの間、サイクル毎にSSFT命令が実行されることになる。
次に、図4に示すプログラムコードで示される動作を実行した場合について説明する。
図5は、初期状態に各PE101のMBF121に格納されている内容について表記したものである。図中の例に示すMBF121では、「DATA」フィールドのビット数をXビット、「ID」フィールドのビット数をPE101の数が8に対応して3ビット、「VALID」フィールドのビット数を1ビットとしている。この例では、「VALID」フィールドの値が「0」の場合は、黒く塗りつぶして表示し、「1」の場合は空欄のままとしている。
1−1)宛先ID方式(図6)
図6を参照して、PE101の数が8(PE=0〜7)の場合を例に、「宛先ID方式」を用いて一度だけ相異なる距離に位置するPE101間でのデータ転送を行う場合の動作について説明する。
図6中の左側に示す各PE101(PE=0〜7)の0サイクル目(cycle=0)の初期状態では、MBF121の「DATA」、「ID」、「VALID」の各フィールドに格納されている初期値と、RCNT203及びRBUF204にそれぞれ格納されてる初期値(RCNT、RBUF)とをそれぞれ示している。この例では、各PE101は1回だけデータを受信するため、RCNT203の初期値は「1」、RBUF204の初期値は、任意を意味する「−」となっている。
この初期状態から、図4に示すプログラムコードの記述に従い、CP101がSSFT命令を発行して各PE101の動作を制御することで、各PE101のMBF121、RCNT203、RBUF204の各値は、図6中の右側に示すように0サイクル目〜6サイクル目(cycle=1〜6)と、1サイクル毎に変化していく。
その結果、6サイクル目の動作後には、全PE101のRCNT203がゼロとなる。このため、それ以降に図4に示すプログラムコードに従いBRC命令を実行した際には、番地Aへ分岐せず、番地A+3へ実行が移ることでループから抜け出る。その際に各PE101のRBUF204には、図6中の左側の初期状態において、自分が宛先として指定された各PE101上の、MBF121の全体(図中の例では、スペース不足のため「DATA」フィールド内のデータのみを表示している。)が格納されていることがわかる。
例えば、図6中の左側の初期状態(cycle=0)では、0番のPE101(PE=0)は、MBF121の内容(「DATA」=「A」、「ID」=「2」、「VALID」=「1」)から、2番のPE101(PE=2)へデータ「A」を送付する動作が期待されている。これに対し、図6中の右側の6サイクル目(cycle=6)の時点で、2番のPE101(PE=2)のRBUF204の内容をみると、最終的にデータ「A」が格納されていることがわかる。
上記例のように、「宛先ID方式」を用いて相異なる距離に位置するPE101間でのデータを転送した場合、ビット数がX+4ビットのMBF121を用意しても、PE101間で送受信し合えるデータのビット数はXビットである。一方、「カウンタ方式」を用いて相異なる距離に位置するPE101間でのデータ転送を行うことで、図5と同じ転送を行う場合でも、X+4ビットではなくXビットのMBF121を用意すればよい。
1−2)カウンタ方式(図7)
図7は、送信元PEと受信先PEが図6の例と同じ場合で、「カウンタ方式」を用いて同じデータ転送を実施した場合の様子を示す。
この場合、図7中の左側の初期状態(0サイクル目(cycle=0))に示すように、各PE101がRCNT203の初期値として、自分からみた送信元PE101の格子距離DISTをセットする。それにより、図7中の右側の最終結果が示すように、図6の「宛先ID方式」の場合と比べ、1サイクル余分にかかるものの、7サイクル目(cycle=7)の動作後には、図6中の右側に示す場合と同様の転送結果が得られていることがわかる。
2)連続した複数のデータ転送を行う場合(図8〜図11)
次に、相異なる距離に位置するPE間での連続した複数のデータ転送を行う場合について説明する。この場合は、図8に示すプログラムコードを利用するものとする。
図8に示すプログラムコードの場合、SSFT命令の実行の度に、LDC命令およびSTC命令がそれぞれ、RFLG208およびSFLG209の条件付きで実行するように指定されている。これにより、前のサイクルに実行されたSSFT命令の結果、RFLG204の値が「1」にセットされれば、次サイクルではSTC命令により、RBUF204に格納された受信データがIMEM221の所定場所(図の例では、「RADR」をIMEM221のベースアドレス、RCNT203をオフセットとするアドレス)にストアされるように動作する。
同様に、SFLG209の値が「1」にセットされれば、同一サイクルにLDC命令が有効となり、それにより、次サイクルには新しい送信データがIMEM221の所定場所(図の例では、「SADR」をIMEM221のベースアドレス、SCNT202をオフセットとするアドレス)からSBUF205にロードされる。また、CP110のFFLG211の値が「0」となったら、ループから抜け、その結果、”/*番地A+7*/”から始まるSTC命令が実行される。
このため、最後に受信され、かつ、RBUF204に格納されたデータも、IMEM221の所定場所(この場合、RCNT203の値が「0」であるため、アドレス「RADR+0」の位置)にストアされるように動作する。
2−1)宛先ID方式(図9〜図11)
図8のプログラムコードに従い、「宛先ID方式」を用いて、4つのデータ転送を行う場合の動作について説明する。
まず、図9に示す0サイクル目(cycle=0)の初期状態では、各PE101は、それぞれ4つずつの送信データ(A0〜A3、B0〜B3、...、H0〜H3)と宛先IDのペアを持っている。4つの送信データのうち、1つ目のデータ(A0、B0、...、H0)は、図9の左側に示すように、MBF121に、2つ目のデータ(A1、B1、...、H1)は、図9の右上側に示すように、SBUF205に、3つ目のデータ(A2、B2、...、H2)、4つ目のデータ(A3、B3、...、H3)は、図9の右下側に示すように、IMEM221のアドレス「SADR+3」、「SADR+2」の位置にそれぞれ格納されている状態にある。また、IMEM221のアドレス「SADR+1」の位置には、図9の右下側に示すように、「VALID」フィールドの値がON(無効)を示す無効送信データを格納しておく。また、RCNT203とSCNT202は、図9の左側及び右上側に示すように、それぞれ「4」をセットしておく。
次に、図9に示す初期状態から処理が進むと、図10及び図11に示すように、19サイクル目(cycle=19)の動作後には、各PE101で4つずつ、計8×4=32個の送信データがそれぞれの宛先PE101に届けられ、もう1サイクル処理が進めば、最後に受信した2番のPE101(PE=2)のRBUF204内のデータも、IMEM221のアドレス「RADR+0」の位置に書き込まれる(図中の例では20サイクル目は非図示)。
なお、図10及び図11の例では更新タイミングを見やすくするため、SBUF205の内容でMBF121を更新した場合は、MBF121を囲う矩形を太枠で、「LDC命令」でSBUF205の内容を更新した場合は、SBUF205を囲う矩形を太枠で、SCNT202が更新された場合は、SCNT202を囲う丸を太枠でそれぞれ表現している。
2−2)カウンタ方式
図10及び図11では、宛先ID方式を用いた場合を説明しているが、これと同様に各PE101が4つの転送すべきデータを有する場合の動作について、例えば「カウンタ方式」を用いて、4回、逐次に転送を実施した場合を考える。この場合は、毎回のデータ転送に先立ち、各バッファに初期値を設定するのに要するサイクル数を無視した場合でも、7+8+7+8=30サイクルかかる計算となる。
これに対し、「宛先ID方式」を用いて4つの転送すべきデータを重畳させた形で転送した場合では、図10及び図11に示すように、20サイクルで転送が終了する。従って、この例でみると、「宛先ID方式」を用いた場合は、「カウンタ方式」を用いた場合と比べ約33%の高速化を実現できることになる。このような「宛先ID方式」を用いた場合のデータ転送の重畳化による高速化の効果は、一般には連続して転送するデータ数が増えれば増えるほど、より顕著になることが予想される。
以上の本発明の実施の形態及び各実施例によれば、相異なる距離に位置するPE間でのデータ転送を効率よく実現できるSIMD型プロセッサアレイを提供できるようになる。これにより、PE間でデータをやりとりする必要がある多様な画像処理や信号処理の処理負荷を、低コストで軽減できるようになる。その結果、これらの処理に対し、もともと低コストで高性能が特徴のSIMD型プロセッサアレイの適用を、その低コスト性を維持しつつ、さらに推し進めることができるようになる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、2008年3月4日に出願された日本出願特願2008−053343号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、複数の命令を同時に発行可能な制御プロセッサによって制御される複数の相互結合したプロセッシングエレメントで構成されるSIMD型プロセッサアレイシステム及びそのデータ転送方法に利用可能である。

Claims (10)

  1. 複数の命令を同時に発行可能な制御プロセッサと、
    前記制御プロセッサにより制御される複数の相互結合したプロセッシングエレメントを有するプロセッシングエレメントアレイと、を備え、
    前記制御プロセッサは、前記複数のプロセッシングエレメントに対し、プロセッシングエレメント間データシフト命令を発行し、
    前記複数のプロセッシングエレメントは、転送データ記憶部と、転送データ取込み記憶部と、ID記憶部とを有し、前記プロセッシングエレメント間データシフト命令に従い、隣接プロセッシングエレメントの前記転送データ記憶部の内容の全部を自プロセッシングエレメントの前記転送データ記憶部にコピーするデータ送出動作と、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部と前記自プロセッシングエレメントの前記ID記憶部の内容が一致すれば、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部または全部を自プロセッシングエレメントの前記転送データ取込み記憶部にコピーするデータ取込み動作とを行うことを特徴とするSIMD型プロセッサアレイシステム。
  2. 前記複数のプロセッシングエレメントは、送信データ記憶部を有し、前記プロセッシングエレメント間データシフト命令に従い、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部と前記自プロセッシングエレメントの前記ID記憶部の内容が一致するか、または前記隣接プロセッシングエレメントの前記転送データ記憶部の内容が無効である場合は、前記自プロセッシングエレメントの前記送信データ記憶部の内容を前記自プロセッシングエレメントの前記転送データ記憶部にコピーし、一致しなければ前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の全部を自プロセッシングエレメントの前記転送データ記憶部にコピーするデータ送出動作を行うことを特徴とする請求項1記載のSIMD型プロセッサアレイシステム。
  3. 前記複数のプロセッシングエレメントは、送信成立フラグを有し、前記プロセッシングエレメント間データシフト命令に従い、前記自プロセッシングエレメントの前記送信データ記憶部の内容を前記自プロセッシングエレメントの前記転送データ記憶部にコピーした場合は、前記自プロセッシングエレメント上の前記送信成立フラグをONにする動作を行うことを特徴とする請求項2記載のSIMD型プロセッサアレイシステム。
  4. 前記複数のプロセッシングエレメントは、受信回数カウンタを有し、前記プロセッシングエレメント間データシフト命令に従い、前記自プロセッシングエレメントの前記受信回数カウンタが非ゼロであり、かつ、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部と前記自プロセッシングエレメントの前記ID記憶部の内容が一致すれば、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部または全部を前記自プロセッシングエレメントの前記転送データ取込み記憶部にコピーし、かつ、前記受信回数カウンタを1だけデクリメントするデータ取込み動作を行うことを特徴とする請求項1から3のいずれか1項に記載のSIMD型プロセッサアレイシステム。
  5. 前記複数のプロセッシングエレメントと前記制御プロセッサとの間にOR回路を備え、
    前記複数のプロセッシングエレメントの各々は、受信回数カウンタを有し、前記プロセッシングエレメント間データシフト命令に従い、前記受信回数カウンタに基づくステータス値を前記OR回路に送信し、該前記OR回路は、受信した複数の前記ステータス値に基づいて、前記データ転送動作に参加するプロセッシングエレメントの前記受信回数カウンタのうち1つでも非ゼロのものが存在すればON、存在しなければOFFとなるように、前記制御プロセッサ上に存在するデータ転送中フラグを更新する動作を行うことを特徴とする請求項1から3のいずれか1項に記載のSIMD型プロセッサアレイシステム。
  6. 前記複数のプロセッシングエレメントと前記制御プロセッサとの間にOR回路を備え、
    前記複数のプロセッシングエレメントの各々は、送信回数カウンタを有し、前記プロセッシングエレメント間データシフト命令に従い、前記送信回数カウンタに基づくステータス値を前記OR回路に送信し、該前記OR回路は、受信した複数の前記ステータス値に基づいて、前記データ転送動作に参加するプロセッシングエレメントの前記送信回数カウンタのうち1つでも非ゼロのものが存在すればON、存在しなければOFFとなるように、前記制御プロセッサ上に存在するデータ転送中フラグを更新する動作を行うことを特徴とする請求項1から3のいずれか1項に記載のSIMD型プロセッサアレイシステム。
  7. 前記複数のプロセッシングエレメントと前記制御プロセッサとの間にOR回路を備え、
    前記複数のプロセッシングエレメントの各々は、受信回数カウンタおよび送信回数カウンタを有し、前記プロセッシングエレメント間データシフト命令に従い、前記受信回数カウンタ及び前記送信回数カウンタに基づくステータス値を前記OR回路に送信し、該前記OR回路は、受信した複数の前記ステータス値に基づいて、前記データ転送動作に参加するプロセッシングエレメントの前記受信回数カウンタおよび前記送信回数カウンタのうち1つでも非ゼロのものが存在すればON、存在しなければOFFとなるように、前記制御プロセッサ上に存在するデータ転送中フラグを更新する動作を行うことを特徴とする請求項1から3のいずれか1項に記載のSIMD型プロセッサアレイシステム。
  8. 前記複数のプロセッシングエレメントは、受信成立フラグを有し、前記プロセッシングエレメント間データシフト命令に従い、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部または全部を前記自プロセッシングエレメントの前記転送データ取込み記憶部にコピーした場合は、自プロセッシングエレメント上の前記受信成立フラグをONにする動作を行うことを特徴とする請求項1から7のいずれか1項に記載のSIMD型プロセッサアレイシステム。
  9. 前記複数のプロセッシングエレメントは、動作モードレジスタと、受信回数カウンタと、受信成立フラグとを有し、前記プロセッシングエレメント間データシフト命令に従い、前記動作モードレジスタの格納値がONの場合は、前記自プロセッシングエレメントの前記受信回数カウンタが前記隣接プロセッシングエレメントとのプロセッシングエレメント間距離に対応する単位数よりも小さくかつ前記受信成立フラグがOFFであれば、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部または全部を前記自プロセッシングエレメントの前記転送データ取込み記憶部にコピーし、前記受信成立フラグをOFFかつ前記受信回数カウンタをゼロに変更し、前記受信回数カウンタが前記プロセッシングエレメント間距離に対応する単位数以上ならば前記受信回数カウンタを前記プロセッシングエレメント間距離に対応する単位数だけデクリメントするデータ取込み動作を行うことを特徴とする請求項1から8のいずれか1項に記載のSIMD型プロセッサアレイシステム。
  10. 複数の命令を同時に発行可能な制御プロセッサが、前記制御プロセッサにより制御されるプロセッシングエレメントアレイの複数の相互結合したプロセッシングエレメントに対し、プロセッシングエレメント間データシフト命令を発行し、
    前記複数のプロセッシングエレメントが、前記プロセッシングエレメント間データシフト命令に従い、隣接プロセッシングエレメントの転送データ記憶部の内容の全部を自プロセッシングエレメントの転送データ記憶部にコピーするデータ送出動作と、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部と前記自プロセッシングエレメントのID記憶部の内容が一致すれば、前記隣接プロセッシングエレメントの前記転送データ記憶部の内容の一部または全部を自プロセッシングエレメントの転送データ取込み記憶部にコピーするデータ取込み動作とを行うことを特徴とするSIMD型プロセッサアレイシステムのデータ転送方法。
JP2010501931A 2008-03-04 2009-03-04 Simd型プロセッサアレイシステム及びそのデータ転送方法 Active JP5370352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010501931A JP5370352B2 (ja) 2008-03-04 2009-03-04 Simd型プロセッサアレイシステム及びそのデータ転送方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008053343 2008-03-04
JP2008053343 2008-03-04
JP2010501931A JP5370352B2 (ja) 2008-03-04 2009-03-04 Simd型プロセッサアレイシステム及びそのデータ転送方法
PCT/JP2009/054046 WO2009110497A1 (ja) 2008-03-04 2009-03-04 Simd型プロセッサアレイシステム及びそのデータ転送方法

Publications (2)

Publication Number Publication Date
JPWO2009110497A1 JPWO2009110497A1 (ja) 2011-07-14
JP5370352B2 true JP5370352B2 (ja) 2013-12-18

Family

ID=41056050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010501931A Active JP5370352B2 (ja) 2008-03-04 2009-03-04 Simd型プロセッサアレイシステム及びそのデータ転送方法

Country Status (4)

Country Link
US (1) US8635432B2 (ja)
EP (1) EP2254057B1 (ja)
JP (1) JP5370352B2 (ja)
WO (1) WO2009110497A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5739758B2 (ja) * 2011-07-21 2015-06-24 ルネサスエレクトロニクス株式会社 メモリコントローラ及びsimdプロセッサ
WO2016051435A1 (en) * 2014-10-01 2016-04-07 Renesas Electronics Corporation Data transfer apparatus and microcomputer
JP7386543B2 (ja) 2018-03-28 2023-11-27 クアドリック.アイオー,インコーポレイテッド 機械知覚および高密度アルゴリズム集積回路を実装するためのシステムおよび方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728763A (ja) * 1993-07-15 1995-01-31 Fujitsu Ltd 放送通信方法および放送ルーティング装置
JPH0736842A (ja) * 1993-07-20 1995-02-07 Toshiba Corp 並列計算機
JP2004234407A (ja) * 2003-01-31 2004-08-19 Hitachi Ulsi Systems Co Ltd データ処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2211638A (en) * 1987-10-27 1989-07-05 Ibm Simd array processor
US5765015A (en) 1990-11-13 1998-06-09 International Business Machines Corporation Slide network for an array processor
JP2647327B2 (ja) 1992-04-06 1997-08-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 大規模並列コンピューティング・システム装置
US6073185A (en) * 1993-08-27 2000-06-06 Teranex, Inc. Parallel data processor
JP3971559B2 (ja) 2000-10-02 2007-09-05 株式会社リコー 並列プロセッサ及びそれを用いた画像処理装置
US7596678B2 (en) * 2003-04-23 2009-09-29 Micron Technology, Inc. Method of shifting data along diagonals in a group of processing elements to transpose the data
JP4698242B2 (ja) 2004-02-16 2011-06-08 パナソニック株式会社 並列演算プロセッサ、並列演算プロセッサの動作を制御する制御プログラム及び制御方法、並びに並列演算プロセッサを搭載した画像処理装置
JP4442905B2 (ja) 2006-08-09 2010-03-31 株式会社リコー 画像データの処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728763A (ja) * 1993-07-15 1995-01-31 Fujitsu Ltd 放送通信方法および放送ルーティング装置
JPH0736842A (ja) * 1993-07-20 1995-02-07 Toshiba Corp 並列計算機
JP2004234407A (ja) * 2003-01-31 2004-08-19 Hitachi Ulsi Systems Co Ltd データ処理装置

Also Published As

Publication number Publication date
US8635432B2 (en) 2014-01-21
WO2009110497A1 (ja) 2009-09-11
EP2254057A4 (en) 2011-10-05
US20110010524A1 (en) 2011-01-13
EP2254057A1 (en) 2010-11-24
JPWO2009110497A1 (ja) 2011-07-14
EP2254057B1 (en) 2013-05-15

Similar Documents

Publication Publication Date Title
US10469397B2 (en) Processors and methods with configurable network-based dataflow operator circuits
CN109542515B (zh) 运算装置及方法
EP2289003B1 (en) Method & apparatus for real-time data processing
CN111512292A (zh) 用于可配置空间加速器中的非结构化数据流的装置、方法和系统
US20190303168A1 (en) Apparatus, methods, and systems for conditional queues in a configurable spatial accelerator
KR101035646B1 (ko) 파이프라인 코프로세서
US20190018815A1 (en) Processors, methods, and systems with a configurable spatial accelerator
JP5496578B2 (ja) 高密度スレッド化ネットワーク・オン・ア・チップにおけるソフトウェア制御の任意ベクトル・オペランド選択をサポートする直接スレッド間通信バッファ
JP2006012182A (ja) データ処理システムとその方法
CN113811859A (zh) 控制流屏障以及可重构数据处理器
JP5370352B2 (ja) Simd型プロセッサアレイシステム及びそのデータ転送方法
JP5231949B2 (ja) 半導体装置、および、半導体装置によるデータ処理方法
US8171259B2 (en) Multi-cluster dynamic reconfigurable circuit for context valid processing of data by clearing received data with added context change indicative signal
US6948049B2 (en) Data processing system and control method
EP1220091B1 (en) Circuit and method for instruction compression and dispersal in VLIW processors
US20220261251A1 (en) Processing device with vector transformation execution
JP3841967B2 (ja) マイクロプロセッサ
JP5372307B2 (ja) データ処理装置およびその制御方法
US5826098A (en) Data processing system which converts received data packet into extended packet with prescribed field for accumulation process
JP5708634B2 (ja) Simdプロセッサ
KR20010072490A (ko) 레지스터 스택을 포함하는 데이터 프로세서, 그 처리방법, 컴퓨터 프로그램 제품 및 멀티미디어 장치
JP2000231488A (ja) プロセッサ
JPH0816392A (ja) コンピュータシステム、コンピュータシステム動作方法、及びコンピュータ命令シーケンス実行方法
CN116097213A (zh) 一种图指令处理方法及装置
CN104011674A (zh) 数字信号处理器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5370352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150