JPH08275065A - 光電変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 システムの複雑さを伴わずに暗電圧による雑
音成分除去が困難。 【解決手段】 光電変換素子１と、光電変換素子１から
第１の期間に出力される出力信号を蓄積する第１の蓄積
手段24と、光電変換素子１から第２の期間に出力される
出力信号を蓄積する第２の蓄積手段９と、光電変換素子
１に対して互いに並列に接続され光電変換素子１からの
出力信号を第１又は第２の蓄積手段24，９に選択的に導
く為の第１及び第２のスイッチ手段22，８と、第１及び
第２の蓄積手段24，９に蓄積された光電変換素子からの
出力信号を同時に第１及び第２の出力ライン19，15に出
力する回路と、を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は光電変換装置、詳し
くは光電変換素子と、該光電変換素子から出力される出
力信号をそれぞれ蓄積する為の第１及び第２の蓄積手段
と、該第１及び第２の蓄積手段に蓄積された信号を第１
及び第２の出力ラインに出力する回路と、を有する光電
変換装置に関するものである。

【０００２】

【従来の技術】従来、ＣＣＤ、ＭＯＳ等のイメージセン
サを用いたＴＶカメラ、ＳＶカメラ等において絞り機能
を持ったものがある。このようなオート絞り機能のある
ＴＶカメラ、ＳＶカメラ等を備えている光電変換装置と
しては特開昭60-12759号公報〜特開昭60-12765号公報に
記載されている光電変換装置がある。

【０００３】この光電変換装置は半導体トランジスタの
制御電極上にキャパシタを有している光センサセルを複
数個配列した光センサ部から成っている。

【０００４】図３は光電変換装置の回路図、図４はその
タイミングチャートを示す図である。

【０００５】これらの図において、光センサセル100 ・
・・のキャパシタ電極101 ・・・は駆動ラインに共通に
接続されていて、コレクタ電極102 ・・・は正電圧端子
に共通に接続されている。そして駆動端子は駆動ライン
と接続されている。

【０００６】この駆動端子には、光センサセル100 ・・
・を駆動するためのパルス信号が印加されるようになっ
ており、光センサセル100 ・・・のエミッタ端子103 ・
・・は垂直信号ラインと接続され、リセット用のＦＥＴ
104 ・・・を介して共通に接続されると共にアース端子
ＧＮＤと接続されている。

【０００７】またＦＥＴ104 ・・・のゲート電極はリセ
ット端子に共通に接続されている。ＦＥＴ104 ・・・は
スイッチング用の電界効果トランジスタである。

【０００８】垂直信号ラインは、ＦＥＴ105 ・・・を介
して蓄積キャパシタ106 ・・・と接続されると共にＦＥ
Ｔ107 ・・・のソース電極とも接続されており、このＦ
ＥＴ107 ・・・のドレイン電極は水平信号ラインに共通
に接続され、ＦＥＴ105 のゲート電極は制御端子に共通
に接続される。

【０００９】またＦＥＴ107 のゲート電極は走査回路10
8 の出力端子に接続される。水平信号ラインは、出力増
幅器109 を介して外部出力端子と接続されると共にＦＥ
Ｔ110 を介してアース端子ＧＮＤとも接続される。

【００１０】またＦＥＴ110 のゲート端子はリセット端
子と接続されている。ここで用いているＦＥＴ110 は、
水平ラインをリセットするための電界効果トランジスタ
である。

【００１１】次に図３の回路の駆動方法を図４のタイミ
ングチャートにより説明する。

【００１２】先ず、制御端子及びリセット端子を共にＨ
レベルにする。するとリセット期間には蓄積キャパシタ
106 ・・・に蓄積された光信号がリセットされる。

【００１３】そして光センサセル100 ・・・に蓄積され
ている光信号の読出しは、制御端子がＨレベル、リセッ
ト端子がＬレベルのとき、駆動端子に読出し用のパルス
信号を印加することにより、光信号が垂直信号ライン上
に読出されて、蓄積キャパシタ106 ・・・に光信号が蓄
積される。

【００１４】このように読出し用のパルス信号がＨレベ
ルの時に光センサセル100 ・・・の読出しが開始し、所
定期間経過後には読出し用のパルス信号がＬレベルにな
り読出しが終了する。

【００１５】また制御端子がＬレベル、リセット端子が
Ｈレベルの際には、リフレッシュ動作状態となり、光セ
ンサセル100 ・・・に蓄積された光信号が消去される。

【００１６】そしてリフレッシュ用のパルス信号がＬレ
ベルになりリフレッシュ動作を終了する。

【００１７】つまり、次に再び読出し動作状態になるま
での期間が光センサセル100 にキャリヤを蓄積する蓄積
期間である。

【００１８】また、走査回路108 の各出力端子からのパ
ルス信号は、シフトするタイミングに従ってＦＥＴ107
を順番にオンする。

【００１９】この走査回路108 の水平走査によって蓄積
キャパシタ106 ・・・に蓄えられている光信号がシリア
ルに水平ライン上に読出され、出力増幅器109 で増幅さ
れた後に外部出力端子から出力される。

【００２０】このように蓄積キャパシタ106 ・・・に蓄
えられた全ての光信号の読出しが終了すると、再び最初
のリセット期間に戻る。

【００２１】そして以上の動作が繰返し行なわれる。

【００２２】

【発明が解決しようとする課題】上述した光電変換装置
においては、任意の蓄積時間に光センサセル内で発生す
る暗電圧のバラツキのために、光センサセルから読出さ
れた出力信号に雑音が含まれてしまうことがある。

【００２３】このため従来から光センサセル内で発生す
る暗電流分に相当する出力信号を事前にレファレンス光
信号として外部記憶装置に記憶し、このレファレンス光
信号よりのレファレンス出力信号と光センサセルから読
出された実際の光信号の出力信号を比較することによっ
て補正を行ない、暗電圧に起因する雑音成分を除去しよ
うとしたものがある。

【００２４】しかし、このような従来の光電変換装置に
おいては、光電変換装置のシステム化を図ろうとする場
合に、別に外部回路が必要となるためにシステムがより
複雑化してしまうという問題がある。

【００２５】本発明はかかる実状に鑑みなされたもの
で、光電変換素子から読出した光信号を蓄積する光信号
蓄積手段と共に光電変換素子から読出した暗電圧信号を
蓄わえる暗電圧信号蓄積手段を備え、前記光信号蓄積手
段に蓄えられた実際の光信号と、前記暗電圧信号蓄積手
段に蓄えられた暗電圧信号とを別個の出力ライン上に同
時に読出すことによって、暗電圧分に相当する信号を光
センサセルごとに補正し、その出力信号の中から暗電圧
のバラツキに起因する雑音を除去することを目的として
いる。

【００２６】

【課題を解決するための手段】本発明は上記問題点を解
決するために、光電変換素子と、該光電変換素子から第
１の期間に出力される出力信号を蓄積する為の第１の蓄
積手段と、該光電変換素子から該第１の期間とは異なる
第２の期間に出力される出力信号を蓄積する為の第２の
蓄積手段と、該光電変換素子に対して互いに並列に接続
され該光電変換素子からの出力信号を該第１又は第２の
蓄積手段に選択的に導く為の第１及び第２のスイッチ手
段と、該第１及び第２の蓄積手段に蓄積された該光電変
換素子からの出力信号を同時に第１及び第２の出力ライ
ンに出力する回路と、を有する光電変換装置を提供する
ものである。

【００２７】また、本発明は、複数の光電変換素子と、
各光電変換素子毎に第１のトランジスタを介して設けら
れ、該光電変換素子の出力信号を蓄積する為の第１のキ
ャパシタと、各光電変換素子毎に第２のトランジスタを
介して設けられ、該光電変換素子の出力信号を蓄積する
為の第２のキャパシタと、該第１のキャパシタに蓄積さ
れた信号を第１の出力ラインに順次出力するとともに該
第２のキャパシタに蓄積された信号を第２の出力ライン
に順次出力する為の走査回路と、該第１及び第２の出力
ラインに接続され、該第１及び第２の出力ラインより出
力される同一の光電変換素子からの２つの出力信号の差
分を得る為の差動増幅器と、を有し、該第１及び第２の
トランジスタは夫々並列に接続されており、該第１及び
第２のトランジスタが夫々異なる期間にオンすることに
より、同一の光電変換素子からの２つの出力信号をそれ
ぞれ該第１及び第２のキャパシタに蓄積し、該走査回路
により、該第１及び第２のキャパシタに蓄積された同一
の光電変換素子からの出力信号を同じ期間に該第１及び
第２の出力ラインに出力することを特徴とする光電変換
装置を提供するものである。

【００２８】

【発明の実施の形態】まず、本発明の作用について説明
する。

【００２９】上記本発明の光電変換装置は、例えば、光
信号蓄積手段に蓄えられた光信号と暗電圧信号蓄積手段
に蓄えられた暗電圧信号とを別個の情報出力ライン上に
同時に読出すと共に暗電圧信号を光センサセルごとに補
正し、出力信号の中から暗電圧のバラツキに起因する雑
音を除去する光電変換装置に用いられるものである。

【００３０】そして本発明によれば、暗電圧分に相当す
る雑音をセンサ内で、処理することができるため、外部
回路等が必要とならず、システム構成が平易にでき、低
価格の光電変換装置を提供することができる。

【００３１】次に、本発明の一実施形態を添付図面に基
づいて詳細に説明する。

【００３２】図１は本発明を用いた光電変換装置の一例
を示す回路図である。この図において、符号１は光電変
換素子である光センサセルで、この光センサセル１は一
次元的に配列されている。

【００３３】光センサセル１のキャパシタ電極２は駆動
ラインに共通に接続されると共に駆動端子に接続されて
おり、光センサセル１のコレクタ電極３は正電圧端子に
共通に接続されている。

【００３４】また光センサセル１のエミッタ電極４は、
垂直ライン５と接続されており、この垂直ライン５はＦ
ＥＴ６を介して共通に接続され、ＦＥＴ６はアース端子
７に接続される。

【００３５】前記ＦＥＴ６のゲート電極にはリセット端
子が共通に接続されている。また垂直ライン５にはＦＥ
Ｔ８を介して、キャパシタ９とＦＥＴ１０のソース電極
が接続されており、キャパシタ９はアースライン１１を
介してアース端子１２が接続されている。キャパシタ９
は光信号蓄積用のキャパシタである。

【００３６】ＦＥＴ１０のゲート電極は走査回路１３の
出力端子１４と接続され、ＦＥＴ１０のドレイン電極は
水平ライン１５を介して出力増幅器１６と接続されてい
る。この出力増幅器１６の出力側は外部出力端子１７と
接続され、外部出力端子１７から出力電圧が取出され
る。

【００３７】またＦＥＴ１０のゲート電極はＦＥＴ１８
のゲート電極とも接続されており、ＦＥＴ１８のドレイ
ン電極は出力ライン１９を介して出力増幅器２０と接続
されている。この出力増幅器２０の出力側は外部出力端
子２１と接続されていて、外部出力端子２１から出力電
圧が取出される。

【００３８】更にＦＥＴ１８のソース電極はＦＥＴ２２
を介して垂直ライン５とも接続されている。

【００３９】本実施形態では以上の他に、ＦＥＴ１８の
ソース電極とＦＥＴ２２間に垂直ライン２３を介してキ
ャパシタ２４の一方の電極部が接続され、キャパシタ２
４のもう一方の電極部は前記アースライン１１に接続さ
れている。このキャパシタ２４が暗電圧信号蓄積用のキ
ャパシタである。

【００４０】次に本実施形態の動作について説明する。

【００４１】図２のタイミング・チャート図に示すよう
に、光センサセル１・・・には光照射蓄積期間における
光蓄積動作により、光量に応じた光信号を蓄積する。

【００４２】先ず、光信号読出し期間になるまでの一定
期間の間に、光センサセル１・・・は光照射によりキャ
リヤの蓄積動作をする。そして、リセット期間において
は制御端子及びリセット端子が共にＨレベルとなり、キ
ャパシタ９に蓄えられた電荷をリセットする。

【００４３】次に、制御端子をＨレベル、リセット端子
をＬレベルとして、駆動端子に読出し用のパルス電圧が
印加されると、光センサセル１・・・に蓄積された光情
報は、垂直ライン上に読出される。そしてキャパシタ９
に光信号が蓄積される。

【００４４】光信号読出し期間終了後、リセット端子を
Ｈレベルにして駆動端子にリフレッシュ用のパルス電圧
を印加すれば、光センサセル１・・・がリフレッシュ状
態となり、光センサセル１・・・内に蓄積した光信号が
消去する。

【００４５】リフレッシュ期間終了後には、光センサセ
ル１・・・を一時的に遮光し、遮光期間とする。

【００４６】この際、光センサセル１・・・には暗状態
において発生する暗電圧の蓄積が行なわれる。ここで暗
電圧蓄積期間と光照射蓄積期間とが同じ時間になるよう
に設定する。次に、暗電圧読出し端子とリセット端子を
共にＨレベルにすることによって、リセット期間中にキ
ャパシタ２４に蓄えられた電荷をリセットする。

【００４７】光センサセル１・・・に蓄積された暗電圧
信号は、暗電圧読出し用端子をＨレベル、リセット端子
をＬレベルとし、駆動端子に読出し用のパルス電圧Ｅr
を印加し、垂直ライン５上に読出す。このようにしてキ
ャパシタ２４に暗電圧信号が蓄積される。

【００４８】この暗電圧読出し期間終了後に、暗電圧読
出用端子をＬレベル、リセット端子をＨレベルとして、
駆動端子にリフレッシュ用のパルス電圧Ｅ0 を印加し
て、光センサセル１・・・をリフレッシュ状態にする。

【００４９】そして、ある一定時間経過後にリフレッシ
ュ用のパルス電圧をＬレベルにすると、リフレッシュ期
間が終了すると共に遮光期間が終了し、さらにリセット
端子をＬレベルにする。

【００５０】次に、走査回路１３の出力端子１４からの
出力パルスがシフトするタイミングに従ってＦＥＴ１
０、ＦＥＴ１８を順次オンする。

【００５１】この水平走査によってキャパシタ９に蓄え
られた光信号が直列に水平ライン１５上に読出される。
また、この読出しに同期して、暗電圧信号を出力ライン
１９上に読出す。

【００５２】このように、水平ライン１５上に読出され
た光信号は、出力増幅器１６を通して外部出力端子１７
に出力され、一方出力ライン１９上に読出された暗電圧
信号は、出力増幅器２０を通して外部出力端子２１に出
力され、この外部出力端子から出力電圧が取出される。

【００５３】そして一定期間後には水平走査期間が終了
し、再びリセット期間に戻り、それ以降は、以上の動作
を繰り返し行なう。

【００５４】本実施形態における光電変換装置は以上の
ように動作するため、暗電圧による雑音を除去するため
に、従来の光電変換装置のような付加的な外部回路も必
要とならず、システム構成が平易にできるから、低価格
の光電変換装置にしたいという要望にも応じることがで
きるようになる。

【００５５】尚、上記実施形態においては、個別ライン
上に同時に読出された実際の光信号と、暗電圧信号を出
力回路部２５において出力増幅器１６，２０を用いて増
幅し、外部に出力するようにしているが、このような構
成に限定されず、出力回路部２５を差動増幅器等に置き
換え、実際の光信号からその中に含まれる暗電圧信号を
差し引いた分の光信号を外部に出力するようにしたもの
であってもよいことは言うまでもない。

【００５６】また本実施形態では、暗電圧蓄積期間と光
照射期間とを同時間に設定したがこれに限定されない。

【００５７】例えば光センサセル１・・・における暗電
圧の発生量と暗電圧蓄積時間との間の関係を有効に利用
することによって、暗電圧蓄積時間を光照射時間より短
かくし、出力回路部２５の出力増幅器１６，２０の利得
を個々に調整したもの、または蓄積用キャパシタ９・・
・、２４・・・の値を調整することにより、上記実施形
態と同等の結果が得られるようにしたものであってもよ
いことは言うまでもない。

【００５８】更に本実施形態では光センサセルを一次元
的に並べたものについて説明したがこれのみに限定され
ないことは言うまでもない。

【００５９】

【発明の効果】上記のように、本発明によれば、光セン
サセルから読出した実際の光信号を外部に出力する際
に、その中に含む暗電圧に相当する信号を光センサセル
ごとに補正し、出力信号の中から暗電圧のバラツキに起
因する雑音を除去することができる。また、従来の駆動
方法のように付加的な外部回路を必要としないために、
システム構成を平易にでき、経済的な光電変換装置にし
たいという要望にも応じることができる。

【図面の簡単な説明】

【図１】本発明を用いた光電変換装置の一例を示す回路
図である。

【図２】図１の光電変換装置のタイミング・チャートで
ある。

【図３】光電変換装置の回路図である。

【図４】図３の光電変換装置のタイミング・チャートで
ある。

【符号の説明】

１ 光電変換素子 ２ キャパシタ電極 ９ 光情報蓄積手段 １５ 情報出力ライン １９ 情報出力ライン ２４ 暗電圧蓄積手段

Claims (7)

【特許請求の範囲】
1. 【請求項１】 光電変換素子と、該光電変換素子から第
   １の期間に出力される出力信号を蓄積する為の第１の蓄
   積手段と、 該光電変換素子から該第１の期間とは異なる第２の期間
   に出力される出力信号を蓄積する為の第２の蓄積手段
   と、 該光電変換素子に対して互いに並列に接続され該光電変
   換素子からの出力信号を該第１又は第２の蓄積手段に選
   択的に導く為の第１及び第２のスイッチ手段と、 該第１及び第２の蓄積手段に蓄積された該光電変換素子
   からの出力信号を同時に第１及び第２の出力ラインに出
   力する回路と、を有する光電変換装置。
2. 【請求項２】 請求項１に記載の光電変換装置におい
   て、該光電変換素子と該第１及び第２の蓄積手段と該第
   １及び第２のスイッチ手段とで構成される回路が複数配
   列されており、該複数の回路において同時に該第１又は
   第２の蓄積手段への蓄積が行われるように、該複数の回
   路における該第１又は第２のスイッチ手段のゲートがそ
   れぞれ共通に接続されていることを特徴とする光電変換
   装置。
3. 【請求項３】 請求項２に記載の光電変換装置におい
   て、該第１及び第２の出力ラインには、該複数の回路か
   ら順次出力信号が出力される光電変換装置。
4. 【請求項４】 請求項１に記載の光電変換装置におい
   て、該第１及び第２の出力ラインには、差動増幅器が設
   けられている光電変換装置。
5. 【請求項５】 請求項１に記載の光電変換装置におい
   て、該光電変換素子はトランジスタである光電変換装
   置。
6. 【請求項６】 複数の光電変換素子と、 各光電変換素子毎に第１のトランジスタを介して設けら
   れ、該光電変換素子の出力信号を蓄積する為の第１のキ
   ャパシタと、 各光電変換素子毎に第２のトランジスタを介して設けら
   れ、該光電変換素子の出力信号を蓄積する為の第２のキ
   ャパシタと、 該第１のキャパシタに蓄積された信号を第１の出力ライ
   ンに順次出力するとともに該第２のキャパシタに蓄積さ
   れた信号を第２の出力ラインに順次出力する為の走査回
   路と、 該第１及び第２の出力ラインに接続され、該第１及び第
   ２の出力ラインより出力される同一の光電変換素子から
   の２つの出力信号の差分を得る為の差動増幅器と、 を有し、 該第１及び第２のトランジスタは夫々並列に接続されて
   おり、該第１及び第２のトランジスタが夫々異なる期間
   にオンすることにより、同一の光電変換素子からの２つ
   の出力信号をそれぞれ該第１及び第２のキャパシタに蓄
   積し、 該走査回路により、該第１及び第２のキャパシタに蓄積
   された同一の光電変換素子からの出力信号を同じ期間に
   該第１及び第２の出力ラインに出力することを特徴とす
   る光電変換装置。
7. 【請求項７】 該第１の期間に出力される出力信号は該
   光電変換素子に第１のキャリア蓄積時間に蓄積されたキ
   ャリアに基づく信号であり、該第２の期間に出力される
   出力信号は該光電変換素子に第２のキャリア蓄積時間に
   蓄積されたキャリアに基づく信号であり、該第１のキャ
   リア蓄積時間より該第２のキャリア蓄積時間が長いこと
   を特徴とする請求項１に記載の光電変換装置。