JPH08274739A - 背景パターン発生器 - Google Patents
背景パターン発生器Info
- Publication number
- JPH08274739A JPH08274739A JP10030795A JP10030795A JPH08274739A JP H08274739 A JPH08274739 A JP H08274739A JP 10030795 A JP10030795 A JP 10030795A JP 10030795 A JP10030795 A JP 10030795A JP H08274739 A JPH08274739 A JP H08274739A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- address counter
- counter
- background pattern
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 ソフトウエアによる複雑な処理なしにＴＵ２
１、ＴＵ１２、ＴＵ１１の混在した背景パターンを発生
する背景パターン発生器を提供する。 【構成】 フレーム構造とＴＵ識別信号１ａを出力する
タイミング発生器１、ＴＵ２１アドレスカウンタ２、Ｔ
Ｕ１２アドレスカウンタ３、ＴＵ１１アドレスカウンタ
４、並びにＴＵ識別信号１ａにしたがってパターンメモ
リ６に接続するアドレスカウンタを選択する選択器５を
備える。
１、ＴＵ１２、ＴＵ１１の混在した背景パターンを発生
する背景パターン発生器を提供する。 【構成】 フレーム構造とＴＵ識別信号１ａを出力する
タイミング発生器１、ＴＵ２１アドレスカウンタ２、Ｔ
Ｕ１２アドレスカウンタ３、ＴＵ１１アドレスカウンタ
４、並びにＴＵ識別信号１ａにしたがってパターンメモ
リ６に接続するアドレスカウンタを選択する選択器５を
備える。
Description
【０００１】
【産業上の利用分野】この発明は、背景パターン発生器
についてのものであり、特に、ＳＤＨ（Ｓｙｎｃｈｒｏ
ｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ：同期
デジタルハイアラーキ）インタフェースを有する測定器
において、多数の信号の中から測定対象として選択され
たチャネル以外の背景パターンを発生するための背景パ
ターン発生器についてのものである。
についてのものであり、特に、ＳＤＨ（Ｓｙｎｃｈｒｏ
ｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ：同期
デジタルハイアラーキ）インタフェースを有する測定器
において、多数の信号の中から測定対象として選択され
たチャネル以外の背景パターンを発生するための背景パ
ターン発生器についてのものである。
【０００２】
【従来の技術】デジタル通信網やデジタル通信装置など
における測定器がパターンとして送出する機能には、ビ
ットエラー試験用のＰＲＢＳパターン発生、エラー付
加、アラーム付加などがある。これらの機能は多数ある
チャネルの中の選択された１つのチャネルについてのみ
行われるため、測定器は通常は回路を１系統しか持って
いない。なお、背景パターンとは、ＴＵ（トリビュタリ
ユニット）という低速信号が多重されて構成されたＳＤ
Ｈフレームにおいて、選択されたチャネル以外のチャネ
ルについて疑似的に発生させたパターンであり、装置が
異常パターンに反応してアラームなどを出力しないよう
にするためのものである。
における測定器がパターンとして送出する機能には、ビ
ットエラー試験用のＰＲＢＳパターン発生、エラー付
加、アラーム付加などがある。これらの機能は多数ある
チャネルの中の選択された１つのチャネルについてのみ
行われるため、測定器は通常は回路を１系統しか持って
いない。なお、背景パターンとは、ＴＵ（トリビュタリ
ユニット）という低速信号が多重されて構成されたＳＤ
Ｈフレームにおいて、選択されたチャネル以外のチャネ
ルについて疑似的に発生させたパターンであり、装置が
異常パターンに反応してアラームなどを出力しないよう
にするためのものである。
【０００３】次に、従来の背景パターンの発生方式を図
６に示す。図６で、アドレスカウンタ１１は、例えば背
景パターンを出力する範囲内で動作する。また動作した
アドレスカウンタ１１は、パターンメモリ１２にアドレ
スを与え、これにより、あらかじめパターンメモリ１２
に書き込んであるパターン（背景パターン）が出力され
る。例えば、ＶＣ（仮想コンテナ）４の背景パターンの
場合は、ＴＵが１６フレーム長だと２６０バイト×９行
×１６フレーム＝３７４４０バイトになり、よって、ア
ドレスカウンタ１１は１６ビット、またパターンメモリ
１２は５１２Ｋビットそれぞれ必要になる。
６に示す。図６で、アドレスカウンタ１１は、例えば背
景パターンを出力する範囲内で動作する。また動作した
アドレスカウンタ１１は、パターンメモリ１２にアドレ
スを与え、これにより、あらかじめパターンメモリ１２
に書き込んであるパターン（背景パターン）が出力され
る。例えば、ＶＣ（仮想コンテナ）４の背景パターンの
場合は、ＴＵが１６フレーム長だと２６０バイト×９行
×１６フレーム＝３７４４０バイトになり、よって、ア
ドレスカウンタ１１は１６ビット、またパターンメモリ
１２は５１２Ｋビットそれぞれ必要になる。
【０００４】次に、１５５．５２Ｍｂｉｔ／ＳのＳＤＨ
フレームであるＶＣ４信号を例にとって説明する。ここ
で、ＳＴＭ（同期伝送モジュール）のフレーム構造は、
ＩＴＵ−ＴのＧ．７０８，Ｇ．７０９に定義されてい
る。例えば、ＶＣ４の中の３分の１にＴＵ２１が入り、
また３分の１にＴＵ１２が入り、さらにもう３分の１に
ＴＵ１１が入り、それぞれが順番に並んだ場合のフレー
ム構造の例を図７に示す。
フレームであるＶＣ４信号を例にとって説明する。ここ
で、ＳＴＭ（同期伝送モジュール）のフレーム構造は、
ＩＴＵ−ＴのＧ．７０８，Ｇ．７０９に定義されてい
る。例えば、ＶＣ４の中の３分の１にＴＵ２１が入り、
また３分の１にＴＵ１２が入り、さらにもう３分の１に
ＴＵ１１が入り、それぞれが順番に並んだ場合のフレー
ム構造の例を図７に示す。
【０００５】ＶＣ４は２６１バイトの９行で表され、ま
た各行の先頭バイトはＰＯＨ、先頭から２〜９バイトは
ＦｉｘｅｄＳｔｕｆｆとしてそれぞれ定義され、さらに
それ以外のＶＣ４ペイロードにＴＵが入る。また、ＶＣ
４ペイロードには、１２バイトの９行で表されるＴＵＧ
２１が２１個入り、ＴＵＧ２１の中にはＴＵ２１なら１
つが、ＴＵ１２なら３つが、ＴＵ１１なら４つがそれぞ
れ入る。全てのフレーム構成はバイトインタリーブされ
ていて、ＴＵＧ２１が２１個でＶＣ４ペイロードを構成
する場合、最初にＴＵＧ＃１、次に＃２、＃３と続き、
＃２１になると次は＃１に戻る。また、ＴＵＧ２１の中
にＴＵ１１が４つ入る場合にも最初にＴＵ＃１、次に＃
２、＃３、＃４と続きそれが繰り返される。
た各行の先頭バイトはＰＯＨ、先頭から２〜９バイトは
ＦｉｘｅｄＳｔｕｆｆとしてそれぞれ定義され、さらに
それ以外のＶＣ４ペイロードにＴＵが入る。また、ＶＣ
４ペイロードには、１２バイトの９行で表されるＴＵＧ
２１が２１個入り、ＴＵＧ２１の中にはＴＵ２１なら１
つが、ＴＵ１２なら３つが、ＴＵ１１なら４つがそれぞ
れ入る。全てのフレーム構成はバイトインタリーブされ
ていて、ＴＵＧ２１が２１個でＶＣ４ペイロードを構成
する場合、最初にＴＵＧ＃１、次に＃２、＃３と続き、
＃２１になると次は＃１に戻る。また、ＴＵＧ２１の中
にＴＵ１１が４つ入る場合にも最初にＴＵ＃１、次に＃
２、＃３、＃４と続きそれが繰り返される。
【０００６】
【発明が解決しようとする課題】上記のパターンメモリ
はＣＰＵにより書き換えができるため、どのような組み
合わせでもパターンを作成するのは可能である。ところ
が、こうしていろいろなＴＵが組み合わされて構成され
たフレームは非常に複雑なデータになることから、１つ
のＴＵＧ２１の中をＴＵ２１×１からＴＵ１１×４に変
更した場合でも、ソフトウエアによる処理は非常に複雑
であり、また書き換え処理の時間もかかる。更に、大き
なメモリ容量が必要となり、またそのアドレスカウンタ
もビット数が多く必要になるという問題がある。
はＣＰＵにより書き換えができるため、どのような組み
合わせでもパターンを作成するのは可能である。ところ
が、こうしていろいろなＴＵが組み合わされて構成され
たフレームは非常に複雑なデータになることから、１つ
のＴＵＧ２１の中をＴＵ２１×１からＴＵ１１×４に変
更した場合でも、ソフトウエアによる処理は非常に複雑
であり、また書き換え処理の時間もかかる。更に、大き
なメモリ容量が必要となり、またそのアドレスカウンタ
もビット数が多く必要になるという問題がある。
【０００７】この発明は、上記のような問題がなく、Ｓ
ＤＨフレームにおいてＴＵ２１、ＴＵ１２、ＴＵ１１な
どの信号の混在した背景パターンを発生することができ
る背景パターン発生器を提供することを目的とする。
ＤＨフレームにおいてＴＵ２１、ＴＵ１２、ＴＵ１１な
どの信号の混在した背景パターンを発生することができ
る背景パターン発生器を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するた
め、この発明は、ＳＤＨフレーム構造に従ってタイミン
グ信号を発生するタイミング発生器と、前記タイミング
発生器に接続されてＴＵ２１のバイト数をカウントする
第１のカウンタと、前記タイミング発生器に接続されて
ＴＵ１２のバイト数をカウントする第２のカウンタと、
前記タイミング発生器に接続されてＴＵ１１のバイト数
をカウントする第３のカウンタと、ＴＵ２１とＴＵ１２
とＴＵ１１の各背景パターンが書き込まれたパターンメ
モリと、前記第１〜第３のカウンタの出力の１つを選択
して前記パターンメモリに供給する選択器とを備える。
め、この発明は、ＳＤＨフレーム構造に従ってタイミン
グ信号を発生するタイミング発生器と、前記タイミング
発生器に接続されてＴＵ２１のバイト数をカウントする
第１のカウンタと、前記タイミング発生器に接続されて
ＴＵ１２のバイト数をカウントする第２のカウンタと、
前記タイミング発生器に接続されてＴＵ１１のバイト数
をカウントする第３のカウンタと、ＴＵ２１とＴＵ１２
とＴＵ１１の各背景パターンが書き込まれたパターンメ
モリと、前記第１〜第３のカウンタの出力の１つを選択
して前記パターンメモリに供給する選択器とを備える。
【０００９】
【作用】タイミング発生器からＴＵＧ２１毎のＴＵの種
類を示すＴＵ識別信号を出力し、パターンメモリへ与え
るアドレスとメモリのバンクを切り替える。これによ
り、小さなパターンメモリによって複雑でパターン長の
長いパターンを構成することができる。さらに、ＴＵＧ
２１の中に入るＴＵの種類をソフトウエアで変更する場
合も簡単な操作で変更でき、また動作中に変更しても変
更箇所以外のパターンに影響を与えることがない。
類を示すＴＵ識別信号を出力し、パターンメモリへ与え
るアドレスとメモリのバンクを切り替える。これによ
り、小さなパターンメモリによって複雑でパターン長の
長いパターンを構成することができる。さらに、ＴＵＧ
２１の中に入るＴＵの種類をソフトウエアで変更する場
合も簡単な操作で変更でき、また動作中に変更しても変
更箇所以外のパターンに影響を与えることがない。
【００１０】
【実施例】次に、この発明による背景パターン発生器の
実施例を図１に示す。図１による実施例は、タイミング
発生器１、ＴＵ２１アドレスカウンタ２、ＴＵ１２アド
レスカウンタ３、ＴＵ１１アドレスカウンタ４、選択器
５、パターンメモリ６、などから構成される。タイミン
グ発生器１は、カウンタ２１・２２・２３並びにシフト
レジスタ２４から構成され、ＳＤＨフレーム構造をカウ
ンタ２１とカウンタ２２とカウンタ２３を組み合わせて
出力し、またＴＵＧ２１の内容をシフトレジスタ２４で
出力するものである。
実施例を図１に示す。図１による実施例は、タイミング
発生器１、ＴＵ２１アドレスカウンタ２、ＴＵ１２アド
レスカウンタ３、ＴＵ１１アドレスカウンタ４、選択器
５、パターンメモリ６、などから構成される。タイミン
グ発生器１は、カウンタ２１・２２・２３並びにシフト
レジスタ２４から構成され、ＳＤＨフレーム構造をカウ
ンタ２１とカウンタ２２とカウンタ２３を組み合わせて
出力し、またＴＵＧ２１の内容をシフトレジスタ２４で
出力するものである。
【００１１】ここで、ＶＣ４に入るＴＵＧ２１は２１個
あるので、あらかじめカウンタ２１で１／２１に分周す
る。またＴＵ２１はＴＵＧ２１の中に１つ入るので、カ
ウンタ２１にＴＵ２１アドレスカウンタ２を接続する構
成としている。図２に、ＶＣ４ペイロードのＴＵが入る
範囲について、１フレーム目のＴＵ２１アドレスカウン
タの値を示す。そして、ＴＵ１２はＴＵＧ２１の中に３
つ入るので、さらにカウンタ２２で１／３に分周しＴＵ
１２アドレスカウンタ３に接続する構成としている。図
３に、ＶＣ４ペイロードのＴＵが入る範囲について１フ
レーム目のＴＵ１２アドレスカウンタの値を示す。そし
て、ＴＵ１１はＴＵＧ２１の中に４つ入るので、カウン
タ２３で１／４に分周してＴＵ１１アドレスカウンタ４
に接続する構成としている。図４に、ＶＣ４ペイロード
のＴＵが入る範囲について１フレーム目のＴＵ１１アド
レスカウンタの値を示す。
あるので、あらかじめカウンタ２１で１／２１に分周す
る。またＴＵ２１はＴＵＧ２１の中に１つ入るので、カ
ウンタ２１にＴＵ２１アドレスカウンタ２を接続する構
成としている。図２に、ＶＣ４ペイロードのＴＵが入る
範囲について、１フレーム目のＴＵ２１アドレスカウン
タの値を示す。そして、ＴＵ１２はＴＵＧ２１の中に３
つ入るので、さらにカウンタ２２で１／３に分周しＴＵ
１２アドレスカウンタ３に接続する構成としている。図
３に、ＶＣ４ペイロードのＴＵが入る範囲について１フ
レーム目のＴＵ１２アドレスカウンタの値を示す。そし
て、ＴＵ１１はＴＵＧ２１の中に４つ入るので、カウン
タ２３で１／４に分周してＴＵ１１アドレスカウンタ４
に接続する構成としている。図４に、ＶＣ４ペイロード
のＴＵが入る範囲について１フレーム目のＴＵ１１アド
レスカウンタの値を示す。
【００１２】ここで、ＴＵＧ２１の中にＴＵ２１とＴＵ
１２とＴＵ１１のどれが入るかを示す２ビット幅のＴＵ
識別信号１ａがシフトレジスタ２４からパターンメモリ
６に出力される。このＴＵ識別信号１ａは、ソフトウエ
アで設定したデータをシフトレジスタ２４に一度ロード
し、またカウンタ２１の動作に同期してデータを出力
し、さらにその出力データをシフトレジスタ２４の入力
に戻すことにより、繰り返し４２ビットの信号として出
力される。
１２とＴＵ１１のどれが入るかを示す２ビット幅のＴＵ
識別信号１ａがシフトレジスタ２４からパターンメモリ
６に出力される。このＴＵ識別信号１ａは、ソフトウエ
アで設定したデータをシフトレジスタ２４に一度ロード
し、またカウンタ２１の動作に同期してデータを出力
し、さらにその出力データをシフトレジスタ２４の入力
に戻すことにより、繰り返し４２ビットの信号として出
力される。
【００１３】つぎに、パターンメモリ６に書き込まれた
ＴＵパターンを図５に示す。そして、ＴＵ識別信号１ａ
はパターンメモリ６の上位アドレスに接続され指定され
たＴＵパターンの書き込んである範囲を選択する。さら
に、３つのアドレスカウンタ、つまりＴＵ２１アドレス
カウンタ２・ＴＵ１２アドレスカウンタ３・ＴＵ１１ア
ドレスカウンタ４の中からパターンメモリ６に接続する
アドレスカウンタを、ＴＵ識別信号１ａにしたがって選
択器５により選択する。そして、パターンメモリ６から
はＴＵ識別信号１ａに従った背景パターンが出力され
る。
ＴＵパターンを図５に示す。そして、ＴＵ識別信号１ａ
はパターンメモリ６の上位アドレスに接続され指定され
たＴＵパターンの書き込んである範囲を選択する。さら
に、３つのアドレスカウンタ、つまりＴＵ２１アドレス
カウンタ２・ＴＵ１２アドレスカウンタ３・ＴＵ１１ア
ドレスカウンタ４の中からパターンメモリ６に接続する
アドレスカウンタを、ＴＵ識別信号１ａにしたがって選
択器５により選択する。そして、パターンメモリ６から
はＴＵ識別信号１ａに従った背景パターンが出力され
る。
【００１４】以上のように構成される実施例の背景パタ
ーン発生器では、ＴＵ２１とＴＵ１２とＴＵ１１が混在
した複雑なパターンをハードウエアによって組み立てる
のでソフトウエアによる処理が非常に軽くなる。また、
ソフトウエアは、ＴＵ識別信号の設定として４２ビット
の情報を設定すればよく、パターンメモリ６を動作中に
書き換える必要がない。
ーン発生器では、ＴＵ２１とＴＵ１２とＴＵ１１が混在
した複雑なパターンをハードウエアによって組み立てる
のでソフトウエアによる処理が非常に軽くなる。また、
ソフトウエアは、ＴＵ識別信号の設定として４２ビット
の情報を設定すればよく、パターンメモリ６を動作中に
書き換える必要がない。
【００１５】また、従来はパターンメモリの書き込み時
にはＣＰＵに接続する必要があるために、変更箇所以外
のパターンも全く出力できなくなるが、本発明の実施例
の場合には動作中に書き換える必要がないためパターン
が崩れることはない。このため、パターンメモリ６をＲ
ＯＭ化することも可能である。
にはＣＰＵに接続する必要があるために、変更箇所以外
のパターンも全く出力できなくなるが、本発明の実施例
の場合には動作中に書き換える必要がないためパターン
が崩れることはない。このため、パターンメモリ６をＲ
ＯＭ化することも可能である。
【００１６】
【発明の効果】この発明によれば、ソフトウエアによる
複雑な処理などの問題がなく、ＳＤＨフレームにおいて
ＴＵ２１、ＴＵ１２、ＴＵ１１などの信号の混在した背
景パターンを発生することができる。
複雑な処理などの問題がなく、ＳＤＨフレームにおいて
ＴＵ２１、ＴＵ１２、ＴＵ１１などの信号の混在した背
景パターンを発生することができる。
【図１】この発明の背景パターン発生器の実施例の構成
を示した説明図である。
を示した説明図である。
【図２】ＶＣ４ペイロードに対するＴＵ２１アドレスカ
ウンタの値を示した説明図である。
ウンタの値を示した説明図である。
【図３】ＶＣ４ペイロードにおけるＴＵ１２アドレスカ
ウンタの値を示した説明図である。
ウンタの値を示した説明図である。
【図４】ＶＣ４ペイロードにおけるＴＵ１１アドレスカ
ウンタの値を示した説明図である。
ウンタの値を示した説明図である。
【図５】実施例のパターンメモリのアドレスに対するデ
ータ内容の説明図である。
ータ内容の説明図である。
【図６】従来の背景パターン発生器の構成の説明図であ
る。
る。
【図７】ＶＣ４にＴＵ２１、ＴＵ１２、ＴＵ１１が順番
に入った状態のフレーム構造の説明図である。
に入った状態のフレーム構造の説明図である。
１ タイミング発生器 ２ ＴＵ２１アドレスカウンタ ３ ＴＵ１２アドレスカウンタ ４ ＴＵ１１アドレスカウンタ ５ 選択器 ６・１２・２９ パターンメモリ １１ アドレスカウンタ ２１ １／２１カウンタ ２２ １／３カウンタ ２３ １／４カウンタ ２４ シフトレジスタ
Claims (1)
- 【請求項１】 ＳＤＨフレーム構造に従ってタイミング
信号を発生するタイミング発生器(1) と、 前記タイミング発生器(1) に接続されてＴＵ２１のバイ
ト数をカウントする第１のカウンタ(2) と、 前記タイミング発生器(1) に接続されてＴＵ１２のバイ
ト数をカウントする第２のカウンタ(3) と、 前記タイミング発生器(1) に接続されてＴＵ１１のバイ
ト数をカウントする第３のカウンタ(4) と、 ＴＵ２１とＴＵ１２とＴＵ１１の各背景パターンが書き
込まれたパターンメモリ(6) と、 前記第１〜第３のカウンタ(2,3,4) の出力の１つを選択
して前記パターンメモリ(6) に供給する選択器(5) とを
備えることを特徴とする背景パターン発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10030795A JP3385792B2 (ja) | 1995-03-31 | 1995-03-31 | 背景パターン発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10030795A JP3385792B2 (ja) | 1995-03-31 | 1995-03-31 | 背景パターン発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274739A true JPH08274739A (ja) | 1996-10-18 |
| JP3385792B2 JP3385792B2 (ja) | 2003-03-10 |
Family
ID=14270523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10030795A Expired - Fee Related JP3385792B2 (ja) | 1995-03-31 | 1995-03-31 | 背景パターン発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3385792B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368710A (ja) * | 2001-06-07 | 2002-12-20 | Nec Eng Ltd | 多重化伝送装置 |
-
1995
- 1995-03-31 JP JP10030795A patent/JP3385792B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368710A (ja) * | 2001-06-07 | 2002-12-20 | Nec Eng Ltd | 多重化伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3385792B2 (ja) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5265096A (en) | Sonet alarm indication signal transmission method and apparatus | |
| US5144297A (en) | Digital cross connection apparatus | |
| JP4009666B2 (ja) | Ｓｄｈネットワークおよびそのデータ送信方法 | |
| US5627826A (en) | Time-slot interchanger | |
| US5341492A (en) | Frame conversion circuit including initial value input circuit | |
| EP0443029A1 (en) | Signal generator and signal receiver based on synchronous multiplex transmission system | |
| US6208648B1 (en) | Network element and input/output device for a synchronous transmission system | |
| JPH08274739A (ja) | 背景パターン発生器 | |
| US20010004365A1 (en) | CAS data processing apparatus of STM-1 interface block | |
| JP2000069022A (ja) | 回線終端装置 | |
| US5235603A (en) | System for determining loss of activity on a plurality of data lines | |
| JP4810004B2 (ja) | 多重化伝送装置 | |
| KR100241334B1 (ko) | 스크램블 동기식 전송모드-64 프레임 생성방법 | |
| JPH03198544A (ja) | パリティ計数回路 | |
| KR100366790B1 (ko) | 동기식 전송장치의 계위단위 스위치 | |
| JP2000196462A (ja) | パラレル／シリアル変換回路及びこれを有する同期多重伝送装置 | |
| JPH0897791A (ja) | 信号検出回路及びフレーム同期回路 | |
| JP3703599B2 (ja) | パターン信号発生装置 | |
| JP3001379B2 (ja) | 加入者線監視回路 | |
| JP2564034B2 (ja) | ディジタル伝送システムのフレーム・フォーマットにおける機能試験方法及び試験回路 | |
| JP2878743B2 (ja) | タイミング信号作成方法 | |
| JP2871090B2 (ja) | 同期多重化伝送方式による信号発生装置および信号受信装置 | |
| JP2822912B2 (ja) | 遅延設定システム | |
| JP2577797B2 (ja) | 画素密度変換回路 | |
| JP2000041012A (ja) | ポインタ処理装置及びポインタ処理方法並びにデータ処理装置及びデータ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090110 |
|
| LAPS | Cancellation because of no payment of annual fees |