JP3001379B2 - 加入者線監視回路 - Google Patents
加入者線監視回路Info
- Publication number
- JP3001379B2 JP3001379B2 JP6212917A JP21291794A JP3001379B2 JP 3001379 B2 JP3001379 B2 JP 3001379B2 JP 6212917 A JP6212917 A JP 6212917A JP 21291794 A JP21291794 A JP 21291794A JP 3001379 B2 JP3001379 B2 JP 3001379B2
- Authority
- JP
- Japan
- Prior art keywords
- subscriber
- subscriber line
- time
- division multiplexed
- multiplexed signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Interface Circuits In Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明は時分割多重された信号を
用いるディジタル通信に利用する。本発明はディジタル
交換機に利用するに適する。本発明は、加入者対応に信
号構造の異なる加入者線信号を一つの回路で監視する技
術に関する。
用いるディジタル通信に利用する。本発明はディジタル
交換機に利用するに適する。本発明は、加入者対応に信
号構造の異なる加入者線信号を一つの回路で監視する技
術に関する。
【０００２】
【従来の技術】一つのディジタル回線に、複数の異なる
加入者端末装置からの信号を時分割多重して伝送させる
方式が広く知られている。このとき、時分割多重信号か
ら加入者毎にその信号に着目してビット変化状態を監視
するための回路がある。この従来例を図３を参照して説
明する。
加入者端末装置からの信号を時分割多重して伝送させる
方式が広く知られている。このとき、時分割多重信号か
ら加入者毎にその信号に着目してビット変化状態を監視
するための回路がある。この従来例を図３を参照して説
明する。
【０００３】図３は従来例回路のブロック構成図であ
る。端子２０にはＳＣＮ(SynchronousControl Network:
同期制御網) から複数の加入者端末装置（１〜Ｎ）の
信号を含む時分割多重信号が到来する。バッファメモリ
２には前回の一周期分の時分割多重信号、すなわち前回
端子２０に到来したＮ個の加入者端末装置の信号を含む
時分割多重信号が蓄積されている。バッファメモリ１に
は今回の一周期分の時分割多重信号、すなわち今回端子
２０に到来したＮ個の加入者端末装置からの信号を含む
時分割多重信号が蓄積されている。
る。端子２０にはＳＣＮ(SynchronousControl Network:
同期制御網) から複数の加入者端末装置（１〜Ｎ）の
信号を含む時分割多重信号が到来する。バッファメモリ
２には前回の一周期分の時分割多重信号、すなわち前回
端子２０に到来したＮ個の加入者端末装置の信号を含む
時分割多重信号が蓄積されている。バッファメモリ１に
は今回の一周期分の時分割多重信号、すなわち今回端子
２０に到来したＮ個の加入者端末装置からの信号を含む
時分割多重信号が蓄積されている。
【０００４】加入者番号カウンタ５は、時分割多重信号
の到来周期にしたがってカウンタ値１〜Ｎを順次出力す
る。このカウンタ値は、バッファメモリ１および２のア
ドレス読出値（ＡＤＲ）となる。このアドレス読出値に
したがって、バッファメモリ１および２から順次、加入
者毎の前回および今回の信号が分離されて読出される。
読出された前回および今回の信号は、不一致検出部９に
入力され、ここで前回と今回の信号とが比較される。不
一致、すなわちビットの状態に変化が検出された信号に
ついては、その変化の方向（オンからオフへの変化か、
オフからオンへの変化か）が変化方向検出部１３におい
て検出される。この結果は変化検出メモリ１４に保持さ
れる。この結果は、図示しない上位装置からの指示にし
たがって、監視情報として端子２３より出力される。特
開昭５７−５５６８９号公報には、類似の回路が開示さ
れている。
の到来周期にしたがってカウンタ値１〜Ｎを順次出力す
る。このカウンタ値は、バッファメモリ１および２のア
ドレス読出値（ＡＤＲ）となる。このアドレス読出値に
したがって、バッファメモリ１および２から順次、加入
者毎の前回および今回の信号が分離されて読出される。
読出された前回および今回の信号は、不一致検出部９に
入力され、ここで前回と今回の信号とが比較される。不
一致、すなわちビットの状態に変化が検出された信号に
ついては、その変化の方向（オンからオフへの変化か、
オフからオンへの変化か）が変化方向検出部１３におい
て検出される。この結果は変化検出メモリ１４に保持さ
れる。この結果は、図示しない上位装置からの指示にし
たがって、監視情報として端子２３より出力される。特
開昭５７−５５６８９号公報には、類似の回路が開示さ
れている。
【０００５】
【発明が解決しようとする課題】この従来の加入者線監
視回路では、被検出ビット位置を固定としているため、
被検出ビット位置の異なる複数種類の加入者線を混在収
容している場合には、このようにして加入者線監視を行
うことができない。これを行うには、複数の異なる加入
者線監視回路を設けておき、加入者線種別毎に信号を振
り分けることが必要となる。また、従来装置では被検出
ビットの検出パターンが一定であるため、被検出パター
ンが異なる複数種類の加入者線を混在収容したときも、
加入者線種別毎に振り分けることが必要となる。
視回路では、被検出ビット位置を固定としているため、
被検出ビット位置の異なる複数種類の加入者線を混在収
容している場合には、このようにして加入者線監視を行
うことができない。これを行うには、複数の異なる加入
者線監視回路を設けておき、加入者線種別毎に信号を振
り分けることが必要となる。また、従来装置では被検出
ビットの検出パターンが一定であるため、被検出パター
ンが異なる複数種類の加入者線を混在収容したときも、
加入者線種別毎に振り分けることが必要となる。
【０００６】本発明は、このような背景に行われたもの
であり、複数の加入者線種別が混在して収容されている
場合にも、一つの加入者線監視回路で対応することがで
きる装置を提供することを目的とする。本発明は、複数
種類の加入者線を混在収容し加入者毎に監視条件を設定
することができる加入者線監視回路を提供することを目
的とする。本発明は、加入者対応に監視すべきビット位
置が異なる場合にも、一つの加入者線監視回路で監視を
行うことができる装置を提供することを目的とする。
であり、複数の加入者線種別が混在して収容されている
場合にも、一つの加入者線監視回路で対応することがで
きる装置を提供することを目的とする。本発明は、複数
種類の加入者線を混在収容し加入者毎に監視条件を設定
することができる加入者線監視回路を提供することを目
的とする。本発明は、加入者対応に監視すべきビット位
置が異なる場合にも、一つの加入者線監視回路で監視を
行うことができる装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、加入者線信号
に到来する時分割多重信号を一周期分加入者対応に蓄積
する第一のメモリ（１）と、この時分割多重信号の前周
期の信号を加入者対応に蓄積する第二のメモリ（２）
と、この第二のメモリに蓄積された前周期の時分割多重
信号と前記第一のメモリに蓄積された今周期の時分割多
重信号とを時系列的に同一位置のビットについてその変
化の有無を検出する手段（９）とを備えた加入者線監視
回路である。
に到来する時分割多重信号を一周期分加入者対応に蓄積
する第一のメモリ（１）と、この時分割多重信号の前周
期の信号を加入者対応に蓄積する第二のメモリ（２）
と、この第二のメモリに蓄積された前周期の時分割多重
信号と前記第一のメモリに蓄積された今周期の時分割多
重信号とを時系列的に同一位置のビットについてその変
化の有無を検出する手段（９）とを備えた加入者線監視
回路である。
【０００８】ここで、本発明の特徴とするところは、前
記変化の有無を検出する手段が検出すべき被検出ビット
位置情報を加入者対応に記憶するビット位置記憶手段
（４）を設け、前記検出する手段は、一つの加入者につ
いてこのビット位置記憶手段の出力にしたがって選択さ
れたタイミングで変化の有無を検出する構成であるとこ
ろにある。
記変化の有無を検出する手段が検出すべき被検出ビット
位置情報を加入者対応に記憶するビット位置記憶手段
（４）を設け、前記検出する手段は、一つの加入者につ
いてこのビット位置記憶手段の出力にしたがって選択さ
れたタイミングで変化の有無を検出する構成であるとこ
ろにある。
【０００９】これにより、加入者対応に検出すべきビッ
ト位置が変化しても、一つの加入者線監視回路により監
視を行うことができる。
ト位置が変化しても、一つの加入者線監視回路により監
視を行うことができる。
【００１０】前記ビット位置記憶手段（４）の内容を操
作入力にしたがって変更する手段（６、８）を備えるこ
とが望ましい。
作入力にしたがって変更する手段（６、８）を備えるこ
とが望ましい。
【００１１】あらかじめ設定された検出パターンを加入
者対応に記憶する検出パターン記憶手段（３）と、この
検出パターン記憶手段に記憶されたパターンと前記時分
割多重信号との一致を前記選択されたタイミングで検出
する手段（１０）とを備える構成とすることもできる。
者対応に記憶する検出パターン記憶手段（３）と、この
検出パターン記憶手段に記憶されたパターンと前記時分
割多重信号との一致を前記選択されたタイミングで検出
する手段（１０）とを備える構成とすることもできる。
【００１２】これにより、加入者線対応に検出パターン
が変化しても、一つの加入者線監視回路により監視を行
うことができる。
が変化しても、一つの加入者線監視回路により監視を行
うことができる。
【００１３】前記検出パターン記憶手段（３）の内容を
操作入力にしたがって変更する手段（６、７）を備える
ことが望ましい。
操作入力にしたがって変更する手段（６、７）を備える
ことが望ましい。
【００１４】前記変化の有無を検出する手段（９）が変
化有りを出力し、かつ前記一致を検出する手段（１０）
が一致を出力するときの前記時分割多重信号を加入者対
応に記録し、上位装置からの要求にしたがって記録内容
を読出すキュー回路（１２）を備えることが望ましい。
化有りを出力し、かつ前記一致を検出する手段（１０）
が一致を出力するときの前記時分割多重信号を加入者対
応に記録し、上位装置からの要求にしたがって記録内容
を読出すキュー回路（１２）を備えることが望ましい。
【００１５】これにより、複数種類の加入者線を混在収
容する通信回線において、前段に被検出ビット位置およ
び検出パターン毎の信号振り分け回路を設けることな
く、信号構造およびまたは監視条件の異なる加入者線を
共通に監視することができる。
容する通信回線において、前段に被検出ビット位置およ
び検出パターン毎の信号振り分け回路を設けることな
く、信号構造およびまたは監視条件の異なる加入者線を
共通に監視することができる。
【００１６】
【作用】第一のメモリ（１）は、加入者線信号に到来す
る時分割多重信号を一周期分加入者対応に蓄積する。第
二のメモリ（２）は、この時分割多重信号の前周期の信
号を加入者対応に蓄積する。この第二のメモリに蓄積さ
れた前周期の時分割多重信号と前記第一のメモリに蓄積
された今周期の時分割多重信号とを時系列的に同一位置
のビットについてその変化の有無を検出する。
る時分割多重信号を一周期分加入者対応に蓄積する。第
二のメモリ（２）は、この時分割多重信号の前周期の信
号を加入者対応に蓄積する。この第二のメモリに蓄積さ
れた前周期の時分割多重信号と前記第一のメモリに蓄積
された今周期の時分割多重信号とを時系列的に同一位置
のビットについてその変化の有無を検出する。
【００１７】このとき、本発明では、検出すべき被検出
ビット位置情報を加入者対応に記憶しておいて、一つの
加入者についてこの記憶されているビット位置にしたが
って選択されたタイミングで変化の有無を検出する。こ
のビット位置記憶の内容を操作入力にしたがって変更す
ることがよい。
ビット位置情報を加入者対応に記憶しておいて、一つの
加入者についてこの記憶されているビット位置にしたが
って選択されたタイミングで変化の有無を検出する。こ
のビット位置記憶の内容を操作入力にしたがって変更す
ることがよい。
【００１８】さらに、あらかじめ設定された検出パター
ンを加入者対応に記憶し、この記憶された検出パターン
と時分割多重信号との一致を選択されたタイミングで検
出することもできる。この検出パターン記憶の内容を操
作入力にしたがって変更することがよい。
ンを加入者対応に記憶し、この記憶された検出パターン
と時分割多重信号との一致を選択されたタイミングで検
出することもできる。この検出パターン記憶の内容を操
作入力にしたがって変更することがよい。
【００１９】これにより、複数種類の加入者線を混在収
容する通信回線において、前段に被検出ビット位置およ
び検出パターン毎の信号振り分け回路を設けることな
く、信号構造およびまたは監視条件の異なる加入者線を
共通に監視することができる。
容する通信回線において、前段に被検出ビット位置およ
び検出パターン毎の信号振り分け回路を設けることな
く、信号構造およびまたは監視条件の異なる加入者線を
共通に監視することができる。
【００２０】ビットについて変化有りを出力し、かつ検
出パターンについて一致を出力したときの時分割多重信
号を加入者対応に記録し、上位装置からの要求にしたが
って記録内容を読出すことがよい。
出パターンについて一致を出力したときの時分割多重信
号を加入者対応に記録し、上位装置からの要求にしたが
って記録内容を読出すことがよい。
【００２１】
【実施例】本発明実施例の構成を図１を参照して説明す
る。図１は本発明実施例回路のブロック構成図である。
る。図１は本発明実施例回路のブロック構成図である。
【００２２】本発明は、加入者線信号に到来する時分割
多重信号を一周期分加入者対応に蓄積するバッファメモ
リ１と、この時分割多重信号の前周期の信号を加入者対
応に蓄積するバッファメモリ２と、このバッファメモリ
２に蓄積された前周期の時分割多重信号とバッファメモ
リ１に蓄積された今周期の時分割多重信号とを時系列的
に同一位置のビットについてその変化の有無を検出する
手段としての不一致検出部９とを備えた加入者線監視回
路である。
多重信号を一周期分加入者対応に蓄積するバッファメモ
リ１と、この時分割多重信号の前周期の信号を加入者対
応に蓄積するバッファメモリ２と、このバッファメモリ
２に蓄積された前周期の時分割多重信号とバッファメモ
リ１に蓄積された今周期の時分割多重信号とを時系列的
に同一位置のビットについてその変化の有無を検出する
手段としての不一致検出部９とを備えた加入者線監視回
路である。
【００２３】ここで、本発明の特徴とするところは、不
一致検出部９が検出すべき被検出ビット位置情報を加入
者対応に記憶するビット位置記憶手段としての制御メモ
リ４を設け、不一致検出部９は、一つの加入者について
この制御メモリ４の出力にしたがって選択されたタイミ
ングで変化の有無を検出する構成であるところにある。
この制御メモリ４の内容を操作入力にしたがって変更す
る手段としての検出条件制御部６および選択回路８を備
えている。
一致検出部９が検出すべき被検出ビット位置情報を加入
者対応に記憶するビット位置記憶手段としての制御メモ
リ４を設け、不一致検出部９は、一つの加入者について
この制御メモリ４の出力にしたがって選択されたタイミ
ングで変化の有無を検出する構成であるところにある。
この制御メモリ４の内容を操作入力にしたがって変更す
る手段としての検出条件制御部６および選択回路８を備
えている。
【００２４】あらかじめ設定された検出パターンを加入
者対応に記憶する検出パターン記憶手段としての制御メ
モリ３と、この制御メモリ３に記憶されたパターンと前
記時分割多重信号との一致を前記選択されたタイミング
で検出する手段としての一致検出部１０とを備えてい
る。
者対応に記憶する検出パターン記憶手段としての制御メ
モリ３と、この制御メモリ３に記憶されたパターンと前
記時分割多重信号との一致を前記選択されたタイミング
で検出する手段としての一致検出部１０とを備えてい
る。
【００２５】制御メモリ３の内容を操作入力にしたがっ
て変更する手段としての検出条件制御部６および選択回
路７を備えている。
て変更する手段としての検出条件制御部６および選択回
路７を備えている。
【００２６】不一致検出部９が変化有りを出力し、かつ
一致検出部１０が一致を出力するときの前記時分割多重
信号を加入者対応に記録し、図示しない上位装置からの
要求にしたがって記録内容を端子２３に読出すキュー回
路１２を備えている。
一致検出部１０が一致を出力するときの前記時分割多重
信号を加入者対応に記録し、図示しない上位装置からの
要求にしたがって記録内容を端子２３に読出すキュー回
路１２を備えている。
【００２７】選択回路７および８は、条件変更入力にし
たがって、被検出ビット位置情報およびまたは検出パタ
ーン情報をそれぞれ加入者番号対応に検出条件制御部６
から読出してくる。ここでは、被検出ビット位置情報を
マスクパターンと呼ぶことにする。図２にマスクパター
ンの概念を示す。図２はマスクパターンの概念図であ
る。図２（ａ）〜（ｄ）に示す位置がビットＡ〜Ｄのそ
れぞれの検出位置である。マスクパターンは、それらの
位置を除いて各ビットＡ〜Ｄに覆い被さり検出位置を示
している。
たがって、被検出ビット位置情報およびまたは検出パタ
ーン情報をそれぞれ加入者番号対応に検出条件制御部６
から読出してくる。ここでは、被検出ビット位置情報を
マスクパターンと呼ぶことにする。図２にマスクパター
ンの概念を示す。図２はマスクパターンの概念図であ
る。図２（ａ）〜（ｄ）に示す位置がビットＡ〜Ｄのそ
れぞれの検出位置である。マスクパターンは、それらの
位置を除いて各ビットＡ〜Ｄに覆い被さり検出位置を示
している。
【００２８】次に、本発明実施例の動作を説明する。端
子２０から加入者線信号が入力される。この信号は、Ｎ
個の異なる加入者端末装置からの信号が時分割多重され
た信号である。この時分割多重信号は一周期分バッファ
メモリ１に蓄積される。さらに、バッファメモリ１に蓄
積された時分割多重信号の前周期の信号がバッファメモ
リ２に蓄積されている。
子２０から加入者線信号が入力される。この信号は、Ｎ
個の異なる加入者端末装置からの信号が時分割多重され
た信号である。この時分割多重信号は一周期分バッファ
メモリ１に蓄積される。さらに、バッファメモリ１に蓄
積された時分割多重信号の前周期の信号がバッファメモ
リ２に蓄積されている。
【００２９】加入者番号カウンタ５は、この時分割多重
信号の一周期の時間にカウンタ値１〜Ｎを出力する。こ
のカウンタ値は、バッファメモリ１およびバッファメモ
リ２に、アドレス（ＡＤＲ）としてそれぞれ入力され
る。このアドレスにしたがって、バッファメモリ１およ
び２に蓄積された信号が順次読出される。すなわち、こ
の時点で時分割多重信号はそれぞれの信号に分離されて
バッファメモリ１および２から出力されることになる。
さらに、カウンタ値１〜Ｎは、制御メモリ３および４に
も入力される。制御メモリ４からは、カウンタ値対応に
マスクパターンが不一致検出部９および一致検出部１０
に入力され、制御メモリ３からは、カウンタ値対応に検
出パターンが一致検出部１０に入力される。
信号の一周期の時間にカウンタ値１〜Ｎを出力する。こ
のカウンタ値は、バッファメモリ１およびバッファメモ
リ２に、アドレス（ＡＤＲ）としてそれぞれ入力され
る。このアドレスにしたがって、バッファメモリ１およ
び２に蓄積された信号が順次読出される。すなわち、こ
の時点で時分割多重信号はそれぞれの信号に分離されて
バッファメモリ１および２から出力されることになる。
さらに、カウンタ値１〜Ｎは、制御メモリ３および４に
も入力される。制御メモリ４からは、カウンタ値対応に
マスクパターンが不一致検出部９および一致検出部１０
に入力され、制御メモリ３からは、カウンタ値対応に検
出パターンが一致検出部１０に入力される。
【００３０】不一致検出部９では、前周期と今周期の時
系列的に同一位置の信号が分離されてバッファメモリ１
および２からそれぞれ不一致検出部９に入力されたわけ
であるから、そのビット状態を制御メモリ４からのマス
クパターンに照らして比較し不一致であれば、ビット状
態に変化が生じたことになり、論理積回路１１に向けて
出力を行う。
系列的に同一位置の信号が分離されてバッファメモリ１
および２からそれぞれ不一致検出部９に入力されたわけ
であるから、そのビット状態を制御メモリ４からのマス
クパターンに照らして比較し不一致であれば、ビット状
態に変化が生じたことになり、論理積回路１１に向けて
出力を行う。
【００３１】一致検出部１０では、今周期の信号と、そ
の信号の送信元についてあらかじめ定められた検出パタ
ーンとを制御メモリ４からのマスクパターンに照らして
比較し検出パターンと今周期の信号の変化方向のパター
ンとが一致すれば、論理積回路１１に向けて出力を行
う。
の信号の送信元についてあらかじめ定められた検出パタ
ーンとを制御メモリ４からのマスクパターンに照らして
比較し検出パターンと今周期の信号の変化方向のパター
ンとが一致すれば、論理積回路１１に向けて出力を行
う。
【００３２】論理積回路１１では、不一致検出部９およ
び一致検出部１０の双方の出力が与えられたときだけ、
キュー回路１２に対して出力を行う。キュー回路１２に
論理積回路１１からの出力が与えられている場合にだ
け、キュー回路１２に入力された加入者線信号と、その
加入者番号とを一時記憶する。上位装置からの監視情報
出力要求にしたがって、一時記憶された加入者線信号
と、その加入者番号とを監視情報として端子２３より出
力する。
び一致検出部１０の双方の出力が与えられたときだけ、
キュー回路１２に対して出力を行う。キュー回路１２に
論理積回路１１からの出力が与えられている場合にだ
け、キュー回路１２に入力された加入者線信号と、その
加入者番号とを一時記憶する。上位装置からの監視情報
出力要求にしたがって、一時記憶された加入者線信号
と、その加入者番号とを監視情報として端子２３より出
力する。
【００３３】制御メモリ３およびまたは４の記憶内容の
変更要求が発生したときには、検出条件制御部６から変
更箇所に相当する加入者番号が出力される。選択回路７
およびまたは８はこれを入力すると、この番号にしたが
って制御メモリ３およびまたは４の該当アドレスを読出
す。これにより検出条件制御部６はその情報を書替える
ことができる。
変更要求が発生したときには、検出条件制御部６から変
更箇所に相当する加入者番号が出力される。選択回路７
およびまたは８はこれを入力すると、この番号にしたが
って制御メモリ３およびまたは４の該当アドレスを読出
す。これにより検出条件制御部６はその情報を書替える
ことができる。
【００３４】本発明実施例においては、説明をわかりや
すくするために、メモリを四つのブロックに分けて示し
たが、一つのメモリを用いて実現することもできる。
すくするために、メモリを四つのブロックに分けて示し
たが、一つのメモリを用いて実現することもできる。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
複数種類の加入者線を混在収容し加入者毎に監視条件を
設定することができる加入者線監視回路を実現すること
ができる。
複数種類の加入者線を混在収容し加入者毎に監視条件を
設定することができる加入者線監視回路を実現すること
ができる。
【００３６】これにより、前段に被検出ビット位置およ
び検出パターン毎の信号振り分け回路を設けることな
く、信号構造およびまたは監視条件の異なる加入者線を
一つの回路により共通に監視することができる。
び検出パターン毎の信号振り分け回路を設けることな
く、信号構造およびまたは監視条件の異なる加入者線を
一つの回路により共通に監視することができる。
【図１】本発明実施例回路のブロック構成図。
【図２】マスクパターンの概念図。
【図３】従来例回路のブロック構成図。
１、２ バッファメモリ ３、４ 制御メモリ ５ 加入者番号カウンタ ６ 検出条件制御部 ７、８ 選択回路 ９ 不一致検出部 １０ 一致検出部 １１ 論理積回路 １２ キュー回路 １３ 変化方向検出部 １４ 変化検出メモリ ２０、２３ 端子 Ａ〜Ｄ ビット
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−55689（ＪＰ，Ａ) 特開 昭60−76891（ＪＰ，Ａ) 特開 昭60−70899（ＪＰ，Ａ) 特開 昭62−102699（ＪＰ，Ａ) 特開 昭62−281587（ＪＰ，Ａ) 特開 昭63−304797（ＪＰ，Ａ) 特開 平３−27697（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04Q 3/72 - 3/74
Claims (5)
- 【請求項１】 加入者線信号に到来する時分割多重信号
を一周期分加入者対応に蓄積する第一のメモリ（１）
と、この時分割多重信号の前周期の信号を加入者対応に
蓄積する第二のメモリ（２）と、この第二のメモリに蓄
積された前周期の時分割多重信号と前記第一のメモリに
蓄積された今周期の時分割多重信号とを時系列的に同一
位置のビットについてその変化の有無を検出する手段
（９）とを備えた加入者線監視回路において、 前記変化の有無を検出する手段が検出すべき被検出ビッ
ト位置情報を加入者対応に記憶するビット位置記憶手段
（４）を設け、 前記検出する手段は、一つの加入者についてこのビット
位置記憶手段の出力にしたがって選択されたタイミング
で変化の有無を検出する構成であることを特徴とする加
入者線監視回路。 - 【請求項２】 前記ビット位置記憶手段（４）の内容を
操作入力にしたがって変更する手段（６、８）を備えた
請求項１記載の加入者線監視回路。 - 【請求項３】 あらかじめ設定された検出パターンを加
入者対応に記憶する検出パターン記憶手段（３）と、こ
の検出パターン記憶手段に記憶されたパターンと前記時
分割多重信号との一致を前記選択されたタイミングで検
出する手段（１０）とを備えた請求項１または２記載の
加入者線監視回路。 - 【請求項４】 前記検出パターン記憶手段（３）の内容
を操作入力にしたがって変更する手段（６、７）を備え
た請求項３記載の加入者線監視回路。 - 【請求項５】 前記変化の有無を検出する手段（９）が
変化有りを出力し、かつ前記一致を検出する手段（１
０）が一致を出力するときの前記時分割多重信号を加入
者対応に記録し、上位装置からの要求にしたがって記録
内容を読出すキュー回路（１２）を備えた請求項３記載
の加入者線監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212917A JP3001379B2 (ja) | 1994-09-06 | 1994-09-06 | 加入者線監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212917A JP3001379B2 (ja) | 1994-09-06 | 1994-09-06 | 加入者線監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879812A JPH0879812A (ja) | 1996-03-22 |
| JP3001379B2 true JP3001379B2 (ja) | 2000-01-24 |
Family
ID=16630426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6212917A Expired - Lifetime JP3001379B2 (ja) | 1994-09-06 | 1994-09-06 | 加入者線監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001379B2 (ja) |
-
1994
- 1994-09-06 JP JP6212917A patent/JP3001379B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0879812A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771419A (en) | Method of and switch for switching information | |
| KR870700256A (ko) | 시분할 스위칭 시스템 제어장치 및 그 방법 | |
| JP3545437B2 (ja) | パケット交換試験方法及びその装置 | |
| US5351232A (en) | Path monitoring system for cross-connect system | |
| US5659681A (en) | Bus monitor circuit for switching system | |
| JP3001379B2 (ja) | 加入者線監視回路 | |
| CA1285054C (en) | Time division switching system with time slot alignment circuitry | |
| DE69026922D1 (de) | Digitale Signalverarbeitungsschaltungen | |
| US5612954A (en) | Time switch system | |
| KR100413055B1 (ko) | 타임 스위치 스테이지 및 스위치 | |
| JPH0697975A (ja) | データ通信システム | |
| JP2644572B2 (ja) | フレームのオーバヘッド処理回路 | |
| US20050105562A1 (en) | Bulk CAS bit change detection | |
| KR100197437B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 통신 장치 | |
| JP2978649B2 (ja) | メモリスイッチ監視方式 | |
| KR970002355B1 (ko) | 전전자 교환기의 음성 서어비스 장치 | |
| JP2540486B2 (ja) | 複数ル−プを用いたデ−タ送受信方法 | |
| JP2001186581A (ja) | 障害検出装置及び障害検出方法 | |
| KR930008051B1 (ko) | 에드-드롭 전송장비의 데이타 버스 선택장치 | |
| KR100197430B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 알람취합장치 | |
| JP2678814B2 (ja) | 回線編集装置およびその回線試験方法 | |
| JP2000049734A (ja) | 回線交換装置 | |
| JP3038773B2 (ja) | フレーム同期回路 | |
| JPH04273629A (ja) | 時分割多重装置の信号フレーム入替回路 | |
| JPS61100064A (ja) | 時分割スイツチ通話路監視方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |