JPH08274235A - 半導体装置用リードフレーム及びそれを用いた半導体装置 - Google Patents

半導体装置用リードフレーム及びそれを用いた半導体装置

Info

Publication number
JPH08274235A
JPH08274235A JP7074251A JP7425195A JPH08274235A JP H08274235 A JPH08274235 A JP H08274235A JP 7074251 A JP7074251 A JP 7074251A JP 7425195 A JP7425195 A JP 7425195A JP H08274235 A JPH08274235 A JP H08274235A
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor device
inner lead
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7074251A
Other languages
English (en)
Inventor
Tokumasa Namima
徳方 波間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7074251A priority Critical patent/JPH08274235A/ja
Publication of JPH08274235A publication Critical patent/JPH08274235A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】半導体装置用リ−ドフレ−ムにおいて、インナ
−リ−ド先端部のメッキ処理におけるメッキ厚のバラツ
キを防止し信頼性向上を図る。 【構成】インナ−リ−ド部8のコ−ナ−にダミ−リ−ド
12を設ける。このダミ−リ−ドの先端は扇形状に広
げ、その中には貫通穴を設ける。ここで噴流方式により
インナ−リ−ドの先端に銀メッキを施すと、インナ−リ
−ド9よりもダミ−リ−ド及びその先端が太いためにメ
ッキ液が強く当たりダミーリードには銀メッキが厚めに
電着される。反面インナ−リ−ドには均一の銀メッキ3
が得られる。またダミ−リ−ドの先端の各辺をインナ−
リ−ド部の配置に対して平行及び直角から成る直線辺で
構成することにより次工程でのアライメントポイントと
して活用できる。こうしてインナ−リ−ド9の先端はT
ABテ−プアウタ−リ−ドと正常にギャングボンデイン
グされる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置用リ−ドフレ
−ム及びそれを用いた半導体装置に係わり、更に詳しく
は半導体装置用リ−ドフレ−ムでインナ−リ−ド先端部
へのメッキ処理を施す際のメッキ厚みのバラツキを防止
し信頼性向上の図れる半導体装置用リ−ドフレ−ム及び
それを用いた半導体装置に関するものである。
【0002】
【従来の技術】図4は従来のリ−ドフレ−ムに関し、特
にインナ−リ−ドの平面図の一部である。図5はそのリ
−ドフレ−ムを用いて半導体素子を実装した一例であ
り、特にここではTABと接続し、モ−ルド樹脂封止し
てリ−ドフレ−ムのアウタ−リ−ドを折り曲げたTAB
内蔵半導体装置の製品断面図である。以下はTAB内蔵
半導体装置を例に取り上げ説明することとする。
【0003】図4においてリ−ドフレ−ム1のリ−ドフ
レ−ムインナ−リ−ド部8の略中央には、TABテ−プ
を搭載する空間2を有している。リ−ドフレ−ムインナ
−リ−ド9の先端には銀メッキ3が施されている。又リ
−ドフレ−ムインナ−リ−ド部8全体の強度を補強する
為にリ−ドフレ−ムインナ−リ−ド部8の一部には、ポ
リイミドテ−プ等の耐熱絶縁テ−プ4を用いて四角状に
補強をしてある。銀メッキ3を施してあるリ−ドフレ−
ムインナ−リ−ド9の先端は、後述するTABテープア
ウタ−リ−ドに一体ツ−ルを用いてギャグボンデイング
し接続する。
【0004】図5において半導体素子5の電極とTAB
テ−プインナ−リ−ド6とを接続し、TABテープアウ
タ−リ−ド7とリ−ドフレ−ムインナ−リ−ド9の先端
に施されている銀メッキ3部とを一体ツ−ルを用いてギ
ャグボンデイング接続する。リ−ドフレ−ムインナ−リ
−ド部8の全体の強度を補強する為にポリイミドテ−プ
等の耐熱絶縁テ−プ4を用いて四角状に補強をしてあ
る。その後モ−ルド樹脂10で封止しリ−ドフレ−ムア
ウタ−リ−ド11に折り曲げ加工をする。
【0005】
【発明が解決しようとする課題】前記のように図5にお
いてTABテ−プアウタ−リ−ド7とリ−ドフレ−ムイ
ンナ−リ−ド9とを、リ−ドフレ−ムインナ−リ−ド9
の先端に施されている銀メッキ3部を介して一体ツ−ル
によりギャグボンデイングする。接続する際にリ−ドフ
レ−ムインナ−リ−ド9の先端の銀メッキ3厚みがバラ
ツいている為にギャグボンデイング接続時にボンデイング
接続強度が出しにくいといった傾向にあった。また、リ
−ドフレ−ムインナ−リ−ド9の先端銀メッキ3処理は
電気メッキする方法として一般的にマスクを用いて噴流
方式で行っているが、メッキ液の流れ及び製品に流れる
電流値のバラツキによりコ−ナ−に配置されているリ−
ドフレ−ムインナ−リ−ド9には厚く、逆に中央部に配
置されているリ−ドフレ−ムインナ−リ−ド9には薄く
なる傾向があった。図6はこの傾向を示すグラフであ
り、リードフレームの一辺をピン番号順に例としてあげ
たものである。
【0006】この様なリ−ドフレ−ムを用いてTABテ
−プアウタ−リ−ドとリ−ドフレ−ムインナ−リ−ドと
の接続を行おうとしてもボンデイングツ−ルの上部から
の押さえつける力がコ−ナ−に配置されているリ−ドフ
レ−ムインナ−リ−ドに吸収されてしまい中央のリ−ド
フレ−ムインナ−リ−ドには押さえつける力が加わらず
TABテ−プアウタ−リ−ドとリ−ドフレ−ムインナ−
リ−ドとの接続がスム−スに行えなかった。又ボンデイ
ング時のツ−ルである受けツ−ル、押さえツ−ルをリ−
ドフレ−ムインナ−リ−ド先端の銀メッキ厚みのバラツ
キの状態に成形する方法もあるがリ−ドフレ−ムインナ
−リ−ド先端の銀メッキ厚みが1リ−ドフレ−ム、1イ
ンナ−リ−ド、毎個々にバラツキが発生しているためこ
の方法も効率的ではなかった。
【0007】そこで、本発明は上記の課題を解決する為
になされたものであり、半導体装置用リ−ドフレ−ムの
インナ−リ−ド先端部へのメッキ処理を施す際のメッキ
厚みのバラツキを防止し高信頼性の図れるリ−ドフレ−
ム及び半導体装置の提供を目的とするものである。
【0008】
【課題を解決するための手段】本発明による請求項1記
載の半導体装置用リ−ドフレ−ムは、インナ−リ−ドの
先端部に銀メッキを施したリ−ドフレ−ムであって、前
記インナ−リ−ドと隣接するコーナー部に設けられたダ
ミ−リ−ドを有することを特徴とする。
【0009】また請求項2に記載の半導体装置用リ−ド
フレ−ムは、請求項1記載の構成に加え、前記ダミ−リ
−ドは先端部が扇形状からなることを特徴とする。
【0010】また請求項3に記載の半導体装置用リ−ド
フレ−ムは、請求項2記載の構成に加え、前記扇形状の
一部に貫通穴を有することを特徴とする。
【0011】また請求項4に記載の半導体装置用リ−ド
フレ−ムは、請求項3記載の構成に加え、前記貫通穴は
前記インナーリ−ドの先端部の一辺に対して平行及び直
角の辺で構成してなることを特徴とする。
【0012】また請求項5に記載の半導体装置用リ−ド
フレ−ムは、請求項2乃至4のいずれかに記載の構成に
加え、前記扇形状の先端部は、前記インナ−リードの先
端部の一辺に対して平行及び直角の辺で構成されてなる
ことを特徴とする。
【0013】また請求項6に記載の半導体装置用リ−ド
フレ−ムは、請求項1に記載の構成に加え、前記ダミ−
リ−ドの幅は前記インナリードの幅の2倍以上にしてな
ることを特徴とする。
【0014】また請求項7に記載の半導体装置用リ−ド
フレ−ムは、請求項1または6記載の構成に加え、前記
ダミ−リ−ドの長さを前記インナリードの長さと同等に
してなることを特徴とする。
【0015】また請求項8に記載の半導体装置は、半導
体素子の電極とTABテ−プのインナ−リ−ドとが接続
され、前記TABテ−プのアウタ−リ−ドとリ−ドフレ
−ムのインナ−リ−ドとが接続される半導体装置におい
て、前記リ−ドフレ−ムのインナ−リ−ドのコ−ナ−部
にダミ−リ−ドを設けてなることを特徴とする。
【0016】
【作用】請求項1または2に記載の半導体装置用リ−ド
フレ−ムによれば、銀メッキ処理の際に、余剰の銀メッ
キがダミ−リ−ドに吸収され、インナリードには均等な
メッキ処理が施される。
【0017】請求項3乃至5のいずれかに記載の半導体
装置用リ−ドフレ−ムによれば、アライメント等の基準
となる基準箇所が形成される。
【0018】請求項8に記載の半導体装置によれば、メ
ッキ厚みのバラツキがなく、接続が確実に行われる。
【0019】
【実施例】図1は本発明の一実施例であり、半導体装置
用リ−ドフレ−ム(以下リ−ドフレ−ムと称す)の1/
4平面図である。図1において2は空間であり、例えば
半導体素子の実装されたTABテープを配設する空間と
なる。具体的にはリ−ドフレ−ム1のリ−ドフレ−ムイ
ンナ−リ−ド9の略中央に、半導体素子の電極とTAB
テ−プインナ−リ−ドとの接続が完了したTABテ−プ
が搭載される空間となる。リ−ドフレ−ムインナ−リ−
ド9の先端にはTABテ−プアウタ−リ−ドとのギャグ
ボンデイング接続するための銀メッキ3が施されてい
る。そして本発明のリ−ドフレ−ムの特徴として、リ−
ドフレ−ムインナ−リ−ド部8のコ−ナ−部にダミ−リ
−ド12を設ける。更にはリ−ドフレ−ムインナ−リ−
ド部8のコ−ナ−部へ設けたダミ−リ−ド12の先端を
扇形状13に広げる。更にはダミ−リ−ド12の先端を
扇形状13に広げた部分に貫通穴14を設ける。又リ−
ドフレ−ムインナ−リ−ド部8のコ−ナ−部へ設けたダ
ミ−リ−ド12の先端を扇状13に広げる手法として、
各辺をリ−ドフレ−ムインナ−リ−ドの配置に対して平
行及び直角から成る直線辺の構成とする。更にはダミ−
リ−ド12の先端を扇形状13に広げた部分の貫通穴1
4の穴形状はリ−ドフレ−ムインナ−リ−ド9配置に対
して平行及び直角から成る直線辺の構成とする。リ−ド
フレ−ムインナ−リ−ド部8のコ−ナ−部へ設けたダミ
−リ−ド12のリ−ド巾はリ−ドフレ−ムインナ−リ−
ド9の2倍以上が望ましい。又ダミ−リ−ド12の長さ
はリ−ドフレ−ムインナ−リ−ド9と同等が望ましい。
リ−ドフレ−ムインナ−リ−ド9の先端に施す銀メッキ
付けの際には一般的にはマスクを用いて噴流方式で行っ
ている。この時にリ−ドフレ−ムインナ−リ−ド9より
もリ−ドフレ−ムインナ−リ−ド部8のコ−ナ−部へ設
けたダミ−リ−ド12及びダミ−リ−ド12の先端の扇
状13部分を太くしてある為に電流が強く流れる。又メ
ッキ液の流れも強く当たりリ−ドフレ−ムインナ−リ−
ド9よりもダミ−リ−ド12及びダミ−リ−ド12の先
端の扇形状13部分に強く当たり銀メッキ厚みが厚めに
電着される。反面リ−ドフレ−ムインナ−リ−ド8のそ
れぞれのインナ−リ−ドへは均一の銀メッキ厚みが電着
されバラツキのない銀メッキが得られる。
【0020】又リ−ドフレ−ムインナ−リ−ド部8のコ
−ナ−部へ設けるダミ−リ−ド12のリ−ド巾を太くし
てある為にリ−ドフレ−ムインナ−リ−ド部8全体の強
度補強する為にポリイミド等の耐熱絶縁テ−プ4を用い
て四角状の補強がより効果的である。
【0021】又リ−ドフレ−ムインナ−リ−ド部8のコ
−ナ−部へ設けたダミ−リ−ド12の先端を扇状に広げ
る手法として各辺をリ−ドフレ−ムインナ−リ−ド部8
配置に対して平行及び直角から成る直線辺で構成されて
いる為に次工程でのアライメントポイントとして活用で
きる。更にはダミ−リ−ド12の先端を扇形状に広げた
部分の貫通穴14の穴形状がリ−ドフレ−ムインナ−リ
−ド部8配置に対して平行及び直角から成る直線辺で構
成されている為に次工程でのアライメントポイントとし
て活用できる。又TABテ−プアウタ−リ−ドとリ−ド
フレ−ムインナ−リ−ド9の先端に施されている銀メッ
キ部と一体ツ−ルを用いてギャグボンデイング接続する
際のツ−ルは上ツ−ルと下ツ−ルが有るが、リ−ドフレ
−ムインナ−リ−ドのコ−ナ−部へ設けた使用しないダ
ミ−リ−ド12の当たる位置はツ−ルを逃がしておけば
良い。
【0022】図2は本発明の別の実施例であり、上記第
一実施例と同様に、半導体装置用リ−ドフレ−ム(以下
リ−ドフレ−ムと称す)の1/4平面図である。図2に
おいて2は空間であり、例えば半導体素子の実装された
TABテープを配設する空間となる。具体的にはリ−ド
フレ−ム1のリ−ドフレ−ムインナ−リ−ド9の略中央
に半導体素子とその電極とTABテ−プインナ−リ−ド
とを接続したTABテ−プを搭載する空間となる。リ−
ドフレ−ムインナ−リ−ド9の先端にはTABテ−プア
ウタ−リ−ドとのギャグボンデイング接続するための銀
メッキ3が施されている。リ−ドフレ−ムインナ−リ−
ド部8のコ−ナ−部へダミ−リ−ド14、15を設け
る。更にはリ−ドフレ−ムインナ−リ−ド部8のコ−ナ
−部へ設けたダミ−リ−ド14、15はリ−ドフレ−ム
インナ−リ−ド9と平行に配置する。ダミ−リ−ド1
4、15のリ−ド巾はリ−ドフレ−ムインナ−リ−ド9
の2倍以上が望ましい。又長さはリ−ドフレ−ムインナ
−リ−ド9と同等が望ましい。リ−ドフレ−ムインナ−
リ−ド9の先端に施す銀メッキ付けの際には一般的には
マスクを用いて噴流方式で行っている。この時にリ−ド
フレ−ムインナ−リ−ド9よりもリ−ドフレ−ムインナ
−リ−ド部8のコ−ナ−部へ設けたダミ−リ−ド14、
15を太くしてある為に電流が強く流れる。又メッキ液
の流れも強く当たりリ−ドフレ−ムインナ−リ−ド9よ
りもダミ−リ−ド14、15に強く当たり銀メッキ厚み
が厚めに電着される、反面リ−ドフレ−ムインナ−リ−
ド8のそれぞれのインナ−リ−ドへは均一の銀メッキ厚
みが電着されバラツキのない銀メッキが得られる。又リ
−ドフレ−ムインナ−リ−ド部8のコ−ナ−部へ設ける
ダミ−リ−ド14、15のリ−ド巾を太くしてある為に
リ−ドフレ−ムインナ−リ−ド部8全体の強度補強する
為にポリイミド等の耐熱絶縁テ−プ4を用いて四角状の
補強がより効果的である。又TABテ−プアウタ−リ−
ドとリ−ドフレ−ムインナ−リ−ド9の先端に施されて
いる銀メッキ3部と一体ツ−ルを用いてギャグボンデイ
ング接続する際のツ−ルは上ツ−ルと下ツ−ルが有る
が、リ−ドフレ−ムインナ−リ−ドのコ−ナ−部へ設け
た使用しないダミ−リ−ド14、15の当たる位置はツ
−ルを逃がしておけば良い。
【0023】以上のリードフレームを用いた半導体装置
の一実施例を説明する。半導体素子の電極とTABテ−
プインナ−リ−ドとを接続し、TABテープアウタ−リ
−ドとリ−ドフレ−ムインナ−リ−ドの先端に施されて
いる銀メッキ部とを一体ツ−ルを用いてギャグボンデイ
ング接続する。その際、リ−ドフレ−ムインナ−リ−ド
の先端に施されている銀メッキ部の厚みがほぼ均等とな
っているために接続が確実に行われる。リ−ドフレ−ム
インナ−リ−ド部の全体の強度を補強する為にポリイミ
ドテ−プ等の耐熱絶縁テ−プを用いて四角状に補強をし
てある。その後モ−ルド樹脂で封止しリ−ドフレ−ムア
ウタ−リ−ドに折り曲げ加工をする。
【0024】以上のように半導体素子のその電極とTA
Bテ−プインナ−リ−ドとを接続しTABテ−プアウタ
−リ−ドとリ−ドフレ−ムインナ−リ−ドとの接続がス
ム−スに且つ高品質に得られ長期間安定した半導体装置
の稼働が可能となる。
【0025】なお本実施例ではTABを内蔵させる半導
体装置について説明したが、リードフレームインナリー
ド部にメッキ処理を施す場合はすべて本願発明を用いる
ことが可能であることは言うまでもない。
【0026】図3は本発明によって得られたリ−ドフレ
−ムインナ−リ−ド先端に施された銀メッキ厚みの分布
図である。
【0027】
【発明の効果】以上述べたとおり本発明によれば半導体
用リ−ドフレ−ムインナ−リ−ドの先端にはボンデイン
グ接続用銀メッキが施されているが銀メッキを電着する
際に銀メッキ厚みがバラついてボンデイング品質が著し
く低下してしまう。リ−ドフレ−ムインナ−リ−ドの先
端銀メッキ方法として電気メッキ法があるが一般的には
マスクを用いて噴流方式で行っているがメッキ液の流れ
及びリ−ドフレ−ムインナ−リ−ド一本一本に流れる電
流値のバラツキによりインナ−リ−ド部の中心部程薄め
端部程厚くなる特性を持っている。この特性を逆に応用
しリ−ドフレ−ムインナ−リ−ドのコ−ナ−部へ設けた
ダミ−リ−ドへ厚めに電着させこのダミ−リ−ドはボン
デイングには使用せず使用するリ−ドフレ−ムインナ−
リ−ドにバラツキのない均一な銀メッキを電着させるも
のでありこの様な均一した銀メッキ厚みリ−ドフレ−ム
を使用して半導体素子のその電極とTABテ−プインナ
−リ−ドとを接続しTABテ−プアウタ−リ−ドとリ−
ドフレ−ムインナ−リ−ドとのギャグボンデイング接続
すれば接続強度が充分に得られ本発明によって長期間安
定した稼働のできる半導体装置の供給が可能となる。
【図面の簡単な説明】
【図1】本発明の実施例を示すリ−ドフレ−ム図。
【図2】本発明の別の実施例を示すリ−ドフレ−ム図。
【図3】本発明の実施例の銀メッキ厚みのグラフ。
【図4】従来のリ−ドフレ−ム図。
【図5】TAB内蔵半導体装置の断面図。
【図6】従来の銀メッキ厚みのグラフ。
【符号の説明】
1…リ−ドフレ−ム 2…空間 3…銀メッキ 4…耐熱絶縁テ−プ 5…半導体素子 6…TABテ−プインナ−リ−ド 7…TABテ−プアウタ−リ−ド 8…リ−ドフレ−ムインナ−リ−ド部 9…リ−ドフレ−ムインナ−リ−ド 10…モ−ルド樹脂 11…リ−ドフレ−ムアウタ−リ−ド 12…ダミ−リ−ド 13…扇形状 14…ダミ−リ−ド 15…ダミ−リ−ド

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】インナ−リ−ドの先端部に銀メッキを施し
    たリ−ドフレ−ムであって、前記インナ−リ−ドと隣接
    するコーナー部に設けられたダミ−リ−ドを有すること
    を特徴とする半導体装置用リ−ドフレ−ム。
  2. 【請求項2】前記ダミ−リ−ドは先端部が扇形状からな
    ることを特徴とする請求項1記載の半導体装置用リ−ド
    フレ−ム。
  3. 【請求項3】前記扇形状の一部に貫通穴を有することを
    特徴とする請求項2記載の半導体装置用リ−ドフレ−
    ム。
  4. 【請求項4】前記貫通穴は前記インナーリ−ドの先端部
    の一辺に対して平行及び直角の辺で構成してなることを
    特徴とする請求項3記載の半導体装置用リ−ドフレ−
    ム。
  5. 【請求項5】前記扇形状の先端部は、前記インナ−リー
    ドの先端部の一辺に対して平行及び直角の辺で構成され
    てなることを特徴とする請求項2乃至4のいずれかに記
    載の半導体装置用リ−ドフレ−ム。
  6. 【請求項6】前記ダミ−リ−ドの幅は前記インナリード
    の幅の2倍以上にしてなることを特徴とする請求項1記
    載の半導体装置用リ−ドフレ−ム。
  7. 【請求項7】前記ダミ−リ−ドの長さを前記インナリー
    ドの長さと同等にしてなることを特徴とする請求項1ま
    たは6記載の半導体装置用リ−ドフレ−ム。
  8. 【請求項8】半導体素子の電極とTABテ−プのインナ
    −リ−ドとが接続され、前記TABテ−プのアウタ−リ
    −ドとリ−ドフレ−ムのインナ−リ−ドとが接続される
    半導体装置において、 前記リ−ドフレ−ムのインナ−リ−ドのコ−ナ−部にダ
    ミ−リ−ドを設けてなることを特徴とする半導体装置。
JP7074251A 1995-03-30 1995-03-30 半導体装置用リードフレーム及びそれを用いた半導体装置 Pending JPH08274235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7074251A JPH08274235A (ja) 1995-03-30 1995-03-30 半導体装置用リードフレーム及びそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7074251A JPH08274235A (ja) 1995-03-30 1995-03-30 半導体装置用リードフレーム及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH08274235A true JPH08274235A (ja) 1996-10-18

Family

ID=13541764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7074251A Pending JPH08274235A (ja) 1995-03-30 1995-03-30 半導体装置用リードフレーム及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH08274235A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084291A (en) * 1997-05-26 2000-07-04 Seiko Epson Corporation Tape carrier for TAB, integrated circuit device, a method of making the same, and an electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084291A (en) * 1997-05-26 2000-07-04 Seiko Epson Corporation Tape carrier for TAB, integrated circuit device, a method of making the same, and an electronic device
US6342727B1 (en) 1997-05-26 2002-01-29 Seiko Epson Corporation Tape carrier device for a tab

Similar Documents

Publication Publication Date Title
US7245006B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US4754317A (en) Integrated circuit die-to-lead frame interconnection assembly and method
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
EP0537982A2 (en) Semiconductor device having improved leads
US20040070056A1 (en) Lead frame and method of manufacturing the same
JP4464527B2 (ja) 半導体搭載用部材およびその製造方法
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH08274235A (ja) 半導体装置用リードフレーム及びそれを用いた半導体装置
JP2634341B2 (ja) 圧力センサ用リードフレームおよびその製造方法
JPH04162760A (ja) リードフレーム
JP4249885B2 (ja) プリント回路板の製造方法
JP2000058730A (ja) リードフレーム及びその製造方法
JP3916364B2 (ja) 金属ベース配線板の製造方法
JP2851791B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JP3916363B2 (ja) 金属ベース配線板の製造方法
JP6763607B2 (ja) リードフレーム及びその製造方法
JP3215505B2 (ja) 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法
JP3005841B2 (ja) 半導体装置用リ−ドフレ−ム及びその製造方法
JPH04162466A (ja) 半導体装置用リードフレーム
JPS594034A (ja) ワイヤボンデイング方法
JPS5874064A (ja) リ−ドフレ−ム
JPH11251484A (ja) チップサイズ型半導体装置
JPH02228046A (ja) フィルムキャリア
JPH1161482A (ja) 部分メッキ用マスク板
JPH0878592A (ja) リードフレーム