JPH08272651A - 異常検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 プロセスおよび機器の異常を極めて小形で簡
単な回路にてローコストに検出可能にする。 【構成】 マイクロプロセッサ２を有する機器が扱うプ
ロセスをモニタし、このプロセスの異常時にはオフとな
る第１のトランジスタ１２と、上記機器の異常を検出し
たとき、この機器の正常時における一定周期ごとのリセ
ット動作で停止するタイマ５と、上記第１のトランジス
タ１２に直列接続され、上記タイマ５のリセット動作の
停止時にオフとなる第２のトランジスタ１３とを設け
て、上記第１のトランジスタ１２および第２のトランジ
スタ１３に異常検出回路を直列接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロプロセッサ
を有する機器において該機器が扱うプロセスの異常およ
びその機器の異常を検出する異常検出装置に関する。

【０００２】

【従来の技術】従来から、機器が扱うプロセスの異常と
該機器の異常をそれぞれ検出する異常検出装置として、
例えば図３に示すものがある。これについて説明する
と、同図において、１はアナログ入力をディジタル変換
するアナログ／ディジタル変換器である。

【０００３】また、２はそのディジタル入力を受けて各
種の演算処理を実行するマイクロプロセッサ、３はこの
マイクロプロセッサ２からの制御情報をディジタル出力
するディジタル出力回路であり、このディジタル出力回
路３の出力にはプロセスのモニタ出力用のトランジスタ
４のベースが接続されている。

【０００４】さらに、５はマイクロプロセッサ２が定期
的にリセットを掛け、異常時にはカウントアップして上
記リセット動作を停止するいわゆるウォッチドッグタイ
マとしてのタイマであり、このタイマ５の出力には他の
トランジスタ６のベースが接続されている。なお、この
タイマは機器の電源異常の検出も兼ねる。

【０００５】また、上記各トランジスタ４、６のコレク
タは、リレー７のリレーコイル７ａおよびリレー８のリ
レーコイル８ａをそれぞれ介して直流電源１０の正側に
接続され、エミッタはその直流電源１０の負側に接続さ
れている。

【０００６】さらに、上記各リレー７、８の各リレー接
点７ｂ、８ｂは他のリレー９のリレーコイル９ａを介し
て上記直流電源１０の正側および負側間に直列接続さ
れ、そのリレー９のリレー接点９ｂは異常検出入力用の
外部回路（図示しない）に接続されている。

【０００７】次に動作について説明する。いま、機器が
扱うプロセスが正常である場合には、上記アナログ入力
をディジタル変換してマイクロプロセッサ２に入力され
るディジタル情報が正常であり、マイクロプロセッサ２
はディジタル出力回路３を通してプロセス正常の信号を
トランジスタ４に入力する。

【０００８】このため、このトランジスタ４はオンにな
り、リレー７のリレーコイル７ａを付勢し、そのリレー
接点７ｂをオンにする。

【０００９】一方、機器自体が正常に動作している場合
には、上記タイマ５は一定周期でリセット動作を行い、
このタイマ５の出力は上記トランジスタ６を常時にオン
にしており、このためリレー８のリレーコイル８ａが付
勢され、リレー接点８ｂがオンとなる。

【００１０】従って、プロセスおよび機器が共に正常で
ある場合には、上記各リレー接点７ｂ、８ｂは共にオン
となり、リレー９のリレーコイル９ａが付勢される。こ
れにより、リレー接点９ｂがオンとなって、上記プロセ
スおよび機器が正常であることの情報が外部回路へ出力
される。

【００１１】これに対して、上記プロセスおよび機器の
いずれかまたは両方に異常がある場合には、上記各リレ
ー７、８のリレー接点７ｂ、８ｂのいずれかまたは両方
がオフとなるため、上記リレー９のリレーコイル９ａは
消勢され、リレー接点９ｂがオフとなって、外部回路に
プロセスおよび機器のいずれか一方または両方が異常で
あることを出力する。

【００１２】

【発明が解決しようとする課題】従来の異常検出装置は
以上のように構成されているので、マイクロプロセッサ
２から別々に出力されるプロセスおよび機器の異常デー
タを各別のリレー７、８を用いて検出することが必要
で、例えば複数台の機器の異常監視を行うシステムで
は、リレー使用数が多くなり、大きな設置スペースが要
求されるほか、端子数の増大により装置の小形化および
ローコスト化の障害になるなどの問題点があった。

【００１３】また、上記のようにリレー使用数が多い場
合には、小形のコントローラなどの機器では端子台の数
をあまり多くとることができないことから、上記異常検
出のいずれかを無視してしまうことも多々あった。

【００１４】請求項１の発明は上記のような従来の問題
点に着目してなされたものであり、プロセスおよび機器
の異常を極めて小形で簡単な回路にてローコストに検出
できる異常検出装置を得ることを目的とする。

【００１５】また、請求項２の発明はプロセスのみの異
常検出を選択的に実施できる異常検出装置を得ることを
目的とする。

【００１６】

【課題を解決するための手段】請求項１の発明に係る異
常検出装置は、マイクロプロセッサを有する機器が扱う
プロセスをモニタし、該プロセスの異常時にはオフとな
る第１のトランジスタと、上記機器の異常検出時に該機
器の正常時における一定周期ごとのリセット動作を停止
するタイマと、上記第１のトランジスタに直列接続さ
れ、上記タイマのリセット動作の停止時にオフとなる第
２のトランジスタとを設けて、上記第１のトランジスタ
および第２のトランジスタに異常検出回路を直列接続し
たものである。

【００１７】請求項２の発明に係る異常検出装置は、第
１のトランジスタと第２のトランジスタとの間に直列接
続された第３のトランジスタと、上記第１のトランジス
タに直列接続され、マイクロプロセッサからの切換情報
にもとづき、上記第３のトランジスタがオンまたはオフ
になると相対的にオフまたはオンとなる第４のトランジ
スタとを設けたものである。

【００１８】

【作用】請求項１の発明における異常検出装置は、機器
に異常のない場合にはタイマがリセットを繰り返し第２
のトランジスタを常時オンにしていることを利用して、
この第２のトランジスタに直列接続されている第１のト
ランジスタのオン、オフにより、これらの各トランジス
タに直列に接続された１つのリレーを用いてプロセスの
異常と機器の異常を検出可能にする。

【００１９】請求項２の発明における異常検出装置は、
外部からの切換情報に応じて第４のトランジスタをオン
にすることで、第１のトランジスタをリレーなどの異常
検出回路を介して直流電源に接続可能にし、プロセスの
異常のみを独立して検出可能にする。

【００２０】

【実施例】以下に、この発明の一実施例を図について説
明する。図１において、１はアナログ入力をディジタル
変換するアナログ／ディジタル変換器、２はこのディジ
タル出力を受けて各種の演算処理を実行するマイクロプ
ロセッサである。

【００２１】また、１１はラッチ回路で、マイクロプロ
セッサ２からのデータである後述の第１のトランジスタ
の入力情報と第３および第４のトランジスタの切換情報
を保持するものである。

【００２２】１２は上記ラッチ回路１１にベースが接続
され、このラッチ回路１１を通じて、マイクロプロセッ
サ２を有する機器が扱うプロセスをモニタし、かつ該プ
ロセスの異常時にはオフとなる第１のトランジスタ。５
は上記機器の異常検出時にこの機器の正常時における一
定周期ごとのリセット動作を停止する、図３に示したも
のと同じウォッチドッグタイマとしてのタイマである。

【００２３】また、１３は上記第１のトランジスタ１２
のエミッタに第３のトランジスタ１４のコレクタ、エミ
ッタを介してコレクタが直列接続され、かつ上記タイマ
５のリセット動作の停止時にオフとなる第２のトランジ
スタである。さらに、上記第１のトランジスタ１２のコ
レクタは、異常検出回路としてのリレー１５のリレーコ
イル１５ａを介して直流電源１０の正側に接続され、第
２のトランジスタ１３のエミッタは上記直流電源１０の
負側に接続されている。

【００２４】なお、１５ｂはリレー１５のリレー接点で
あり、このリレー接点１５ｂのオフ時に外部に異常情報
を出力するために利用される。

【００２５】また、上記第３のトランジスタ１４のベー
スはラッチ回路１１から切換情報を受けてオン、オフ動
作し、この第３のトランジスタ１４のベースにはインバ
ータ１６を介して第４のトランジスタ１７のベースが接
続されている。

【００２６】また、この第４のトランジスタ１７のコレ
クタは第１のトランジスタ１２のエミッタに接続され、
エミッタは上記直流電源の負側に接続されている。すな
わち、この第４のトランジスタ１７は、直列接続された
第３のトランジスタ１４および第２のトランジスタ１３
をバイパスするように、第１のトランジスタ１２および
直流電源１０の負側間に直列接続されている。

【００２７】１８は上記マイクロプロセッサ２に接続さ
れて、上記ラッチ回路１１から第３および第４の各トラ
ンジスタ１４、１７に切換情報を入力するための設定信
号を出力する設定装置である。

【００２８】次に動作について説明する。まず、設定装
置１８による設定値入力により、マイクロプロセッサ２
により第３のトランジスタ１４をオンにする切換情報を
ラッチ回路１１へ出力させる。いま機器が扱うプロセス
が正常である場合には、上記アナログ入力をディジタル
変換してマイクロプロセッサ２に入力されるディジタル
情報は正常であり、このディジタル情報はラッチ回路１
１に保持されて、第１のトランジスタ１２に入力され
る。このため、この第１のトランジスタ１２がオンとな
り、上記第３のトランジスタ１４も上記ラッチ回路１１
からの切換情報を受けてオンとなる。

【００２９】一方、上記機器自体が正常に動作している
場合には、上記タイマ５は一定周期でリセット動作し、
このタイマ５の出力は常時第２のトランジスタ１３をオ
ンにしている。

【００３０】従って、プロセスおよび機器のいずれもが
正常である場合には、これらの第１、第３、第２の各ト
ランジスタ１２、１４、１３をそれぞれ介してリレー１
５のリレーコイル１５ａに直流電源１０から電流が流さ
れ、このリレーコイル１５ａが付勢される。このため、
リレー接点１５ｂはオンとなり外部回路にプロセスおよ
び機器が正常であることの情報を出力する。

【００３１】これに対して、上記プロセスおよび機器の
いずれかまたは両方が異常となって、第１のトランジス
タ１２および第２のトランジスタ１３いずれかまたは両
方がオフとなった場合には、リレーコイル１５ａの電流
供給が遮断されるため、リレー接点１５ｂはオフとなっ
て、外部回路へ異常情報を出力することとなる。

【００３２】すなわち、１つの上記リレー１５を用いる
だけで、プロセスの異常および機器の異常を同時に検出
して出力することができる。なお、ここでは、その異常
がプロセスの異常か機器自体の異常であるかを判定する
ことはできないが、従来のようにリレーを３個も使用す
る必要がなくなり、従来に比べて簡単かつ安価な回路で
異常検出できるため、小型の機器に適用する場合には有
益となる。図２は上記のような各トランジスタ１２、１
３、１４とリレー１５の動作の対応を示す説明図であ
る。

【００３３】一方、上記設定装置１８による設定値入力
により、マイクロプロセッサ２から第３のトランジスタ
１４をオフにする切換情報をラッチ回路１１へ出力させ
た場合には、このラッチ回路１１の出力によりその第３
のトランジスタ１４がオフになるのに対して、その出力
のインバータ１６による反転出力を受けて第４のトラン
ジスタ１７がオンとなる。

【００３４】従って、この場合には、第１のトランジス
タ１２および第４のトランジスタ１７がリレーコイル１
５ａに直列接続されることになり、上記タイマ５の出力
による第２のトランジスタ１３のオン、オフのいかんに
拘らず、第１のトランジスタ１２のオン、オフによるプ
ロセスの正常、異常のみを検出することができる。

【００３５】また、上記第２のトランジスタ１３のコレ
クタ出力を、従来通り機器の異常信号として外部へ取り
出すことは任意である。

【００３６】すなわち、この実施例においては、異常検
出時に上記設定装置１８による設定入力にもとづくラッ
チ回路１１からの切換情報により第３のトランジスタ１
４をオンにした場合には、プロセスおよび機器のいずれ
かまたは両方が異常になったことを検出でき、さらにラ
ッチ回路１１からの他の切換情報により第４のトランジ
スタ１７をオンにした場合には、プロセスのみが正常か
異常かを検出することができる。

【００３７】

【発明の効果】以上のように、請求項１の発明によれ
ば、マイクロプロセッサを有する機器が扱うプロセスを
モニタし、該プロセスの異常時にはオフとなる第１のト
ランジスタと、上記機器の異常検出時に該機器の正常時
における一定周期ごとのリセット動作を停止するタイマ
と、上記第１のトランジスタに直列接続され、上記タイ
マのリセット動作の停止時にオフとなる第２のトランジ
スタとを設けて、上記第１のトランジスタおよび第２の
トランジスタに異常検出回路を直列接続するように構成
したので、プロセスおよび機器の異常を極めて小形で簡
単な回路にてローコストに検出できるものが得られる効
果がある。

【００３８】請求項２の発明によれば、第１のトランジ
スタと第２のトランジスタとの間に直列接続された第３
のトランジスタと、上記第１のトランジスタに直列接続
され、マイクロプロセッサからの切換情報にもとづき、
上記第３のトランジスタがオンまたはオフになると相対
的にオフまたはオンとなる第４のトランジスタとを設け
るように構成したので、プロセスのみの異常検出を選択
的に実施できるものが得られる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による異常検出装置を示す
回路図である。

【図２】図１におけるトランジスタ出力とリレー動作と
の対応を示す説明図である。

【図３】従来の異常検出装置を示す回路図である。

【符号の説明】

２ マイクロプロセッサ ５ タイマ １２ 第１のトランジスタ １３ 第２のトランジスタ １４ 第３のトランジスタ １５ リレー（異常検出回路） １７ 第４のトランジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサを有する機器が扱う
   プロセスをモニタし、該プロセスの異常時にはオフとな
   る第１のトランジスタと、上記機器の異常検出時に該機
   器の正常時における一定周期ごとのリセット動作を停止
   するタイマと、上記第１のトランジスタに直列接続さ
   れ、上記タイマのリセット動作の停止時にオフとなる第
   ２のトランジスタと、上記第１のトランジスタおよび第
   ２のトランジスタに直列接続された異常検出回路とを備
   えた異常検出装置。
2. 【請求項２】 上記第１のトランジスタと第２のトラン
   ジスタとの間に直列接続された第３のトランジスタと、
   上記第１のトランジスタに直列接続され、マイクロプロ
   セッサからの切換情報にもとづき、上記第３のトランジ
   スタがオンまたはオフになると相対的にオフまたはオン
   となる第４のトランジスタとを設けたことを特徴とする
   請求項１に記載の異常検出装置。