JPH08265759A - 圧縮信号切換装置 - Google Patents

Abstract

(57)【要約】 【目的】切換時間を短縮可能とすることにより、編集直
後の画像品位を向上させる。 【構成】Ａ，Ｂ符号化データは夫々Ａメモリ43及びＢメ
モリ44に与えられる。リフレッシュ有効領域検出回路4
5，46はリフレッシュされたスーパーブロックであるか
否かを検出する。書込み読出し制御回路52，53は編集点
後においてリフレッシュされた有効ブロックのデータを
読出すためのアドレスをＡ，Ｂメモリ43，44に与える。
これにより、編集点直後においては、有効ブロックのデ
ータのみがスイッチ59を介してＣ符号化データとして出
力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、圧縮信号を編集して出
力する圧縮信号切換装置に関する。

【０００２】

【従来の技術】近年、高画質化の要求等から画像情報の
ディジタル化が検討されている。画像をディジタル化す
るとデータ量が膨大となるので、記録又は伝送するため
に、データの圧縮を行う必要がある。圧縮法としては、
高圧縮率で且つ圧縮に伴う画質の劣化が小さいＤＣＴ
（離散コサイン変換）等の変換符号化を採用した高能率
符号化方式が主流になっている。高能率符号化方式で
は、入力画像信号を例えば８画素×８画素のブロックに
分割し、このブロック（ＤＣＴブロック）単位でＤＣＴ
処理を行う。

【０００３】この方式では、１フレーム内でＤＣＴによ
る圧縮（フレーム内圧縮）を行うだけでなく、フレーム
間の相関を利用して時間軸方向の冗長度を削減するフレ
ーム間圧縮も採用する。フレーム間圧縮は、一般の動画
像が前後のフレームでよく似ているという性質を利用し
て、前後のフレームの差分を求め差分値をＤＣＴ処理す
ることによって、ビットレートを一層低減させるもので
ある。特に、画像の動きを予測してフレーム間差を求め
ることにより予測誤差を低減する動き補償フレーム間予
測符号化が有効である。

【０００４】このような圧縮装置については、例えば文
献IEEE Trans. on Broadcasting Vol.36 No.4 DEC 1990
のWoo Paik : “Digital compatible HD-TV Broadcast
system”において詳述されている。図３０はこの文献に
記載された圧縮装置を示すブロック図である。

【０００５】入力端子１には画像データが入力される。
この画像データは映像信号がフレーム化された後、例え
ば水平８画素×垂直８ラインの２次元データ（以下、ブ
ロックデータという）に分割されて入力されたものであ
る。画像データは動き評価回路５に供給されると共に、
減算回路２を介してＤＣＴ回路３にも供給される。

【０００６】いま、フレーム内圧縮モードが指定されて
いるものとする。この場合には、スイッチ８はオフであ
る。ＤＣＴ回路３には１ブロックが８×８画素で構成さ
れた信号が入力され、ＤＣＴ回路３は８×８の２次元Ｄ
ＣＴ処理によって入力信号を空間座標軸成分から周波数
成分に変換する。これにより、空間的な相関成分を削減
可能となる。即ち、ＤＣＴ回路３の出力（変換係数）は
量子化回路４に与えられ、量子化回路４は変換係数を所
定の量子化幅で再量子化することによって、１ブロック
の信号の冗長度を低減する。なお、量子化回路４は、量
子化レベルが異なる複数（例えば３２種類）の量子化テ
ーブルのうち発生符号量及び割当てられた設定符号量等
に基づくテーブルを用いて量子化を行うことにより、符
号化出力の発生レートを制御することができるようにな
っている。

【０００７】量子化回路４からの量子化データは、ブロ
ック毎に水平及び垂直の低域から高域に向かってジグザ
グスキャンされて可変長符号化回路５に与えられる。可
変長符号化回路５は所定の可変長符号表、例えば、ハフ
マン符号表等に基づいて、量子化出力を２次元ハフマン
符号化して符号化出力を出力する。なお、２次元ハフマ
ン符号化においては、量子化出力の零が連続する数（ゼ
ロランレングス）と非零係数のビット数との組みのデー
タを符号化する。これにより、出現確率が高いデータに
は短いビットを割当て、出現確率が低いデータには長い
ビットを割当てて、伝送量を一層削減する。

【０００８】可変長符号化回路５からの符号化出力はレ
ートバッファ６に与えられる。レートバッファ６はファ
ーストインファーストアウト回路（以下、ＦＩＦＯとい
う）によって構成されており、入力された符号化出力を
所定の速度でマルチプレクサ16に出力する。可変長符号
化回路５からの符号化出力の発生レートは可変レートで
あり、レートバッファ６は符号化出力の発生レートと伝
送路の伝送レートとの相違を吸収する。マルチプレクサ
16にはオーバヘッドデータ発生回路17からオーバヘッド
データが与えられると共に、音声データ等も入力され
て、これらのデータをレートバッファ６からのデータに
多重して多重データを出力端子18を介して図示しない伝
送路に供給する。

【０００９】一方、フレーム間圧縮符号化モード時に
は、スイッチ８はオンとなる。入力端子１からのブロッ
クデータは減算回路２に与えられ、減算回路２は、現フ
レームのブロックと後述する動き補償された参照画像の
ブロック（以下、参照ブロックという）との画素データ
毎の差分を予測誤差としてＤＣＴ回路３に出力する。こ
の場合には、ＤＣＴ回路３は差分データをＤＣＴ処理す
ることになる。

【００１０】参照ブロックは量子化出力を復号すること
により得ている。すなわち、量子化回路４の出力は、逆
量子化回路10にも与えられる。逆量子化回路10によって
量子化出力を逆量子化し、更に逆ＤＣＴ回路11において
逆ＤＣＴ処理して元の映像信号に戻す。減算回路２の出
力が差分情報であるので、逆ＤＣＴ回路11の出力も差分
情報である。逆ＤＣＴ回路11の出力は加算器12に与えら
れる。加算器12の出力はフレーム遅延回路13、動き補償
回路14及びスイッチ15を介して加算器12に帰還されてお
り、加算器12は動き補償回路14からの参照ブロックのデ
ータに差分データを加算して現フレームのブロックデー
タ（ローカルデコードデータ）を再生してフレーム遅延
回路13に出力する。フレーム遅延回路13は加算器15から
のブロックデータを画面の位置に対応させて格納する。

【００１１】フレーム遅延回路13は、加算器12からのロ
ーカルデコードデータを例えば１フレーム期間遅延させ
て動き補償回路14及び動き評価回路９に出力する。動き
評価回路９は、入力端子１からの現フレームのブロック
データとフレーム遅延回路13からの参照画像のブロック
データとから動きベクトルを検出して動き補償回路14に
出力する。動き補償回路14は、フレーム遅延回路13に格
納された１フレーム前のローカルデコードデータのブロ
ック化位置を動きベクトルによって補正して、動き補償
した参照ブロックとして減算回路２に出力する。こうし
て、動き補償された１フレーム前のデータが参照ブロッ
クとして減算回路２に供給されることになり、減算回路
２からの予測誤差に対してＤＣＴ処理が行われる。ま
た、動き評価回路９からの動きベクトルは可変長符号化
回路５にも与えられ、可変長符号化回路５によって所定
の可変長符号表に基づいて可変長符号化されて出力され
る。

【００１２】なお、スイッチ15はスイッチ８と連動して
いる。即ち、フレーム内圧縮モード時にはスイッチ８，
15はオフとなり、フレーム間圧縮モード時にはスイッチ
８，15はオンとなって前フレームのブロックデータを加
算器12に供給する。なお、圧縮モードはブロック単位で
切換えることができるようになっている。

【００１３】フレーム間圧縮モードで符号化されたデー
タを復号化するためには参照画像が必要である。即ち、
フレーム間圧縮データのみでは元の画像を復元すること
はできない。この理由から、所定のフレーム単位でフレ
ーム内圧縮によるブロックを作成することにより、ラン
ダムアクセスを可能にしている。

【００１４】図３１はマルチプレクサ16からの多重デー
タを示す説明図である。図３１（ａ）は第１パケットの
データを示し、図３１（ｂ）は第２乃至第１０５０パケ
ットのデータを示している。

【００１５】マルチプレクサ16は多重データを所定パケ
ット数のパック単位で伝送する。各パックは、所定ビッ
ト長の複数のパケットによって構成されている。なお、
図３１では１パックが１０５０パケットで構成された例
を示している。各パックの先頭パケットには、コントロ
ール信号、所定のデータ、音声データ、ビデオデータ、
同期信号（ＳＹＮＣ）、システム制御信号及びＮＭＰが
配列されている。ＮＭＰは各フレームのデータの先頭が
パック中のいずれの位置であるかを示している。各パケ
ット長は一定であるのに対し、各フレームのビデオデー
タ及びオーディオデータの符号量は可変である。従っ
て、各フレームのデータを伝送するために必要なパケッ
ト数は不定であり、各フレームのデータの先頭位置は変
化する。そこで、ＮＭＰによって各フレームのデータの
先頭位置を検出することができるようにしている。ま
た、各パックの第２乃至第１０５０パケットにはコント
ロール信号、所定のデータ、オーディオデータ及びビデ
オデータが配列されている。なお、各ブロックデータの
最後にはエンドオブブロック信号が付加されて伝送され
ている。

【００１６】ところで、上述したように、ＤＣＴ処理は
水平８画素×垂直８画素のブロック単位で行っている。
一方、輝度成分と色差成分とのサンプリング周波数が異
なるので、輝度成分と色差成分とでは１画素（１ブロッ
ク）の大きさが異なる。輝度成分と色差成分のサンプリ
ング比を８：１とすると、輝度８ブロックと各色差１ブ
ロックとが対応する。この理由から、輝度成分の水平方
向に４ブロック、垂直方向に２ブロックずつの８ブロッ
クと色差信号の２ブロックとでスーパーブロックを構成
し、動き補償をスーパーブロック単位で行うようになっ
ている。また、水平方向の１１のスーパーブロックによ
ってマクロブロックを構成し、動きベクトルをマクロブ
ロック単位で伝送するようになっている。また、各マク
ロブロックには、先頭に各スーパーブロックの動きベク
トル及び量子化レベル等のへッドデータを挿入して伝送
するようになっている。

【００１７】上述したように、図３０の装置は所定のブ
ロック単位でフレーム内圧縮による符号化を行うことに
より、復号時に時間的に前の復元画像を必要としない符
号化出力を伝送して、参照画像が復元されない場合で
も、比較的短時間で復元画像を得るようにしている。特
に、使用者がチャンネルを変更することを考慮して、強
制的なフレーム内処理（以下、リフレッシュという）を
採用する。例えば、各マクロブロックの１スーパーブロ
ックずつ順次リフレッシュすることにより１１フレーム
で全ブロックをリフレッシュするプログレッシブリフレ
ッシュが採用される。

【００１８】図３２及び図３３はこのリフレッシュ法を
説明するための説明図である。図３２及び図３３（ａ）
乃至（ｋ）は連続した１１フレームの各ブロックに対す
るフレーム内圧縮（リフレッシュ）位置を示し、図３３
（ｌ）は連続した１１フレーム期間におけるリフレッシ
ュ結果を示している。

【００１９】いま、１画面が水平１４０８画素×垂直９
６０ラインで構成されているものとする。即ち、水平１
７６×垂直１２０ブロックであり、水平４４×垂直６０
スーパーブロックである。従って、１画面は水平４×垂
直６０マクロブロックであり、１画面に合計２４０マク
ロブロックが存在する。図３２及び図３３は画面を水平
方向に４４に分割して示したものであり、各列は垂直方
向の６０個のスーパーブロックから成るスーパーブロッ
ク列を示している。

【００２０】所定の１フレームにおいては、水平方向に
４分割された各マクロブロック列のうちの１スーパーブ
ロック列ずつがリフレッシュされる。例えば、図３２
（ａ）では第１、第１２、第２３及び第３４スーパーブ
ロック列の各ブロックがリフレッシュされたことが示さ
れている。また、次のフレームでは、図３０（ｂ）に示
すように、第２、第１３、第２４、第３５スーパーブロ
ック列の各ブロックがリフレッシュされたことが示され
ている。

【００２１】以後同様の処理を繰返すことにより、図３
２（ａ）乃至（ｈ），図３３（ｉ）乃至（ｋ）に示すよ
うに、１フレーム毎に４つのスーパーブロック列の各ブ
ロックがリフレッシュされ、図３３（ｌ）に示すよう
に、１１フレーム期間で１画面の全ブロックがリフレッ
シュされる。従って、チャンネル切換時及びエラー発生
時等においても、連続した１１フレーム分のデータを再
生すれば、画像を再現することができる。

【００２２】ところで、複数の画像を編集するために信
号を切換えるスイッチャを符号化データの編集に採用す
ることが考えられる。即ち、図３０の装置と同一構成の
２台の装置からのデータストリームをスイッチャによっ
て切換選択することにより、編集を行うのである。編集
の性質上、編集点前後において再生画像は連続的に表示
されなければならない。ところが、上述したようにプロ
グレッシブリフレッシュを採用した場合には、編集点直
後においては、画面全域のブロックが全てリフレッシュ
されるのは１１フレーム期間後であり、このリフレッシ
ュ期間には正常な画像を復元することができないという
問題があった。

【００２３】

【発明が解決しようとする課題】このように、従来、圧
縮後のデータストリーム同士を切換えて編集を行うと、
編集点直後の比較的長時間に亘って、正常な復元画像が
得られないという問題点があった。

【００２４】本発明はかかる問題点に鑑みてなされたも
のであって、編集点直後にリフレッシュに要する期間を
短縮することにより、比較的短時間に正常な復元画像を
表示することを可能にすることができる圧縮信号切換装
置を提供することを目的とする。

【００２５】

【課題を解決するための手段】本発明に係る圧縮信号切
換装置は、フレーム内圧縮処理する領域をフレーム毎に
変更して所定のリフレッシュ周期で画面全域をリフレッ
シュするプログレッシブリフレッシュを採用した圧縮方
法によって圧縮された第１の符号化データが入力されて
所定のブロック単位で記憶する第１の記憶手段と、前記
プログレッシブリフレッシュを採用した圧縮方法によっ
て圧縮された第２の符号化データが入力されて所定のブ
ロック単位で記憶する第２の記憶手段と、前記第１及び
第２の記憶手段に記憶されている前記第１及び第２の符
号化データを読出して、前記第１の符号化データと前記
第２の符号化データとを所定の編集点において編集して
出力する切換手段と、この切換手段の出力のうち前記編
集点後において１度もリフレッシュされていない無効ブ
ロックにスキップコードを与えるスキップ手段とを具備
したものである。

【００２６】

【作用】本発明において、切換手段は、第１及び第２の
記憶手段から読出した第１及び第２の符号化データを切
換えて出力する。スキップ手段は、編集点後において１
度もリフレッシュされていない無効ブロックにスキップ
コードを与える。これにより、例えば、無効ブロックを
伝送させずに、有効ブロックのデータのみを伝送させる
ことができ、デコード時に編集点直後の短期間で正常な
復元画像を映出させることができる。

【００２７】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は本発明に係る圧縮信号切換装置の一
実施例を示すブロック図である。

【００２８】入力端子21，22には夫々Ａ符号化データ及
びＢ符号化データが入力される。Ａ符号化データ及びＢ
符号化データはフレーム間圧縮モードを用いて高能率符
号化されて得られるデータであり、所定周期でプログレ
ッシブリフレッシュされている。本実施例においては、
編集点直後において一度もリフレッシュされていないブ
ロックを無効ブロックとし、一度以上リフレッシュされ
たブロックを有効ブロックとして、有効ブロックのデー
タのみを伝送することにより編集点直後のリフレッシュ
期間を短縮することができるようになっている。

【００２９】先ず、入力端子21，22に入力されるＡ符号
化データ及びＢ符号化データについて詳細に説明する。

【００３０】図２は入力端子21，22に供給されるＡ符号
化データ又はＢ符号化データを作成することができる圧
縮装置を示すブロック図である。図２において図３０と
同一の構成要素には同一符号を付してある。

【００３１】入力端子21，22，23には、夫々高品位テレ
ビジョン信号等の輝度信号Ｙ及び色差信号Ｕ，Ｖが入力
される。なお、これらの信号は所定の前処理が施されて
いる。輝度信号Ｙ及び色差信号Ｕ，Ｖはブロック化回路
24に供給される。図３はブロック化回路24のブロック化
を説明するための説明図である。なお、図３はディジサ
イファ（ＤｉｇｉＣｉｐｈｅｒ）規格に基づくものであ
るが、他の規格に基づいてブロック化してもよいことは
明らかである。

【００３２】ブロック化回路24は入力された輝度信号Ｙ
及び色差信号Ｕ，Ｖを蓄積してフレーム化する。図３
（ａ）はこのフレーム画面のうちの１６ラインの画素デ
ータを示している。なお、１画面は１０５０ラインを有
しており、ブロック化回路24に入力される輝度信号Ｙ及
び色差信号Ｕ，Ｖはインターレース信号であるものとす
る。また、有効画素は水平方向に１４０８画素×垂直方
向９６０画素であるものとする。

【００３３】ブロック化回路24はフレーム画面を水平方
向８画素×垂直方向８画素の６４画素単位に分けてブロ
ックを構成する（図３（ｄ）参照）。そして、輝度の水
平４ブロック×垂直２ブロックの８つのブロックＹ0 乃
至Ｙ7 と各１ブロックずつの色差ブロックＵ，Ｖの１０
ブロックによってスーパーブロックを構成する（図３
（ｃ））。なお、この場合にはサンプリング周波数の相
違によって輝度８ブロックと各色差ブロックとの大きさ
が同一であるものとしている。後述する動きベクトルは
このスーパーブロック単位に設定される。

【００３４】図３（ｂ）に示すように、水平方向の１１
スーパーブロックＳＢ0 乃至ＳＢ10によってマクロブロ
ックが構成される。そして、１フレーム画面は水平方向
には４マクロブロック０乃至３によって構成される（図
３（ａ））。つまり、１画面は水平４４×垂直６０スー
パーブロックであり、水平４×垂直６０マクロブロック
であって、１画面に合計２４０マクロブロックが存在す
る。

【００３５】ブロック化回路24からのブロックデータは
入力端子１を介して動き評価回路５に供給されると共
に、減算回路２を介してＤＣＴ回路３にも供給される。
減算回路２にはスイッチ８を介して動き補償回路14の出
力も供給される。スイッチ８は後述するフレーム内／間
決定回路25から端子26を介してモード信号が供給され、
フレーム内圧縮モード時にはオフとなり、フレーム間圧
縮モード時にはオンとなって後述する動き補償回路14か
らの出力を減算回路２に供給する。

【００３６】減算回路２は、フレーム間圧縮モード時に
は入力された現ブロックのブロックデータと後述する動
き補償回路14からの動き補償された参照ブロックデータ
との減算を行って予測誤差をＤＣＴ回路３に出力し、フ
レーム内圧縮モード時には入力された現ブロックのブロ
ックデータをそのままＤＣＴ回路３に出力する。ＤＣＴ
回路３は８×８の２次元ＤＣＴ処理によって入力信号を
空間座標軸成分から周波数成分に変換する。ＤＣＴ回路
３の出力（変換係数）は量子化回路４に与えられ、量子
化回路４は変換係数を所定の量子化幅で再量子化するこ
とによって、１ブロックの信号の冗長度を低減するよう
になっている。なお、量子化回路４は、量子化レベルが
異なる複数の量子化テーブルのうち発生符号量及び割当
てられた設定符号量等に基づくテーブルを用いて量子化
を行うことにより、符号化出力の発生レートを制御する
ことができるようになっている。

【００３７】量子化回路４からの量子化データは、ブロ
ック毎に水平及び垂直の低域から高域に向かってジグザ
グスキャンされて可変長符号化回路５に与えられる。可
変長符号化回路５は所定の可変長符号表、例えば、ハフ
マン符号表等に基づいて、量子化出力を２次元ハフマン
符号化して符号化出力を出力する。なお、２次元ハフマ
ン符号化においては、量子化出力のゼロランレングスと
非零係数のビット数との組みのデータを符号化する。

【００３８】可変長符号化回路５からの符号化出力はＦ
ＩＦＯで構成されたレートバッファ６に与えられる。レ
ートバッファ６は入力された符号化出力を所定の速度で
マルチプレクサ16に出力する。また、オーバヘッドデー
タ発生回路17はオーバヘッドデータを発生してマルチプ
レクサ16に出力する。マルチプレクサ16には端子32を介
して、コントロール信号、音声データ、同期信号（ＳＹ
ＮＣ）が入力されており、マルチプレクサ16はレートバ
ッファ６の符号化出力にオーバヘッドデータ及び端子32
からのデータを多重して出力端子18を介して出力するよ
うになっている。

【００３９】一方、参照ブロックを作成するために、量
子化回路４の出力は逆量子化回路10にも供給されるよう
になっている。逆量子化回路10は量子化出力を逆量子化
して逆ＤＣＴ回路11に与える。逆ＤＣＴ回路11は逆量子
化回路10の出力を逆ＤＣＴ処理して元の映像信号に戻し
加算器12に出力する。加算器12の出力はフレーム遅延回
路13、動き補償回路14及びスイッチ15を介して加算器12
に帰還されており、加算器12は動き補償回路14からの参
照ブロックのデータに差分データを加算して現フレーム
のブロックデータ（ローカルデコードデータ）を再生し
てフレーム遅延回路13に出力する。フレーム遅延回路13
は加算器15からのブロックデータを画面の位置に対応さ
せて格納する。

【００４０】フレーム遅延回路13は、加算器12からのロ
ーカルデコードデータを例えば１フレーム期間遅延させ
て動き補償回路14及び動き評価回路９に出力する。動き
評価回路９は、入力端子１からの現フレームのブロック
データとフレーム遅延回路13からの参照画像のブロック
データとから動きベクトルを検出して動き補償回路14に
出力する。動き補償回路14は、フレーム遅延回路13に格
納された１フレーム前のローカルデコードデータのブロ
ック化位置を動きベクトルによって補正して、動き補償
した参照ブロックデータとして出力するようになってい
る。この参照ブロックデータがスイッチ８，15を介して
夫々減算回路２及び加算器12に供給されるようになって
いる。なお、動き評価回路９からの動きベクトルはオー
バヘッドデータ発生回路17にも与えられ、オーバヘッド
データ発生回路17は動きベクトルを可変長符号化してオ
ーバヘッドデータとして出力するようになっている。

【００４１】スイッチ15はスイッチ８と連動している。
即ち、フレーム内圧縮モード時にはスイッチ８，15はオ
フとなり、フレーム間圧縮モード時にはスイッチ８，15
はオンとなって前フレームのブロックデータを加算器12
に供給する。なお、圧縮モードはブロック単位で切換え
ることができるようになっている。これらのスイッチ
８，15はフレーム内／間決定回路25によって制御され
る。

【００４２】図４は図２中のフレーム内／フレーム間決
定回路25の具体的な構成を示すブロック図である。

【００４３】本実施例においては、フレーム内圧縮モー
ドとフレーム間圧縮モードとを２種類の制御方法に基づ
いて切換えている。第１の手法においては、入力された
映像信号がフレーム間の相関を有している場合にはフレ
ーム間圧縮モードが選択され、フレーム間の相関を有し
ていない場合にはフレーム内圧縮モードが選択される。
例えば、シーンチェンジ等が発生した場合にはフレーム
内処理が施される。第２の手法では、映像信号の相関に
拘わらず強制的にフレーム内圧縮を行なうリフレッシュ
が採用される。特に、周期的に画面の所定領域に順次フ
レーム内圧縮処理を施すプログレッシブリフレッシュが
採用される。リフレッシュを採用することにより、使用
者がチャネルを変更した場合でも一定時間以内に復元画
像を認識可能にすることができ、また、ＶＴＲ又はディ
スク等の記録メディアにおける特殊再生を可能にするこ
とができる。

【００４４】第１の手法を実現するために、フレーム内
／フレーム間決定回路25はエネルギ比較回路62を有して
いる。エネルギ比較回路62は現信号エネルギ算出回路63
及び予測誤差エネルギ算出回路64によって構成されてい
る。端子29には入力端子１からの現ブロックのブロック
データが入力される。この現ブロックデータはエネルギ
比較回路63及び減算回路65に供給される。端子30には端
子31を介して動き補償回路14からの参照画像データが入
力される。この参照画像データは減算回路65に供給され
る。減算回路65は現ブロックデータと参照画像データと
の減算を行って、予測誤差を求めて予測エネルギ算出回
路64に供給する。

【００４５】現信号エネルギ算出回路63は現ブロックデ
ータのエネルギを求め、予測誤差エネルギ算出回路64は
予測誤差のエネルギを求める。エネルギ比較回路62は現
ブロックデータのエネルギと予測誤差のエネルギとを比
較してフレーム内／間判別信号を出力する。

【００４６】図５は横軸に現ブロックデータ（現信号）
のエネルギをとり縦軸に予測誤差のエネルギをとって、
エネルギ比較回路62のフレーム内／間判別信号を説明す
るためのグラフである。

【００４７】図５において、直線Ａは現信号のエネルギ
と予測誤差のエネルギとが一致していることを示してい
る。直線Ａの下の領域は予測誤差のエネルギ＜現信号の
エネルギとなる領域である。即ち、予測誤差のエネルギ
が小さいので、フレーム間圧縮処理を施すことにより発
生符号量を低減することができる。一方、直線Ａの上側
の領域は予測誤差のエネルギ＞現信号のエネルギとなる
領域である。この領域では、フレーム間圧縮処理を施す
とフレーム内圧縮処理を施した場合よりも発生符号量が
大きくなることがあるので、フレーム内圧縮処理を施
す。即ち、エネルギ比較回路62は、予測誤差のエネルギ
が現信号のエネルギよりも大きい場合にはフレーム内圧
縮モードを指示し、小さい場合にはフレーム間圧縮モー
ドを指示するためのフレーム内／間判別信号を出力す
る。このフレーム内／間判別信号は加算回路66に与えら
れる。

【００４８】一方、第２の手法であるプログレッシブリ
フレッシュを実現するために、フレーム内／フレーム間
決定回路25は周期的リフレッシュタイミング発生回路61
を有している。周期的リフレッシュタイミング発生回路
61は端子28を介して同期信号が入力されており、同期信
号と同期した所定周期のフレーム内選択信号を発生す
る。フレーム内選択信号は加算回路66に与えられると共
に、端子26を介して出力される。加算回路66はフレーム
内選択信号とフレーム内／間判別信号とを加算して、加
算結果をフレーム内／間切換信号として端子26から出力
するようになっている。

【００４９】このように構成されたフレーム内／間決定
回路25においては、画像の相関及びリフレッシュ動作に
応じてフレーム内圧縮モードとフレーム間圧縮モードと
を切換える。即ち、フレーム内／間決定回路25は、画面
の相関が高い場合には、フレーム間圧縮モードを指定す
るためのフレーム内／間切換信号を端子26から出力す
る。また、フレーム内／間決定回路25は、所定のリフレ
ッシュ周期で強制的にフレーム内圧縮モードを指定する
ためのフレーム内／間切換信号を出力すると共に、画像
の相関が低い場合にもフレーム内圧縮モードを指定する
ためのフレーム内／間切換信号を出力する。例えば、シ
ーンチェンジが発生した場合には、フレーム内圧縮モー
ドを指定する。

【００５０】次に、図２の装置において採用されるプロ
グレッシブリフレッシュについて説明する。図６は１画
面内の各スーパーブロックに割当てられたスーパーブロ
ックアドレス（以下、ＳＢＡという）を説明するための
説明図である。

【００５１】上述したように、１画面は、水平方向に０
乃至４３の４４スーパーブロックを有し、垂直方向に０
乃至５９の６０スーパーブロックを有するものとして説
明する。１画面の２６４０個のスーパーブロックに対し
て夫々ＳＢＡを割当てる。スーパーブロックの水平方向
の位置をｘとし、スーパーブロックの垂直方向の位置を
ｙとすると、ＳＢＡは６０×ｘ＋ｙの関係に設定され
る。図６の数字はＳＢＡを示しており、例えば、画面最
左端のスーパーブロック列の各スーパーブロックのＳＢ
Ａは画面上端から下端に向かって０乃至５９であり、次
の第２列目のスーパーブロック列の各スーパーブロック
のＳＢＡは画面上端から下端に向かって６０乃至１１９
である。

【００５２】図２においては、例えば、図３２及び図３
３に示すリフレッシュ方法を採用する。即ち、１画面の
水平方向に存在する４つのマクロブロック（図３（ａ）
参照）に夫々１スーパーブロック列ずつフレーム内圧縮
処理を行うと共に、１フレーム毎にリフレッシュするス
ーパーブロック列を１列ずつシフトさせる。１マクロブ
ロックは水平方向に１１スーパーブロックで構成されて
いるので、１１フレームで全スーパーブロック列（全画
面）がリフレッシュされることになる。従って、リフレ
ッシュされたスーパーブロックを、図３３（ｌ）に示す
ように、１１フレーム分蓄積することにより、全領域に
おいてフレーム内圧縮を施した符号化出力が得られる。

【００５３】このリフレッシュ方法は上述したディジサ
イファ（ＤｉｇｉＣｉｐｈｅｒ）において採用されてい
るものであり、各フレーム毎に均等なリフレッシユが行
なわれることから、レートバッファ６の容量を小さくす
ることができるという利点がある。

【００５４】図７は横軸にフレーム番号をとり縦軸にＳ
ＢＡをとって、上述したプログレッシブリフレッシュを
説明するための説明図である。

【００５５】図７の縦軸には１スーパーブロック列毎に
目盛りを付してある。また、図７では符号ｒを付した枠
によってフレーム内処理を施したスーパーブロック列を
示している。各フレームはＳＢＡ０乃至２６３９の２６
４０個のスーパーブロックを有し、各フレームの４つの
マクロブロック列のアドレスは夫々ＳＢＡ０乃至６５
９，６６０乃至１３１９，１３２０乃至１９７９，１９
８０乃至１６３９である。

【００５６】図７に示すように、各フレーム毎に４スー
パーブロック列がフレーム内圧縮処理されている。例え
ば、第１１フレームでは、ＳＢＡ０乃至５９，６６０乃
至７１９，１３２０乃至１３７９，１９８０乃至２０３
９で示される各マクロブロック列の最左端のスーパーブ
ロック列がリフレッシュされる。また、図７では、リフ
レッシュされるスーパーブロック列が各マクロブロック
において１列ずつ左側にシフトしていることが示されて
いる。所定の１１フレーム、例えば第０乃至第１０フレ
ームで全スーパーブロックがリフレッシュされる。

【００５７】図２の装置を所定の４つのプロセッサで構
成する場合には、各マクロブロック列毎に１つのプロセ
ッサを割り当てて処理を行うようになっている。図８は
この場合の１つのプロセッサによるリフレッシュ動作を
説明するための説明図である。図８（ａ）は横軸にフレ
ーム番号をとり縦軸にＳＢＡをとって、画面左端のマク
ロブロック列に対応したプロセッサのリフレッシュ処理
を示し、図８（ｂ）はリフレッシュ時間を示し、図８
（ｃ）は最小アクイジションタイムを示し、図８（ｄ）
は最大アクイジションタイムを示し、図８（ｅ）はリフ
レッシュインターバルを示している。なお、他の３つの
プロセッサのリフレッシュ動作も同様であり、説明を省
略する。

【００５８】図８（ａ）では第０フレームにおいて画面
全域がリフレッシュされたことを示している。例えば、
シーンチェンジの発生時においては、エネルギ比較回路
62の出力に基づいて、フレーム内圧縮モードを指定する
ためのフレーム内／間切換信号がフレーム内／間決定回
路25から出力される。これにより、第０フレームの全ス
ーパーブロックがフレーム内圧縮処理される。他のフレ
ームにおいては、図７と同様に、フレーム毎に１スーパ
ーブロックずつリフレッシュが行われる。

【００５９】ところで、正常な復元画像を得るためには
全領域のスーパーブロックがリフレッシュされていなけ
ればならない。即ち、上述したように、１１フレームの
符号化出力が得られれば必ず全領域がリフレッシュされ
て画像を復元することができる。つまり、リフレッシュ
周期分の符号化出力を得れば、映像の内容に拘わらず復
元画像が得られる（図８（ｂ））。

【００６０】また、チャンネル切換時等のイニシャライ
ズ時から画面の全領域にフレーム内圧縮処理が施される
までの時間（以下、アクイジションタイムという）はイ
ニシャライズタイミングに依存する。例えば、イニシャ
ライズタイミングとシーンチェンジ時とが一致した場合
（図８では第０フレーム）においては、１フレーム期間
で画面全域がリフレッシュされることになる。つまり、
図８（ｃ）に示すように、最小アクイジションタイムは
１フレーム期間である。一方、リフレッシュ終了直後に
イニシャライズが開始された場合には、アクイジション
タイムは最大となり、図８（ｄ）に示すように、最大ア
クイジションタイムは１１フレーム期間である。

【００６１】なお、１画面を復元するためには、マクロ
ブロック列のいずれの位置のスーパーブロック列からリ
フレッシュが開始されていてもよい。例えば、図８
（ｅ）に示すように、画面の再現に用いられる１１フレ
ーム期間（以下、リフレッシュインターバルという）と
して第１１乃至第２１フレームのリフレッシュされたス
ーパーブロック列の各スーパーブロック（以下、リフレ
ッシュブロックという）を用いてもよく、第１２乃至第
２２フレームのリフレッシュブロックを用いてもよい。
即ち、２つの符号化データの編集を行う場合には、スー
パーブロックを編集点とすることができる。

【００６２】このように構成された圧縮装置において
は、フレーム内圧縮モード及びフレーム間圧縮モードが
切換えられて符号化が行われる。例えば、シーンチェン
ジ時においては、フレーム内／間決定回路25からのフレ
ーム内／間切換信号によって、フレーム内圧縮モードが
指定される。スイッチ８，15はオフとなって、入力端子
１からのブロックデータは減算回路２を介してそのまま
ＤＣＴ回路３に供給される。ＤＣＴ回路３はブロックデ
ータをＤＣＴ処理して周波数領域のデータに変換する。
ＤＣＴ回路３からの変換係数は量子化回路４に与えら
れ、所定の量子化テーブルに基づいて量子化される。量
子化出力は可変長符号化回路５によって可変長符号化さ
れてレートバッファ６供給される。このフレーム内圧縮
処理は、画像の相関が低い場合及びリフレッシュ周期毎
にも設定される。

【００６３】一方、画像の相関が高い場合には、エネル
ギ比較回路62によってフレーム間圧縮を指定するための
フレーム内／間判別信号が出力され、リフレッシュが指
定されていないときには、フレーム間圧縮モードを設定
するためのフレーム内／間切換信号が出力される。この
場合には、スイッチ８，15はオンである。

【００６４】量子化回路４の出力は、逆量子化回路10及
び逆ＤＣＴ回路11の逆量子化及び逆ＤＣＴ処理によっ
て、画素データである予測誤差が復元される。加算器12
によって復元した予測誤差に動き補償された参照画像デ
ータが加算されて、現フレームの画像データ（ローカル
デコードデータ）が再生される。このローカルデコード
データはフレーム遅延回路13に蓄積され、動き補償回路
14によってブロック化位置が補正されながら読出され
る。こうして、動き補償回路14から動き補償された参照
画像のブロックデータが出力され、スイッチ８を介して
減算回路２に供給される。

【００６５】減算回路２は現ブロックのブロックデータ
と動き補償された参照画像のブロックデータとの差分を
予測誤差としてＤＣＴ回路３に供給する。ＤＣＴ回路３
は予測誤差に対してＤＣＴ処理を行って、変換係数を出
力する。こうして、この場合には、予測誤差が符号化さ
れて可変長符号化回路５からレートバッファ６に供給さ
れる。

【００６６】可変長符号化回路５の符号化出力にはブロ
ックの最後にエンドオブブロックが付加されている。レ
ートバッファ６は可変長符号化回路５からの符号化出力
を固定レートでマルチプレクサ16に出力する。動きベク
トルはオーバヘッドデータ発生回路17によって、オーバ
ヘッドデータとしてマルチプレクサ16に供給される。マ
ルチプレクサ16はレートバッファ６の出力にオーバヘッ
ドデータ、制御信号及び音声データ等を多重して出力端
子18から図示しない伝送路に出力する。

【００６７】ところで、図２の装置においては、可変長
符号化を用いた高能率符号化を採用しており、可変長符
号化回路５からの符号化出力の発生レートは可変であ
る。これに対し、伝送系が固定レートであることを考慮
して、符号化出力を固定レートで出力するようになって
いる。定レート化するために、可変長符号化回路５の出
力はレートバッファ６を介して伝送系に出力するように
なっている。即ち、可変レートの符号化出力をレートバ
ッファ６に与えて平滑化し、固定レートで読出して出力
する。

【００６８】レートバッファ６に記憶されているデータ
量（バッファ占有量）は入力される符号化出力の発生レ
ートに応じて変動するので、レートバッファがオーバフ
ロー又はアンダフローする可能性がある。そこで、オー
バフロー又はアンダフローが発生しないように、量子化
レベル等の符号化パラメータを変化させて発生符号量を
制御する定レート化制御が行われる。例えば、符号化出
力の発生レートが大きくなってレートバッファ６がオー
バフローしそうになると、量子化レベルを粗くすること
により符号化出力の発生レートを小さくするのである。

【００６９】なお、レートバッファ６の容量を大きくす
ることにより平滑化の効果を向上させることができる。
しかし、レートバッファ６の容量を大きくすると、符号
化遅延が大きくなると共にコスト高となってしまうの
で、容量を無制限に大きくすることはできない。比較的
小さな容量のレートバッファを用いると、画像の局所的
性質に応じた細かい符号量制御が可能であるので、レー
トバッファ６としては１フレームメモリ等のバッファメ
モリが用いられることが多い。

【００７０】図２に示す圧縮装置（エンコーダ）からの
符号化データを伸長する伸長装置（デコーダ）において
もレートバッファが必要である。図９は圧縮装置及び伸
長装置にレートバッファを設けた場合におけるマクロブ
ロックの符号量制御を説明するための説明図である。

【００７１】図９において、エンコーダのレートバッフ
ァ６の容量とデコーダのレートバッファ71の容量とは等
容量に設定されている。エンコーダのレートバッファ６
に端子72を介して可変長符号化回路５の出力が供給され
る。レートバッファ６の入力は上述したように可変レー
トであり、出力は固定レートの伝送データである。ま
た、デコーダのレートバッファ71の入力は固定レートの
受信データであり、出力は可変レートの符号化出力であ
る。この符号化出力は端子73を介して可変長復号化回路
（図示せず）に供給される。

【００７２】図１０及び図１１は横軸にフレーム番号を
とり縦軸に符号量をとって、夫々図９中のレートバッフ
ァ６，71によるレート制御を説明するためのグラフであ
る。図１０（ａ）はレートバッファ６に入力される符号
化出力の１フレーム当たりの発生符号量を示し、図１０
（ｂ）はレートバッファ６のバッファ占有量を示し、図
１０（ｃ）はレートバッファ６からの伝送データの総符
号量（伝送符号量）を示している。また、図１１（ａ）
はレートバッファ71に入力される受信データの符号量
（受信符号量）を示し、図１１（ｂ）はレートバッファ
71のバッファ占有量を示し、図１１（ｃ）はレートバッ
ファ71からの１フレーム当たりの出力符号量（映出符号
量）を示している。

【００７３】図１０及び図１１に示すように、レートバ
ッファ６，71の容量は４Ｍビットであり、また、１フレ
ーム当たりの伝送符号量は０．５Ｍビットであるものと
して説明する。図１０（ａ）では、第１フレームにおい
て４．５Ｍビットの符号量が発生し、第２乃至第９フレ
ームにおける符号量が０である例、即ち、レートバッフ
ァ６にオーバフロー又はアンダフローが発生する例が示
されている。なお、図１０（ａ）の破線はレートバッフ
ァ６の容量を参考に示している。

【００７４】各フレームに割当て可能な発生符号量の最
大値は、バッファ容量と送出符号量の和によって与えら
れ、図１０の例では４＋０．５＝４．５Ｍビット／フレ
ームである。第１フレームにおいてレートバッファ６に
入力される符号量は４．５Ｍビットであるのに対し、レ
ートバッファ６の出力レートが０．５Ｍビットで、レー
トバッファ６の容量が４Ｍビットであるので、第１フレ
ームの終了時点において、図１０（ｂ）に示すように、
バッファ占有量が４Ｍビットに達してオーバフローして
しまう。

【００７５】また、レートバッファ６に蓄積された符号
化データはフレーム当たり０．５Ｍビットずつ出力さ
れ、バッファ占有量は図１０（ｂ）に示すように低下し
て、第９フレームの先頭タイミングでは０ビット達して
アンダフローが生じている。第１０フレーム以降はバッ
ファ占有量に基づく符号量制御によって、アンダフロー
又はオーバフローが発生することが防止されている（図
１０（ｂ））。

【００７６】図１０（ｃ）の直線Ａは伝送データの累積
総符号量（伝送符号量）を示している。直線Ａの傾斜は
フレーム当たりの送出符号量を示している。フレーム周
波数が３０Ｈz であるものとすると、伝送レートは３０
×０．５＝１５Ｍｂｐｓ（ビット／秒）である。また、
破線斜線はレートバッファ６によって吸収可能な符号
量、即ち、レートバッファ６の容量に基づいて許容され
る符号化出力の符号量の最大値を示している。また、折
れ線は、実際の累積発生符号量を示しており、図１０
（ａ）に示す発生符号量の積分値となっている。従っ
て、図１０（ｃ）の破線斜線と折れ線とが接するタイミ
ングでオーバフローが発生し、折れ線と直線Ａとが接す
るタイミングでアンダフローが発生したことが示され
る。また、図１０（ｃ）の折れ線と直線Ａとの水平方向
の距離、即ち、破線の水平方向の長さは、レートバッフ
ァ６における蓄積時間（遅延時間）を示している。

【００７７】図１１は図１０に対応したデコーダ側のレ
ート制御を示している。図１１（ａ）の直線Ｂは受信デ
ータの累積総符号量（受信符号量）を示しており、直線
Ｂの傾斜は図１０の直線Ａの傾斜と一致している。折れ
線は、レートバッファ71の蓄積符号量、即ち、レートバ
ッファ71からの符号化出力の積分値に相当する。また、
破線斜線はレートバッファ71によって吸収可能な符号
量、即ち、レートバッファ71の容量に基づいて許容され
る受信符号量の最大値を示している。従って、図１１
（ａ）の直線Ｂと折れ線とが接するタイミングでアンダ
フローが発生し、折れ線と破線斜線とが接するタイミン
グでアンダフローが発生したことが示される。

【００７８】図１１（ａ）の折れ線と破線斜線との水平
方向の距離、即ち、斜線の水平方向の長さは、レートバ
ッファ71における蓄積時間（遅延時間）を示している。
つまり、受信した符号化出力をレートバッファ71から出
力して復号化するまでの遅延時間を示しており、レート
バッファ６の遅延時間とレートバッファ71の遅延時間と
の和はいずれの符号化データについても等しい。レート
バッファ71は図１１（ａ）の破線に示す期間だけ受信デ
ータを保持して出力する。これにより、レートバッファ
71のバッファ占有量は図１１（ｂ）に示すものとなる。
図１１（ｂ）に示すバッファ遅延時間はバッファ６の遅
延時間とレートバッファ71の遅延時間との和に等しい。

【００７９】図１０（ｂ）と図１１（ｂ）との比較から
明らかなように、図１１（ｂ）に示すレートバッファ71
の占有量を示す折れ線をバッファ遅延時間分だけシフト
させると、レートバッファ６の占有量を示す折れ線とレ
ートバッファ71の占有量を示す折れ線とは上下対称とな
っている。従って、エンコーダのレートバッファ６にお
いてオーバフローが発生するとデコーダのレートバッフ
ァ71においてはアンダフローが発生し、レートバッファ
６においてアンダフローが発生するとレートバッファ71
においてオーバフローが発生することが分かる。

【００８０】レートバッファ71はバッファ遅延時間だけ
受信データを遅延させて出力する。図１１（ｃ）はレー
トバッファ71が１フレーム当りに出力する符号量を示し
ている。こうして、レートバッファ71からバッファ遅延
時間だけシフトして図１０（ａ）に示す符号化出力と同
様の符号化出力が得られる。

【００８１】例えば、異なるチャンネルの符号化出力が
連続して伝送された場合には、チャンネルの切換点にお
いて、デコーダのデコード処理に必要な符号量だけレー
トバッファ71に蓄積した後に、レートバッファ71から符
号化出力を出力させればよい。この場合の蓄積量は図１
１（ａ）に示されている。レートバッファ71が受信デー
タを蓄積する時間はＮＭＰに対応しており、ＮＭＰに基
づく時間だけレートバッファ71に受信データは蓄積され
る。

【００８２】即ち、レートバッファ71にデコーダのデコ
ードに必要な符号量が蓄積された後にレートバッファ71
は符号化出力を出力するので、図１０（ａ）のように、
レートバッファ６がオーバフローする状態まで最初のフ
レーム（第１フレーム）における発生符号量が大きい場
合には、レートバッファ71は容量一杯までデータを蓄積
する初期化状態が終了した後に蓄積したデータを出力し
なければならない。つまり、最初のフレーム（第１フレ
ーム）における発生符号量が最大である場合には、デコ
ーダのレートバッファ71において最大のバッファ遅延時
間が生じる。

【００８３】なお、異なるチャンネルの符号化出力が連
続して伝送された場合にチャンネル切換点直後において
正常な映像信号を出力するためには、上述したように、
レートバッファ71にＮＭＰに基づく時間だけ受信データ
を蓄積させる必要があるが、レートバッファ71にデータ
を蓄積させる初期化時においても、図１１（ｃ）の破線
斜線に示すように、蓄積中の符号化出力を出力すること
も可能である。この場合には、初期化時における符号化
出力を復元すると不完全な画像が映出されることにな
る。

【００８４】上述したように、固定レート制御はレート
バッファ６がオーバフロー又はアンダフローしないよう
に、符号化パラメータを変化させることで達成する。図
１２はこのようなレート制御を行うレート制御回路81の
具体的な構成を示すブロック図である。また、図１３は
横軸にバッファ占有率をとり縦軸に量子化レベルをとっ
て、レート制御回路81における量子化レベルの制御を示
すグラフである。

【００８５】図１３に示すように、レート制御回路81は
バッファ占有率の所定の範囲毎に量子化レベルを増減さ
せるようになっている。例えば、図１３においては、バ
ッファ占有率が４５乃至５５％である場合には量子化レ
ベルを変化させず、バッファ占有率が１０％又は５％変
化する毎に量子化レベルを２ステップ間隔で変化させる
ようになっている。なお、図１３に示すように、バッフ
ァ占有率が高い場合には、量子化レベルを粗くして発生
符号量を減少させ、バッファ占有率が低い場合には、量
子化レベルを小さくして発生符号量を増加させる。な
お、レート制御回路81はマクロブロック毎に量子化レベ
ルを設定するようになっている。

【００８６】図１２において、端子82にはＤＣＴ回路３
（図２参照）からのＤＣＴ変換係数が入力される。この
ＤＣＴ変換係数は量子化回路４に供給される。量子化回
路４はレート制御回路81の後述する加算回路92から与え
られた量子化レベルに基づいてＤＣＴ変換係数を量子化
して可変長符号化回路５に出力する。

【００８７】可変長符号化回路５は例えばジグザグスキ
ャン回路83及びハフマン符号化回路84によって構成され
ている。ジグザグスキャン回路83は量子化出力を水平及
び垂直の低域から高域に向かってジグザグスキャン順に
ハフマン符号化回路84に出力する。ハフマン符号化回路
84は、量子化出力のゼロランレングスと非零係数のビッ
ト数（振幅）との組みのデータをハフマン符号化する。
ハフマン符号化回路84の出力は端子85を介してレートバ
ッファ６に供給される。

【００８８】一方、ジグザグスキャン回路83の出力、即
ち、量子化出力のゼロランレングスと非零係数のビット
数との組のデータは端子86を介してスーパーブロック符
号量算出回路87にも供給される。スーパーブロック符号
量算出回路87は発生符号量を示すＲＯＭを有し、入力さ
れたデータをＲＯＭのアドレスとして用いることによ
り、スーパーブロック単位の符号量を算出してレート制
御回路81のマクロブロック符号量算出回路88に出力す
る。

【００８９】図１４はスーパーブロック符号量算出回路
87が有しているＲＯＭの内容を示す説明図である。

【００９０】ハフマン符号化においては量子化出力のゼ
ロランレングスと非零係数のビット数との組のデータに
対して符号を割り当てており、ゼロランレングス及び非
零係数のビット数が明らかであれば、ハフマン符号化回
路84からの符号化出力の符号量は明らかとなる。スーパ
ーブロック符号量算出回路87のＲＯＭは、図１４に示す
ように、ランレングスと非零係数のビット数とに対応す
るハフマン符号のビット数を格納しており、ＲＯＭの出
力をスーパーブロック単位で累積することによりスーパ
ーブロック単位の発生符号量を得ることができる。

【００９１】マクロブロック符号量算出回路88はスーパ
ーブロック単位の発生符号量を１１スーパーブロック分
累積加算することによりマクロブロック単位の発生符号
量を算出してレートバッファ符号量算出回路89に出力す
る。レートバッファ符号量算出回路89には伝送符号量Ｒ
ＯＭ90の出力も与えられる。伝送符号量ＲＯＭ90は伝送
レートに基づいて決定される伝送符号量のデータが格納
されており、レートバッファ符号量算出回路89は、レー
トバッファ６からの伝送データの伝送符号量と可変長符
号化回路５からの符号化出力の発生符号量との差をマク
ロブロック単位で求めて、レートバッファ６のバッファ
占有量を算出してマクロブロック量子化レベル設定回路
91に出力する。マクロブロック量子化レベル設定回路91
は、図１３のグラフに基づいてマクロブロック単位で量
子化レベルを設定して加算回路92に出力する。

【００９２】図１２のレート制御回路81においては、加
算回路92において、マクロブロック単位で設定した量子
化レベルにスーパーブロック単位の補正量子化レベルを
加算することにより量子化回路４に設定する量子化レベ
ルを得ている。

【００９３】補正量子化レベルはスーパーブロック単位
のＤＣＴ変換係数のエネルギに基づいて決定する。即
ち、端子82を介して入力されるＤＣＴ変換係数はＤＣＴ
係数エネルギ算出回路94に供給される。ＤＣＴ係数エネ
ルギ算出回路94はＤＣＴ変換係数のエネルギを算出して
スーパーブロック量子化レベル設定回路93に出力する。
スーパーブロック量子化レベル設定回路93は端子95を介
してフレーム内／間決定回路25からのフレーム内／間切
換信号が与えられ、圧縮モードに対応させて、算出され
たＤＣＴ変換係数のエネルギに基づいて、補正量子化レ
ベルを設定して加算回路92に出力する。

【００９４】図１５は横軸にＤＣＴ変換係数のエネルギ
をとり縦軸に補正量子化レベルをとって、スーパーブロ
ック量子化レベル設定回路93が算出する補正量子化レベ
ルを示すグラフである。図１５（ａ）はフレーム内圧縮
モード時の特性を示し、図１５（ｂ）はフレーム間圧縮
モード時の特性を示している。

【００９５】図１５に示すように、スーパーブロック量
子化レベル設定回路93は、ＤＣＴ変換係数のエネルギが
大きいほど、即ち、符号化時の発生符号量が大きくなり
やすいほど、大きな補正量子化レベルを設定するように
なっている。加算回路92はマクロブロック量子化レベル
設定回路91が設定した量子化レベルに補正量子化レベル
を加算して量子化レベルを求めるようになっている。

【００９６】即ち、マクロブロック毎に設定された量子
化レベルに対するスーパーブロック単位の補正は、量子
化レベルを粗くするように作用する。一般的には、フレ
ーム内圧縮処理されたスーパーブロックの発生符号量は
フレーム間圧縮処理されたスーパーブロックの符号量よ
りも極めて大きくなる。レートバッファ６の容量には制
限があるので、所定のスーパーブロックに対してフレー
ム内圧縮処理が施された場合には発生符号量を抑制する
必要がある。この理由から、スーパーブロック単位で量
子化レベルを粗くするように補正する。

【００９７】また、人間の視覚特性は映像の内容が変化
した時、例えばシーンチェンジの発生時や動いている物
体の背後に隠れていた部分が現れた場合（カバードバッ
ク）には、目が精細度に迅速に反応することができず、
一定の時間が必要となる。従って、画像の内容が変化し
たことによってフレーム内圧縮モードが選択された場合
には、量子化レベルを粗くしても画質の劣化を判別しに
くい。これにより、画質の劣化を抑制しながら発生符号
量を削減することが可能となる。

【００９８】このように構成されたレート制御回路81に
おいては、可変長符号化回路５のジグザグスキャン回路
83の出力を用いて、スーパーブロック単位の発生符号量
を算出する。更に、マクロブロック符号量算出回路88は
マクロブロック単位の発生符号量を算出する。レートバ
ッファ符号量算出回路89はマクロブロック毎にレートバ
ッファ６のバッファ占有量を算出する。マクロブロック
量子化レベル設定回路91は、バッファ占有量に基づい
て、マクロブロック単位の量子化レベルを決定する。

【００９９】一方、端子82からのＤＣＴ変換係数はＤＣ
Ｔ係数エネルギ算出回路94に与えられてエネルギが算出
される。スーパーブロック量子化レベル設定回路93は算
出されたエネルギに対応した補正量子化レベルをスーパ
ーブロック単位で設定する。加算回路92はマクロブロッ
ク単位の量子化レベルとスーパーブロック単位の補正量
子化レベルとを加算して量子化レベルを求めて量子化回
路４に出力する。

【０１００】量子化回路４はレートバッファ６のバッフ
ァ占有量に基づいた量子化レベルでＤＣＴ変換係数を量
子化する。これにより、発生符号量はバッファ占有量に
応じて制御される。

【０１０１】なお、フレーム間圧縮処理が施されている
スーパーブロックであっても、ＤＣＴ変換係数のエネル
ギーが極めて大きい場合には、このスーパーブロックは
高周波成分のパワーが大きいことを意味している。この
場合においても、画質の劣化は判別しにくいので、量子
化レベルを粗くしてもよく、例えば、図１５（ｂ）に示
す補正レベルを設定する。

【０１０２】このようにして、図２の圧縮装置の出力端
子18からは所定周期でスーパーブロック列がプログレッ
シブリフレッシュされると共に、バッファ占有量に基づ
いて符号量制御された符号化データが出力される。本実
施例は図２の圧縮装置と同一構成の２つの圧縮装置から
の符号化データを編集するものである。

【０１０３】図１において、入力端子21，22は夫々図２
と同一構成の圧縮装置からのＡ符号化データ及びＢ符号
化データが入力される。Ａ符号化データ及びＢ符号化デ
ータは夫々リフレッシュ有効領域検出回路45，46に与え
られる。リフレッシュ有効領域検出回路45，46は夫々例
えばオーバヘッドデータ等によって、Ａ，Ｂ符号化デー
タからリフレッシュブロックを検出する。

【０１０４】上述したように、本実施例においては、編
集点直後においてリフレッシュされていないブロックの
符号化データは無効ブロックのデータとして出力せず、
編集点直後において一度はリフレッシュされたブロック
（有効ブロック）のデータを出力するようになってい
る。リフレッシュ有効領域検出回路45，46は入力されて
いるＡ，Ｂ符号化データのブロックデータが有効ブロッ
クのデータであるか無効ブロックのデータであるかを判
別して判別信号を端子49，50に出力するようになってい
る。

【０１０５】端子40には使用者切換信号が入力される。
使用者切換信号はＡ符号化データとＢ符号化データとの
切換えを指示するための信号であり、スイッチ切換制御
回路51に供給される。スイッチ切換制御回路51は、使用
者切換信号に基づいて書込み読出し制御回路52，53を制
御する。これにより、Ａ，Ｂメモリ43，44の書込み及び
読出しが制御されるようになっている。また、スイッチ
切換制御回路51は、レートバッファに基づく符号量制御
を編集点前後で連続させるように、即ち、編集後の符号
化出力の符号量をデコーダ側のレートバッファがオーバ
フロー又はアンダフローしないようにするために、符号
化データの編集時における発生符号量を算出するように
なっている。スイッチ切換制御回路51は算出した符号量
を切換時オーバヘッドデータ発生回路58に出力する。ま
た、スイッチ切換制御回路51はスイッチ59を切換え制御
するための制御信号を端子55に供給するようになってい
る。

【０１０６】Ａメモリ43及びＢメモリ44はマクロブロッ
ク分の符号化データを保持する容量を有しており、夫々
書込み読出し制御回路52，53に制御されてＡ，Ｂ符号化
データを記憶すると共に、記憶した符号化データをスイ
ッチ59の端子ａ，ｂに出力するようになっている。書込
み読出し制御回路52，53は、スイッチ切換制御回路51に
制御されて、全スーパーブロックのデータをＡ，Ｂメモ
リ43，44に記憶させると共に、端子49，50から入力され
る判別信号に基づいて、Ａ，Ｂメモリ43，44から有効ブ
ロックのデータのみを読出させるようになっている。

【０１０７】切換時オーバヘッドデータ発生回路58は編
集後の符号化データに多重するオーバヘッドデータを作
成してスイッチ59の端子ｂに出力する。スイッチ59は端
子55を介してスイッチ切換制御回路51から制御信号が与
えられて、Ａメモリ43、Ｂメモリ44及び切換時オーバヘ
ッドデータ発生回路58の出力を多重して編集後のＣ符号
化データとして出力端子60から出力するようになってい
る。

【０１０８】次に、このように構成された実施例の動作
について図１６及び図１７を参照して説明する。図１６
は横軸にフレーム番号をとり縦軸にスーパーブロックア
ドレス（ＳＢＡ）をとって、リフレッシュの状態を示す
説明図である。図１６（ａ）はＡ符号化データを示し、
図１６（ｂ）はＢ符号化データを示し、図１６（ｃ）は
編集後のＣ符号化データを示している。図１６において
縦軸には１スーパーブロック列毎に目盛りを付してあ
る。また、図１６の符号ｒ，Ｒを付した枠は夫々Ａ，Ｂ
符号化データのうちフレーム内処理を施したスーパーブ
ロック列を示している。図１の圧縮信号切換装置におい
ても、図２の圧縮装置と同様に、所定の４つのプロセッ
サで構成する場合には、各マクロブロック列毎に１つの
プロセッサを割り当てて処理を行うようになっている。
図１６は１つのプロセッサに対応した符号化データを示
している。

【０１０９】いま、Ａ符号化データからＢ符号化データ
に切換えて、Ｃ符号化データを作成するものとする。入
力端子41，42に夫々入力されたＡ，Ｂ符号化データは
Ａ，Ｂメモリ43，44に供給されて格納される。なお、図
１６（ａ），（ｂ）に示すように、Ａ符号化データのリ
フレッシュブロックとＢ符号化データのリフレッシュブ
ロックとの位置は相互に相違している。スイッチ切換制
御回路51は、端子40からの使用者切換信号によってＡ符
号化データを出力するための制御信号を出力する。書込
み読出し制御回路52はＡメモリ43を制御して各フレーム
の１１のスーパーブロック列を記憶すると共に、順次読
出してスイッチ59の端子ａに出力する。いま、編集点が
第１０フレームであるものとすると、このタイミングま
ではスイッチ59は端子ａを選択しており、Ａメモリ43か
らのＡ符号化データはそのまま出力端子60から出力され
る。一方、Ｂメモリ44にもＢ符号化データが順次記憶さ
れているが、Ｂメモリ44の記憶データはスイッチ55から
出力されない。

【０１１０】ここで、使用者切換信号によって第１０フ
レームに編集点が決定されるものとする。第１０フレー
ムのＡ，Ｂ符号化データは夫々Ａ，Ｂメモリ43，44に格
納されている。本実施例においては、第１０フレームの
Ｂ符号化データの全てを第１０フレームのＣ符号化デー
タとして出力するのではなく、リフレッシュされたスー
パーブロックデータ、即ち、図１６（ｂ）に示すＳＢＡ
６００乃至６５９のスーパーブロック列の各スーパーブ
ロックのデータのみを出力する。リフレッシュ有効領域
検出回路46はＢ符号化データが与えられてリフレッシュ
されたスーパーブロックを検出して端子50に出力してい
る。書込み読出し制御回路53は、スイッチ切換制御回路
51に制御されて、端子50からの検出結果に基づいて、Ｂ
メモリ44から編集点以後にリフレッシュされたスーパー
ブロックのデータのみを有効ブロックのデータとして読
出して出力する。

【０１１１】ところで、静止画像においては現ブロック
と参照画像のブロックとは同一の符号化出力となる。従
って、この場合には、実際の符号化出力を伝送する代わ
りにスキップコードを伝送することにより符号量を低減
することができる。換言すると、スキップコードを伝送
することによって、画像を静止（フリーズ）させること
もできる。本実施例においては、無効ブロックのデータ
に代えてスキップコードを伝送する。スキップを施すス
ーパーブロックの可変長符号は、復元画像の再生時には
用いないので、無効ブロックの可変長符号を削除しても
影響はない。

【０１１２】なお、図１６（ｃ）では、説明の都合上、
無効ブロックのデータも伝送するものとして記載してい
る。無効ブロックのデータは伝送しない方が符号化効率
上好ましいが、無効ブロックのデータを伝送してもかま
わない。

【０１１３】切換時オーバヘッドデータ発生回路58はス
キップ状態を示すスキップコード等を作成してオーバヘ
ッドデータとして出力する。スイッチ59は第１０フレー
ムの符号化データとしてＢメモリ44の出力とオーバヘッ
ドデータとを多重して端子60から出力する。

【０１１４】次の第１１フレームにおいては、書込み読
出し制御回路53はＢメモリ44に格納されている第１１フ
レームのデータのうち有効ブロック、即ち、第１０フレ
ームでリフレッシュされたＳＢＡ６００乃至６５９のス
ーパーブロック列の各スーパーブロックのデータと第１
１フレームでリフレッシュされたＳＢＡ５４０乃至５９
９のスーパーブロック列の各スーパーブロックのデータ
とを読出して出力する。

【０１１５】図１７はこの場合におけるＢメモリ44から
の読出しをマクロブロック列単位で説明するための説明
図である。

【０１１６】図１７に示すように、Ｂメモリ44には１１
スーパーブロック列から成る１マクロブロック列のデー
タが格納されている。第１１フレームのＣ符号化データ
としては、図１７に示すように、ＳＢＡ５４０，６０
０，５４１，６０１，…５９９，６００のスーパーブロ
ックのデータを順次読出す。他のスーパーブロックのデ
ータに代えてスキップコードを送出する。

【０１１７】また、同様に、次の第１２フレームにおい
ては、書込み読出し制御回路53はＢメモリ44に格納され
ている第１２フレームのデータのうち有効ブロック、即
ち、ＳＢＡ４８０乃至６５９の３列のスーパーブロック
列のデータを読出して出力する。こうして、図１６に斜
線で示す無効ブロックについてはスキップコードを送出
し、有効ブロックのデータのみを伝送する。

【０１１８】切換時オーバヘッドデータ発生回路58は、
編集点直後の符号化出力については、編集が行われたこ
とを示すために量子化レベルに代えてトリック量子化レ
ベルを伝送する。そして、切換時オーバヘッドデータ発
生回路58は、無効ブロックについては、トリック量子化
レベルとしてスキップコードを示すＴQL＝３１のオーバ
ヘッドデータを挿入する。

【０１１９】このように、本実施例においては、編集点
直後においては無効ブロックのデータに対応させてスキ
ップコードが送出される。従って、受信側においてこの
スキップコードを用いて表示を行うことにより、編集点
直後には切換前のＡ符号化データに基づく映像をフリー
ズさせて映出しておくことができ、編集点直後の画面品
位を向上させることができる。また、無効ブロックのデ
ータを出力させずに有効ブロックのデータのみを出力す
る場合には、復号時に短期間で画面全域のリフレッシュ
を行うことができ、編集点直後の短時間に切換えられた
画像を正常に映出させることができる。

【０１２０】この効果を説明するために本実施例を更に
詳細に説明する。

【０１２１】図１８は図１の構成を具体的に示すブロッ
ク図である。図１８において図１と同一部分には同一符
号を付してある。なお、図１８は入力端子41に入力され
るＡ符号化データから入力端子42に入力されるＢ符号化
データに切換えて、編集後のＣ符号化データを得る場合
の説明を考慮して示したものである。

【０１２２】リフレッシュ有効領域検出回路46は、リフ
レッシュ有効領域検出部101 、スーパーブロック区切り
検出回路102 、オーバヘッドデータ検出回路103 及び可
変長符号検出回路104 によって構成されている。スーパ
ーブロック区切り検出回路102 は入力されたＢ符号化デ
ータのスーパーブロックの境界を検出する。オーバヘッ
ドデータ検出回路103 は入力されたＢ符号化データに多
重されているオーバヘッドデータを検出する。可変長符
号検出回路104 は、入力されたＢ符号化データの可変長
符号を検出する。リフレッシュ有効領域検出部101 は各
検出結果に基づいてリフレッシュブロックを検出して判
別信号をスイッチ切換制御回路51に出力する。また、ス
ーパーブロック区切り検出回路102 はスーパーブロック
の境界位置の情報をスイッチ切換制御回路51のスーパー
ブロック区切り位置記憶回路105に出力する。なお、リ
フレッシュ有効領域検出回路45の構成はリフレッシュ有
効領域検出回路46の構成と同一である。

【０１２３】スイッチ切換制御回路51はスーパーブロッ
ク区切り位置記憶回路105 及び切換時発生符号量算出回
路106 を有している。スーパーブロック区切り位置記憶
回路105 はスーパーブロックの境界位置の情報を記憶す
ると共に読出して切換時発生符号量算出回路106 に出力
する。切換時発生符号量算出回路106 は符号化データの
切換時に発生する発生符号量を算出する。スイッチ切換
制御回路51は、有効ブロックの判別結果に基づいて書込
み読出し制御回路52，53を制御する。

【０１２４】書込み読出し制御回路53は全スーパーブロ
ック書込み制御回路107 及び有効ブロック読出し制御回
路108 によって構成されている。全スーパーブロック書
込み制御回路107 はＢメモリ44の書込みアドレスを発生
してＢ符号化データの全スーパーブロック列のデータを
マクロブロック列単位で書込む。有効ブロック読出し制
御回路108 は、有効ブロックの判別結果に基づいて読出
しアドレスを発生することにより、記憶されているスー
パーブロック列のデータのうち有効ブロックのデータの
みを読出させる。なお、書込み読出し制御回路52の構成
は書込み読出し制御回路53と同様である。

【０１２５】Ｂメモリ44は夫々１スーパーブロック列の
データを記憶可能なメモリＭ0 乃至Ｍ10とマルチプレク
サ110 とを有している。メモリＭ0 乃至Ｍ10は、書込み
読出し制御回路53によって書込み及び読出しが制御され
て、入力されたＢ符号化データを記憶すると共に、記憶
した符号化データをマルチプレクサ110 に出力する。マ
ルチプレクサ110 はメモリＭ0 乃至Ｍ10からの符号化デ
ータを多重してスイッチ59の端子ｃに出力するようにな
っている。なお、Ａメモリ43の構成はＢメモリ44の構成
と同様である。

【０１２６】切換時オーバヘッドデータ発生回路58はト
リック量子化レベル設定部111 、切換時マクロブロック
符号長設定部112 、レートバッファ占有度設定部113 、
デコーダ映出フレーム設定部114 、レートバッファ容量
設定部115 及び伝送レート設定部116 によって構成され
ている。切換時発生符号量算出回路106 が算出した発生
符号量は端子54を介してトリック量子化レベル設定部11
1 、切換時マクロブロック符号長設定部112 、レートバ
ッファ占有度設定部113 、デコーダ映出フレーム設定部
114 、レートバッファ容量設定部115 及び伝送レート設
定部116 に与えられる。

【０１２７】トリック量子化レベル設定部111 はトリッ
ク量子化レベルを決定する。切換時マクロブロック符号
長設定部112 は、切換時のマクロブロック符号長を設定
する。レートバッファ占有度設定部113 は、レートバッ
ファの占有度を設定する。デコーダ映出フレーム設定部
114 は、デコーダ側の映出フレームを設定する。レート
バッファ容量設定部115 は、レートバッファの容量を設
定する。伝送レート設定部116 は、伝送レートを設定す
る。切換時オーバヘッドデータ発生回路58は、設定値を
オーバヘッドデータとしてスイッチ59の端子ｂに出力す
るようになっている。

【０１２８】スイッチ59の出力はスイッチ117 の端子ｂ
に与えられる。スイッチ117 の端子ａ，ｃには夫々入力
端子41，42からＡ符号化データ又はＢ符号化データが与
えられており、スイッチ117 端子ａ乃至ｃのいずれか１
つに供給された符号化出力を選択して端子60を介して出
力するようになっている。

【０１２９】次に、図１９乃至図２４を参照して詳細な
動作を説明する。図１９は本実施例の動作を説明するた
めのフローチャートである。図２０は図１６に対応して
おり、図２０（ａ）乃至（ｃ）は夫々Ａ，Ｂ，Ｃ符号化
データを示している。また、図２１はデコーダ側のフレ
ーム化用フレームメモリの書込みを示す説明図であり、
図２２は有効ブロックの伝送順を説明するための説明図
である。また、図２３及び図２４は横軸にフレーム番号
をとり縦軸に符号量をとって、編集動作及びレート制御
を説明するためのグラフである。図２３及び図２４
（ａ）は送信（受信）符号量を示し、図２３及び図２４
（ｂ）はＣ符号化データに対して符号化時に想定するデ
コーダ側のレートバッファのバッファ占有量を示し、図
２３及び図２４（ｃ）はＣ符号化データの１フレーム当
たりの発生符号量を示している。

【０１３０】先ず、図２０乃至図２２を参照して、編集
点直後においてＢ符号化データの有効ブロックのデータ
のみをＣ符号化データとして出力した場合に、Ｂ符号化
データの有効ブロックの出力開始からＢ符号化データの
全スーパーブロックのデータが出力されるまでの期間
（以下、切換期間という）が、リフレッシュ期間（図２
０では１１フレーム期間）よりも短い期間であることを
説明する。

【０１３１】編集点は図２０（ａ），（ｂ）に示すＡ，
Ｂ符号化データの第２５フレームに設定されるものとす
る。同一タイミングにおいてＡ符号化データがリフレッ
シュされる位置とＢ符号化データがリフレッシュされる
位置とは、図２０（ａ），（ｂ）に示すように異なり、
Ｂ符号化データは第２０フレームにおいてＳＢＡ６００
乃至６５９のスーパーブロック列Ｒ0 のブロックデータ
がリフレッシュされ、以後、１フレーム毎にスーパーブ
ロック列Ｒ1 乃至Ｒ10が順次リフレッシュされて、１１
フレームで全スーパーブロック列がリフレッシュされ
る。

【０１３２】編集点が第２５フレームであり、図２０
（ｃ）に示すように、第２４フレームまではＡ符号化デ
ータがそのまま出力される。次の編集点直後の第２５フ
レームにおいては、先ずＢ符号化データのリフレッシュ
されたスーパーブロック列Ｒ0の各ブロックデータがＣ
符号化データとして出力される。次いで、スーパーブロ
ック列Ｒ0 ，Ｒ1 のブロックデータが出力され、以後、
１スーパーブロック列ずつ伝送データが増加して、最終
的には全スーパーブロック列Ｒ0 乃至Ｒ10が伝送され
る。

【０１３３】ところで、編集点直後においては有効ブロ
ックのデータのみを伝送するので、デコード側において
は、有効ブロックのみのデコードを行えばよく、処理時
間を短縮することができる。また、デコード側において
は、ブロック単位で処理された復号化データをフレーム
メモリに記憶させてラスタ順に読出すことにより、フレ
ームデータを作成するようになっている。この場合に
は、有効ブロックのデータのみがデコードされているの
で、フレームメモリに格納するブロック数は少なく、従
って、フレームメモリへの書込み時間を短縮することが
できる。即ち、全スーパーブロックのデータを伝送する
場合に比して、有効ブロックのデータのみを伝送する場
合には、短時間で伝送することが可能となる。

【０１３４】図２１は横軸に１マクロブロックの１１の
スーパーブロックの記録領域をとり縦軸に各スーパーブ
ロックの記録領域をとって、上述したデコーダ側のフレ
ーム化用フレームメモリの１／４の領域への書込み、即
ち、マクロブロックの各スーパーブロックデータの書込
みを説明するためのものである。図２１の１枠が１スー
パーブロックのデータを記録する領域を示している。ま
た、図中、ＶＩＤはスーパーブロックの垂直方向の位置
を示している。

【０１３５】編集点直後においては、上述したように、
リフレッシュされたスーパーブロック列Ｒ0 のブロック
データのみを伝送する。図２１（ａ）はスーパーブロッ
ク列Ｒ0 に対応するエンコード結果をフレーム化用フレ
ームメモリに順次記憶させる記憶順を矢印によって示し
ている。同様にして、次のスーパーブロック列Ｒ0 ，Ｒ
1 のブロックデータに対応するエンコード結果も、図２
１（ｂ）に示すように、対応する領域に順次書込まれ
る。即ち、図２１（ｂ）に示す書込みには、スーパーブ
ロック列Ｒ0 の２回の書込み及びスーパーブロック列Ｒ
1 の１回の書込みの計３スーパーブロック列のデータを
書込む時間があればよい。

【０１３６】以後、エンコード結果を書込むスーパーブ
ロック列が一列ずつ増加しながら順次フレーム化用フレ
ームメモリに書込みが行われる。例えば、図２１（ｄ）
に示すタイミングでは、スーパーブロック列Ｒ0 乃至Ｒ
3 までのブロックデータに対応するエンコード結果が書
込まれる。即ち、無効ブロックも伝送すると４フレーム
期間要した図２１（ｄ）に示す書込みまでを１０スーパ
ーブロック列のデータを書込む時間で行うことができ
る。即ち、１フレーム期間で複数フレームに相当する有
効ブロックのデータを伝送することが可能となる。

【０１３７】図２２はこの伝送を説明するためのもので
ある。図２２は横軸にフレーム単位の時間をとり縦軸に
ＳＢＡをとって、切換期間において伝送されるスーパー
ブロック列（有効ブロック）を示している。図２２の１
枠は１スーパーブロック列を示している。

【０１３８】図２２では、編集点直後に最初に伝送され
るスーパーブロック列Ｒ0 をスーパーブロック列0-0 で
示してある。そして、図２２では、次に伝送されるスー
パーブロック列Ｒ0 ，Ｒ1 は夫々スーパーブロック列0-
1 ,0-2 で示してある。１フレーム期間には１１スーパ
ーブロック列のデータが伝送されているので、図２２の
スーパーブロック列0-0 乃至0-10は第２５フレームで伝
送されることになる。

【０１３９】次の第２６フレーム期間には図２２に示す
スーパーブロック1-0 乃至1-10のデータが順次伝送され
る。図２２に示すように、切換期間には６６スーパーブ
ロックのデータを伝送すればよいので、切換期間は第２
５乃至第３０フレームの６フレーム期間となる。

【０１４０】図２０（ｃ）はこの状態を示している。プ
ログレッシブリフレッシュ周期が１１フレームである場
合には有効データのみを伝送する場合の切換期間は６フ
レーム期間である。従って、第２５フレームの編集点に
対して第３１フレームからはＢ符号化データの全スーパ
ーブロックのデータがＣ符号化データとして出力される
ことになる。また、この切換期間である６フレーム期間
には実際には１１フレーム期間のリフレッシュブロック
のデータが伝送されることになる。即ち、切換期間の開
始時には、第３１フレームから１１フレーム前の第２０
フレームのＢ符号化データが伝送されることになる。

【０１４１】図２０（ｃ）に示すように、編集点直後の
第２５フレームには先ず時間的に前の第２０フレームの
スーパーブロック列Ｒ0 のデータが伝送される。そし
て、１フレーム期間には１１スーパーブロック列のデー
タを伝送することができるので、第２５フレームには、
Ｂ符号化データのリフレッシュされたスーパーブロック
データ列Ｒ0 、スーパーブロック列Ｒ0 ，Ｒ1 、スーパ
ーブロック列Ｒ0 ，Ｒ1，Ｒ2 、スーパーブロック列Ｒ0
，Ｒ1 ，Ｒ2 ，Ｒ3 の計１０スーパーブロック列のデ
ータ及びスーパーブロック列Ｒ4 のデータを出力するこ
とができる。以後、１フレームで伝送される同一フレー
ムのスーパーブロック列の数が順次増えて、第３０フレ
ームでは全スーパーブロック列のデータが伝送される。

【０１４２】このように、本実施例においては、１１フ
レームのリフレッシュ期間に対して、最短では編集点か
ら６フレームの切換期間で正常な画像を映出することが
できる。図２０はこの状態を示しており、第２５フレー
ムの編集点から６フレーム後の第３０フレームにおいて
正常な画像を映出することができることを示している。
なお、こうして伝送されたＣ符号化データをデコードし
てそのまま表示すると、デコーダの切換期間にはＢ符号
化データに基づく短冊状の表示の幅がフレーム毎に大き
くなり、６フレーム後に画面全域に表示が行われること
になる。なお、切換期間において画像の表示を禁止させ
るようにしてもよい。

【０１４３】次に、バッファ占有量に基づく符号量制御
を連続させるための制御について説明する。

【０１４４】図１８の入力端子41にはＡ符号化データが
入力され、入力端子42にはＢ符号化データが入力され
る。第１４フレームを編集点として、第１３フレームの
Ａ符号化データに続けて第１４フレームのＢ符号化デー
タを送出するものとして説明する。この場合には、Ｂ符
号化データのリフレッシュブロックを編集点直後に最初
に伝送する開始ブロックとして信号の切換えを行う。こ
のため、リフレッシュ有効領域検出回路46は、図１９の
ステップ１において、入力端子42からのＢ符号化データ
のリフレッシュブロックを検出する。これにより、信号
切換時には、無効ブロックの可変長符号を削除すること
ができる。

【０１４５】また、ステップ１においては、デコーダに
おける切換期間ｌを決定しておく。切換期間ｌはリフレ
ッシュ期間に基づいて決定されるものであり、上述した
ように、リフレッシュ期間が１１フレーム期間である場
合には、切換期間ｌは６フレーム期間である。

【０１４６】一方、Ｂ符号化データはＢメモリ44にも供
給される。全スーパーブロック書込み制御回路107 は、
Ｂ符号化データの全スーパーブロックをメモリＭ0 乃至
Ｍ10に記憶させる。こうして、メモリＭ0 乃至Ｍ10には
１マクロブロック分のデータが記憶される。

【０１４７】次のステップ２では、編集点前後でレート
制御を連続させるために、切換時に発生する有効ブロッ
クの発生符号量を算出する。即ち、切換時発生符号量算
出回路106 は、下記（１）式に示す演算を行って、有効
ブロックの発生符号量ＲＢＴ（Rate B Channel Transit
ion Value ）を算出する。

【０１４８】 ここで、ｆは切換期間を示している。信号の切換をフレ
ーム単位で行うものとすると、上述したように、切換期
間は、信号の切換えが行われるフレームから、切換えら
れた信号の全データが有効ブロックとして出力されるよ
うになるフレームまでのフレーム期間を示し、図１６の
例ではプログレッシブリフレッシュ周期に相当するｆ＝
１１であり、図２０の例ではｆ＝６である。また、ｎは
Ｂ符号化データの全スーパーブロックデータの出力が開
始されるフレーム番号を示す。即ち、（ｎ−ｆ）は信号
の切換えを開始するフレームを示しており、この例では
（ｎ−ｆ）＝１４である。また、ΔＲＢj はＢ符号化デ
ータの第ｊフレームの有効ブロックの発生符号量を示し
ている。即ち、上記（１）式に示すＲＢＴは切換期間の
有効ブロックの合計の発生符号量を示している。

【０１４９】リフレッシュ有効領域検出回路45，46はオ
ーバヘッドデータを検出して、スイッチ切換制御回路51
を介して切換時オーバヘッドデータ発生回路58に供給し
ている。切換時オーバヘッドデータ発生回路58は入力さ
れたオーバヘッドデータに基づいて、Ａ符号化データに
対する符号化時に想定したデコーダ側のバッファ占有量
ＲＡ(n-l) ，…，ＲＡ(n-l-imax)を検出する。また、オ
ーバヘッドデータ発生回路58はＢ符号化データに対する
符号化時に想定したデコーダ側のバッファ占有量ＲＢn
も検出する。

【０１５０】ところで、本実施例においては、上述した
ように、無効ブロックに対応させてスキップコードを送
出することで、編集点直後からＢ符号化データに基づく
画像が表示されるまでの間に、Ａ符号化データに基づく
画像を表示させておくこともできる。また、切換時にお
いては、編集点前後でバッファ占有量に基づくレート制
御を連続させるように制御する。換言すると、符号量制
御の状態によっては、Ｂ符号化データのリフレッシュブ
ロックのデータを編集点直後から出力しないことがあ
り、編集点直後の切換期間における有効ブロックの総符
号量及びバッファ占有量に基づいて、Ｂ符号化データの
出力開始点（以下、切換点という）が決定され、この出
力タイミングに応じて、Ａ符号化データの終了フレーム
が決定される。

【０１５１】即ち、Ｂ符号化データの全スーパーブロッ
クデータの出力を開始する第ｎフレームにおけるバッフ
ァ占有量ＲＢn と切換期間の伝送符号量との和と、切換
期間の有効ブロックの総符号量ＲＢＴと切換点（ｎ−
ｌ）（ｌは切換期間）におけるバッファ占有量ＲＡ(n-
l) との和との差分に基づいて、Ｂ符号化データの出力
開始点（切換点）を決定すればよい。これにより、バッ
ファ占有量に基づくレート制御を連続させることができ
る。

【０１５２】このため、スイッチ切換制御回路51は、ス
テップ３において下記（２）式に示す演算を行って、差
分ΔＲを算出する。切換期間における伝送を考慮しない
ものとすると、切換期間終了時のＣ符号化データに対す
る符号化時に想定したデコーダ側のバッファ占有量ＲＢ
n と切換点におけるバッファ占有量ＲＡ(n-l) とが一致
していれば符号量制御は連続していることになり問題は
ない。（２）式はこの差（ＲＢn −ＲＡ(n-l) ）を求め
ている。更に、実際には切換期間にデータが伝送される
ので、切換期間に発生する符号量と伝送レートに基づい
て実際に伝送される符号量との差も求めている。例え
ば、実際に伝送される符号量の方が発生符号量よりも多
い場合には、切換期間終了時におけるバッファ占有量が
その分だけ大きくなる。このように、この（２）式は、
レート制御を連続させた場合における切換期間終了時の
バッファ占有量と連続性を無視した場合の実際のバッフ
ァ占有量との差を示している。

【０１５３】 なお、ｒは伝送レートである。

【０１５４】上記（２）式の右辺の第１乃至３項を有効
ブロックバッファ占有量の初期値とすると、切換点にお
けるバッファ占有量ＲＡ(n-l) と有効ブロックバッファ
占有量の初期値との差がΔＲである。ステップ３では、
差分ΔＲがΔＲ＞０であるか、ΔＲ＝０であるか、ΔＲ
＜０であるかによって処理を分岐させる。

【０１５５】ΔＲ＞０である場合、即ち、切換点におけ
るバッファ占有量ＲＡ(n-l) が有効ブロックバッファ占
有量の初期値よりも小さい場合には、バッファ占有量Ｒ
Ａ(n-l) を大きくするために、切換点後において差分Δ
Ｒに相当する延長フレーム量ｋを発生させる。つまり、
Ａ符号化データの終了フレームの送出タイミングをＢ符
号化データの開始フレームの送出タイミング以降にす
る。延長フレーム量ｋは下記（３）式を満足する。スイ
ッチ切換制御回路51は、ステップ４．１において、
（３）式の演算によって延長フレーム量ｋを求めて、ス
テップ５．１に移行する。

【０１５６】 図２３はステップ５．１に対応した状態を示している。
図２３はＡ符号化データの第１４フレームの開始タイミ
ングに編集点を設定したものである。

【０１５７】図２３（ａ）において、横軸は上段に入力
端子41，42に入力されるＡ，Ｂ符号化データのフレーム
番号を示し、下段に出力端子60からのＣ符号化データ
（デコーダの入力）をデコード側において処理する場合
のフレーム番号を示している。図１１において説明した
ように、下段のフレーム番号はデコーダ側のレートバッ
ファの遅延時間分だけ上段のフレーム番号がシフトして
いる。

【０１５８】図２３（ａ）の実線Ａは入力端子41を介し
て入力されるＡ符号化データの累積符号量を示してい
る。絵柄によっては実線Ａの傾斜は変化するが、図２３
（ａ）では説明を簡略化するために、直線で示してあ
る。実線Ｃは出力端子60から出力されるＣ符号化データ
の累積符号量を示している。Ｃ符号化データの出力レー
トは固定レートに設定されているので、実線Ｃは直線と
なり傾きは出力レートを示す。実線Ａ，Ｃは水平方向に
ずれており、このずれ分だけ入力されたＡ符号化データ
が遅れてＣ符号化データとして出力されていることが分
かる。

【０１５９】第１３フレームまではＡ符号化データがそ
のまま出力されるので、第１３フレームの終了タイミン
グ（点Ｐ1 ）に対応するデータはそのままＣ符号化デー
タとして出力される。従って、出力端子60からのＣ符号
化データの累積符号量が第１３フレームまでのＡ符号化
データの累積符号量に到達するタイミング、即ち、点Ｐ
1 から引いた水平線（破線）と実線Ｃとの交点である点
Ｐ2 が編集点直前のＡ符号化データが出力されるタイミ
ングである。

【０１６０】一方、入力端子42を介して入力されるＢ符
号化データの累積符号量は実線Ｂにて表されている。実
線Ｂも絵柄によっては傾斜が変化するが、図２３（ａ）
では説明を簡略化するために、直線で示してある。切換
期間ｌは６フレーム期間である。第１４フレームが編集
点であるので、第２０フレームからＢ符号化データの全
スーパーブロック列のデータがＣ符号化データとして出
力される。この第２０フレームの開始タイミングにおい
て入力端子42に入力されるＢ符号化データの累積符号量
は点Ｐ3 の垂直位置で表される。

【０１６１】切換期間の開始タイミングにおいては、第
２０フレームから１１フレーム前のＢ符号化データが伝
送される。即ち、編集点直後においては、先ず第９フレ
ームの有効ブロックのＢ符号化データが伝送される。有
効ブロックのデータ量は全データ量よりも少ないので、
実線Ｂは点Ｐ3 から傾斜が変化し、切換点におけるＢ符
号化データの累積符号量は点Ｐ4 の垂直位置によって表
される。点Ｐ3 ，Ｐ4間に伝送される符号量が切換期間
の有効ブロックの符号量であり、上記（２）式の右辺第
３項で示される。点Ｐ4 から引いた水平線と第２０フレ
ームの開始タイミングとの交点を点Ｐ5 とすると、切換
期間に伝送される符号量は点Ｐ3 ，Ｐ5間の距離で示さ
れる。

【０１６２】点Ｐ3 から引いた水平線と実線Ｃとの交点
を点Ｐ6 とすると、点Ｐ6 のタイミングに対応するＣ符
号化データが第２０フレームの開始タイミングのＢ符号
化データに対応することになる。また、点Ｐ4 から引い
た水平線と実線Ｃとの交点を点Ｐ7 とすると、点Ｐ7 に
対応するＣ符号化データが切換期間の開始タイミングに
おいて伝送される第９フレームの有効ブロックのＢ符号
化データに対応することになる。即ち、上記（２）式の
右辺第３項の符号量は点Ｐ6 ，Ｐ7 間で伝送されるもの
と考えてよい。

【０１６３】従って、第１３フレームまでのＡ符号化デ
ータ、第２０フレーム以降のＢ符号化データ及び切換期
間における有効ブロックのＢ符号化データだけでは、実
線Ｃにおいて点Ｐ2 ，Ｐ7 間の符号量が不足することに
なり、この符号量に対応するＡ符号化データの符号量を
切換期間に伝送すればよい。即ち、この符号量がステッ
プ４．１で求めた延長フレーム数の延長フレームにおい
て伝送する符号量である。延長フレーム数は上記（３）
式を満足させるものであり、Ａ符号化データの出力の終
了フレームは第１９フレームとなる。なお、図２３の例
では点Ｐ5 は実線Ａの延長線と第２０フレームの開始タ
イミングとの交点に一致しており、後述するように全て
のＡ符号化データが表示に用いられるわけではないが、
第１４乃至第１９フレームのＡ符号化データの全データ
が伝送される。

【０１６４】結局、ステップ５．１に示すように、スイ
ッチ切換制御回路51は、書込み読出し制御回路52，53及
びスイッチ59，117 を制御して、Ａ符号化データについ
ては第１９フレームまでの出力を出力させ、切換期間に
はＢ符号化データの第９乃至第１９フレームの有効ブロ
ックのデータを出力させ、第２０フレーム以降はＢ符号
化データの全スーパーブロック列のデータを出力させ
る。

【０１６５】また、図２３（ａ）では破線121 によって
レートバッファ６（図２参照）によって吸収可能な符号
量が示されている。また、破線122 は符号化時に想定す
るデコーダ側のバッファによって吸収可能な符号量を示
している。折れ線Ｄは符号化時に想定するデコーダ側の
バッファ占有量を示しており、図１１において説明した
ように、このバッファ占有量はエンコーダ側のバッファ
占有量と上下対称となっている。第１４乃至第１９フレ
ームの切換期間において、有効ブロックのＢ符号化デー
タだけでなくＡ符号化データも伝送することにより、折
れ線Ｄに示すように、バッファ占有量は連続的に変化す
る。

【０１６６】図２３（ｂ）は符号化時に想定するデコー
ダ側のバッファ占有量を示している。図２３（ｂ）は図
２３（ａ）の折れ線Ｄに対応しており、点Ｐ8 ，Ｐ9 は
第１４フレームの開始タイミングであり、点Ｐ9 は第２
０フレームの開始タイミングである。点Ｐ8 まではＡ符
号化データのみがデコーダバッファに入力されており、
点Ｐ9 以降はＢ符号化データのみがデコーダバッファに
入力される。点Ｐ8 から点Ｐ9 までは延長フレームによ
って伝送されるＡ符号化データが含まれ、点Ｐ10から点
Ｐ9 までは有効ブロックのＢ符号化データが含まれる。
斜線部はデコーダバッファに蓄積されるＡ符号化データ
を示し、他の部分はデコーダバッファに蓄積されるＢ符
号化データを示している。

【０１６７】図２３（ｃ）はデコーダにおいて発生する
符号量をフレーム単位で示すと共に、デコーダ出力に基
づく表示を示している。第０乃至第１３フレームまでは
Ａ符号化データのみがデコードされてＡ符号化データに
基づくＡ通常モードで表示が行われる。また、第２０フ
レーム以降ではＢ符号化データのみがデコードされてＢ
符号化データに基づくＢ通常モードで表示が行われる。
第１４乃至第１９の切換期間においては、Ｂ符号化デー
タはフレーム毎に表示に用いられるスーパーブロック列
のデータが増加するので、上述したように、短冊状の表
示の幅がフレーム毎に大きくなり、第２１フレームでは
画面全域に表示が行われることになる。この切換期間に
おいて、Ｂ符号化データに基づく表示が行われていない
領域については、Ａ符号化データに基づく表示が行われ
る。即ち、この切換期間においては、Ａ，Ｂ符号化デー
タに基づく画像が混在し、Ｂ符号化データに基づく画像
領域が増加するに従って、Ａ符号化データに基づく画像
領域が減少するＡＢ切換モードで表示が行われる。

【０１６８】次に、ΔＲ＜０であるものとする。即ち、
切換点におけるバッファ占有量ＲＡ(n-l) が有効ブロッ
クバッファ占有量の初期値よりも大きい場合には、バッ
ファ占有量ＲＡ(n-l) を小さくするために、編集点後に
おいて差分ΔＲに相当するスキップフレーム期間ｉだけ
スキップコードを発生させる。つまり、Ａ符号化データ
の終了フレームの送出タイミングからスキップフレーム
期間後にＢ符号化データの開始フレームの送出を開始す
る。スキップフレーム期間ｉは下記（４）式を満足す
る。スイッチ切換制御回路51は、ステップ４．２におい
て、（４）式の演算によってスキップフレーム期間ｉを
求める。

【０１６９】 図２４はステップ５．２に対応した状態を示している。
図２４（ａ）乃至（ｃ）は夫々図２３（ａ）乃至（ｃ）
に対応している。図２４（ａ）の実線Ａは入力端子41を
介して入力されるＡ符号化データの累積符号量を示して
いる。図２４（ａ）においても、図２３（ａ）と同様
に、入力されるＡ，Ｂ符号化データの入力レートは一定
であるものとして説明する。実線Ｃは出力端子60から出
力されるＣ符号化データの累積符号量を示し、実線Ｂは
入力端子42を介して入力されるＢ符号化データの累積符
号量を示している。

【０１７０】ΔＲ＞０であるので、編集点と切換点との
間にスキップフレーム期間を設定する必要がある。編集
点を固定するものとすると、Ｂ通常モードで表示が開始
されるタイミングは、編集点からスキップフレーム期間
と切換期間の和の期間後となる。逆に、Ｂ通常モードで
表示が開始されるタイミングを固定すると、編集点を前
にずらす必要がある。図２４はこの場合の例を示してお
り、ΔＲ＞０であることから、編集点が第１４フレーム
から第１３フレームの開始タイミングに移動した例を示
している。

【０１７１】いま、Ａ符号化データの第１４フレームの
開始タイミングに編集点を設定しようとするものとす
る。Ａ符号化データの第１３フレームの終了タイミング
点Ｐ21に対応するデータはそのままＣ符号化データとし
て出力される。従って、点Ｐ11から引いた水平線（破
線）と実線Ｃとの交点である点Ｐ22が編集点直前の第１
３フレームのＡ符号化データが最後に出力されるタイミ
ングである。

【０１７２】切換期間ｌは６フレーム期間であり、第１
４フレームを切換点とすると、第２０フレームからＢ符
号化データの全スーパーブロック列のデータをＣ符号化
データとして出力すればよい。切換期間の開始タイミン
グにおいては、第２０フレームから１１フレーム前のＢ
符号化データが伝送される。即ち、切換点直後において
は、先ず第９フレームの有効ブロックのＢ符号化データ
が伝送される。切換点におけるＢ符号化データの累積符
号量は点Ｐ14の垂直位置によって表される。上記（２）
式の右辺第３項に示される切換期間の有効ブロックの符
号量は点Ｐ13，Ｐ14間の垂直方向距離で示される。

【０１７３】点Ｐ13から引いた水平線と実線Ｃとの交点
を点Ｐ16とすると、点Ｐ16のタイミングに対応するＣ符
号化データが第２０フレームの開始タイミングのＢ符号
化データに対応することになる。また、点Ｐ14から引い
た水平線と実線Ｃとの交点を点Ｐ17とすると、点Ｐ17に
対応するＣ符号化データが切換期間の開始タイミングに
おいて伝送される第９フレームの有効ブロックのＢ符号
化データに対応することになる。

【０１７４】即ち、図２４から明らかなように、点Ｐ21
の垂直位置＞点Ｐ14の垂直位置であり、点Ｐ17，Ｐ22間
の符号量だけ伝送しなければならない符号量が実線Ｃの
符号量よりも大きくなってしまう。そこで、編集点を前
にずらして、編集点から第１４フレームの切換点までの
間にＡ，Ｂ符号化データを伝送しないスキップフレーム
期間を設定する。この期間は、Ａ符号化データが最後に
出力されるタイミング（点Ｐ12とする）が点Ｐ17の垂直
位置以下になるタイミングによって求められる。図１７
では点Ｐ12，17が一致するタイミングはＡ符号化データ
の第１２フレームの終了タイミング（点Ｐ11）に対応す
る。即ち、編集点を第１３フレームの開始タイミングに
設定し、スキップフレーム期間を１フレーム期間に設定
する。

【０１７５】即ち、第１２フレームまではＡ符号化デー
タがそのまま出力されるので、第１２フレームの終了タ
イミング（点Ｐ11）に対応するデータはそのままＣ符号
化データとして出力される。点Ｐ11から引いた水平線と
実線Ｃとの交点である点Ｐ12が編集点直前のＡ符号化デ
ータが最後に出力されるタイミングである。上述したよ
うに、点Ｐ16のタイミングに対応するＣ符号化データが
第２０フレームの開始タイミングのＢ符号化データに対
応することになり、点Ｐ17に対応するＣ符号化データが
切換期間の開始タイミングにおいて伝送される第９フレ
ームの有効ブロックのＢ符号化データに対応することに
なる。

【０１７６】点Ｐ12，Ｐ17は一致しており、第１２フレ
ームまでのＡ符号化データ、第２０フレーム以降のＢ符
号化データ及び切換期間の有効ブロックのＢ符号化デー
タの符号量は、実線Ｃの全符号量に一致することにな
る。

【０１７７】結局、ステップ５．２に示すように、スイ
ッチ切換制御回路51は、書込み読出し制御回路52，53及
びスイッチ59，117 を制御して、第１２フレームにはＡ
符号化データを出力させ、第１３フレームにはスキップ
コードを出力させ、切換期間にはＢ符号化データの第９
乃至第１９フレームの有効ブロックのデータを出力さ
せ、第２０フレーム以降はＢ符号化データの全スーパー
ブロック列のデータを出力させる。

【０１７８】折れ線Ｄは符号化時に想定するデコーダ側
のバッファ占有量を示している。第１３乃至第１４フレ
ームをスキップフレーム期間とし、この期間にＡ，Ｂ符
号化データを伝送しないことによって、折れ線Ｄに示す
ように、バッファ占有量は連続的に変化する。

【０１７９】図２４（ｂ）は符号化時に想定するデコー
ダ側のバッファ占有量を示しており、図２３（ａ）の折
れ線Ｄに対応している。点Ｐ18，Ａ符号化データのみが
デコーダバッファに入力されており、点Ｐ19以降はＢ符
号化データがデコーダバッファに入力される。点Ｐ18か
ら点Ｐ19まではスキップコードのみが伝送される期間で
あり、点Ｐ20以降は全てのＢ符号化データが伝送され
る。

【０１８０】図２４（ｃ）に示すように、第０乃至第１
２フレームまではＡ符号化データのみがデコードされて
Ａ符号化データに基づくＡ通常モードで表示が行われ
る。第１３フレームはスキップコードが伝送され、後述
するデコーダにおいては、このスキップコードによって
全フレームのデータをホールドして表示するホールドモ
ードの表示が行われる。第１４乃至第２０フレームは切
換期間であり、Ｂ符号化データに基づく短冊状の表示が
フレーム毎に幅広となるＢ切換モードの表示が行われ、
第２１フレーム以降にはＢ符号化データに基づく画像を
画面全域に表示するＢ通常モードの表示が行われる。

【０１８１】次に、ΔＲ＝０である場合、即ち、切換点
におけるバッファ占有量ＲＡ(n-l)と有効ブロックバッ
ファ占有量の初期値とが一致するものとする。この場合
には、編集点を切換点として、編集点の直前までＡ符号
化データを出力させ編集点の直後からＢ符号化データを
出力させてもバッファ占有量は連続する。従って、この
場合には、編集点を第１４フレームの開始タイミングと
すると、図１９のステップ５．３において、スイッチ切
換制御回路51は、第１３フレームまではＡ符号化データ
を出力させ、第１４乃至第１９フレームの切換期間には
有効ブロックのＢ符号化データを出力させ、第２０フレ
ーム以降にはＢ符号化データの全スーパーブロック列の
データを出力させる。

【０１８２】こうして、図１８の出力端子60からは、信
号の切換時においても、符号化時に想定したデコーダ側
のバッファ占有量に基づくレート制御が連続したＣ符号
化データが出力される。

【０１８３】なお、本実施例はＡ符号化データとＢ符号
化データとの相互間において、いずれの方向からの切換
えも可能にしたものであり、符号化データの一方向の切
換えのみを可能にする場合には、リフレッシュ有効領域
検出回路の一方を削除することができること等は明らか
である。また、本実施例においては無効ブロックに対応
させてスキップコードを挿入したが、無効ブロックに対
応させてＥＯＢを挿入してもよい。

【０１８４】図２５はデコーダ側の構成を示すブロック
図である。

【０１８５】図１８の圧縮信号切換装置からのＣ符号化
データは図示しない伝送路を介して図２５のデコーダ13
0 の入力端子131 に供給される。図２６は伝送路を介し
て入力されるＣ符号化データのデータフォーマットを示
す説明図である。図２６に示すように、Ｃ符号化データ
はマクロブロック単位のビットストリームとなってい
る。マクロブロックの先頭には画面上の映出位置を示す
マクロブロックアドレス（以下、ＭＢＡという）が配列
される。１画面を４つのマクロブロック列に分けて各マ
クロブロック列を１つのプロセッサによって処理するこ
とを考慮して、各マクロブロック列毎にプロセッサＩＤ
（以下、ＰＩＤという）０乃至３を付すようになってい
る。また、各マクロブロックに含まれるスーパーブロッ
クの画面の垂直位置を示すＶＩＤ（０乃至５９）も付さ
れるようになっている。

【０１８６】このＣ符号化データはレートバッファ132
及びオーバヘッドデータ検出回路133 に供給される。オ
ーバヘッドデータ検出回路133 はＣ符号化データに多重
されているオーバヘッドデータを検出して、端子134 を
介してレートバッファ132 、可変長復号化回路136 、逆
量子化回路138 、フレーム内／間切換回路147 、動き補
償回路145 及びフレーム遅延回路144 に出力する。レー
トバッファ132 はＦＩＦＯによって構成されており、オ
ーバヘッドデータに基づいて復号化レートでデータを端
子135 から可変長復号化回路136 に出力する。

【０１８７】可変長復号化回路136 は、エンドオブブロ
ックを検出して入力されたビットストリームから各ブロ
ックの可変長符号を抽出し、可変長復号化処理を行って
図２の圧縮装置による可変長符号化処理前のデータに戻
す。可変長復号化出力は端子137 を介して逆量子化回路
138 に供給される。逆量子化回路138 は量子化レベルが
与えられて、入力されたデータを逆量子化処理して量子
化前のデータに戻して逆ＤＣＴ回路139 に出力する。逆
ＤＣＴ回路139 は逆ＤＣＴ処理によって逆量子化出力を
ＤＣＴ処理前のデータに戻して加算器140 に出力する。

【０１８８】フレーム内／間切換回路147 には端子148
を介してフレーム内圧縮フレームのデータであるかフレ
ーム間圧縮フレームのデータであるかを示すオーバヘッ
ドデータが入力される。フレーム内／間切換回路147
は、フレーム内圧縮フレームのデータであることが示さ
れた場合には、スイッチ149 をオフにするための制御信
号を出力し、フレーム間圧縮フレームのデータであるこ
とが示された場合には、スイッチ149 をオンにするため
の制御信号を出力する。加算器140 は、フレーム間圧縮
フレームのデータが入力された場合には、スイッチ149
を介して動き補償回路145 の出力が供給されて、フレー
ム間圧縮フレームの逆ＤＣＴ出力と動き補償回路145 の
出力とを加算しスイッチ141 を介して非ブロック化回路
142 に出力するようになっている。また、加算器140
は、フレーム内圧縮フレームの逆ＤＣＴ出力について
は、そのままスイッチ141 を介して非ブロック化回路14
2 に出力するようになっている。

【０１８９】加算器140 の出力はスイッチ141 及び端子
143 を介してフレーム遅延回路144にも供給される。フ
レーム遅延回路144 はフレーム間圧縮フレームの参照画
像を保持するメモリであり、参照画像として用いる前フ
レームまでの復元画像データを保持して動き補償回路14
5 に出力する。動き補償回路145 は動きベクトルを示す
オーバヘッドデータが端子146 を介して入力されて、フ
レーム遅延回路144 の参照画像のブロック化位置を動き
ベクトルに基づいて補正して、動き補償した参照画像の
ブロックデータをスイッチ149 を介して加算器140 に出
力するようになっている。

【０１９０】上述したように、図１８の圧縮信号切換装
置においては、切換期間には無効ブロックのデータに代
えてスキップコードを伝送することがあり、また、レー
ト制御を連続させるためにＡ符号化データに代えてスキ
ップコードを伝送することもある。スキップ制御回路15
1 は端子152 を介してスキップするブロックであること
を示すオーバヘッドデータが与えられて、スキップ時に
はスイッチ141 をオフにさせるようになっている。ま
た、スキップ制御回路151 は、フレーム遅延回路144 、
非ブロック化回路142 、端子154 にスキップ制御信号を
供給する。

【０１９１】非ブロック化回路142 は端子155 を介して
入力されるオーバヘッドデータに基づいて、ｍ×ｎ画素
ブロック単位のデータを走査順のデータに戻して、輝度
信号Ｙを端子156 から出力し、色差信号Ｕ，Ｖを夫々端
子157 ，158 から出力するようになっている。なお、デ
ータを走査順に並び換えるためにはメモリが必要であ
り、非ブロック化回路142 はフレーム遅延回路144 のメ
モリを用いて非ブロック化を行う。このため、フレーム
遅延回路144 に格納されたデータは端子154 からのオー
バヘッドデータ及びスキップ制御信号によって制御され
るスイッチ153 を介して非ブロック化回路142 にも供給
されるようになっている。

【０１９２】なお、通常再生時においては、可変長復号
化回路136 、逆量子化回路138 、逆ＤＣＴ回路139 及び
フレーム遅延回路144 への書込み処理は、常にマクロブ
ロック単位で行われる。

【０１９３】また、図２５のデコーダにおいても、図２
の圧縮装置と同様に、所定の４つのプロセッサで構成す
る場合には、各マクロブロック列毎に１つのプロセッサ
を割り当てて処理を行うようになっている。この場合に
は、各プロセッサはマクロブロック列内の１１のスーパ
ーブロック列を画面上の上から下に向かって順次処理す
るようになっている。また、４つのプロセッサに対する
Ｃ符号化データの分離は、各マクロブロック毎のオーバ
ヘッドデータ内に含まれるＰＩＤを検出することにより
行うようになっている。

【０１９４】図２７は図２５中のフレーム遅延回路144
の具体的な構成を示すブロック図である。

【０１９５】復元された画素データは図２５の端子143
からフレーム遅延回路144 の端子161 に入力される。画
素データのうち輝度データＹはフレームメモリ162 に供
給され、色差データＵ，Ｖは夫々フレームメモリ163 ，
164 に供給される。フレームメモリ162 乃至164 は書込
みアドレス発生回路165 によって書込みアドレスが与え
られ、読出しアドレス発生回路168 によって読出しアド
レスが与えられて、入力されたデータを書込んで記憶す
ると共に読出して端子169 乃至171 から出力するように
なっている。

【０１９６】書込みアドレス発生回路165 は端子166 を
介してオーバヘッドデータ検出回路133 からのＭＢＡが
与えられて、下記（５）式に示す演算によってＳＢＡを
算出して、フレームメモリ162 乃至164 の書込みアドレ
スを発生するようになっている。また、書込みアドレス
発生回路165 は、端子167 を介してスキップ制御信号も
与えられて、スキップ時には書込みアドレスをスキップ
させるようになっている。読出しアドレス発生回路168
は読出しアドレスを発生させてフレームメモリ162 乃至
164 に出力する。

【０１９７】 ＳＢＡ＝ＭＢＡ＋６６０×ＰＩＤ …（５） 次に、このように構成されたデコーダの動作について図
２８及び図２９の説明図を参照して説明する。図２８及
び図２９はフレーム遅延回路144 における所定の１マク
ロブロックのデータの書込みを示しており、図２８は通
常モード表示時の例であり、図２９は切換モード表示時
の例である。なお、各マクロブロック列のデータを処理
するプロセッサの動作は同様であるので、１プロセッサ
の処理のみを説明する。

【０１９８】入力端子161 を介して入力されたＣ符号化
データのビットストリームはレートバッファ132 を介し
て可変長復号化回路136 に供給される。映像ビットスト
リームは可変長復号化回路136 において可変長復号化さ
れ、逆量子化回路138 において逆量子化される。更に、
逆ＤＣＴ回路139 は逆量子化出力を逆ＤＣＴ処理してＤ
ＣＴ処理前のデータに戻す。

【０１９９】また、入力されたＣ符号化データはオーバ
ヘッドデータ検出回路133 にも供給される。オーバヘッ
ドデータ検出回路133 はＣ符号化データのオーバヘッド
データを検出して端子134 を介して出力する。入力され
たビットストリームがフレーム内圧縮処理されたデータ
である場合には、端子148 からのフレーム内圧縮フレー
ムのデータであることを示すオーバヘッドデータによっ
て、フレーム内／間切換回路147 はスイッチ149 をオフ
とする。これにより、加算器140 は逆ＤＣＴ回路139 の
出力をそのままスイッチ141 を介して非ブロック化回路
142 及びフレーム遅延回路144 に出力する。

【０２００】一方、入力されたビットストリームがフレ
ーム間圧縮処理されたデータである場合には、逆ＤＣＴ
回路139 の出力は予測誤差であるので、前フレームまで
の復元画像データを用いて再生する。フレーム遅延回路
144 は端子143 を介して前フレームまでの復元画像デー
タが与えられて参照画像データを記憶する。動き補償回
路145 は動きベクトルに基づいて参照画像データのブロ
ック化位置を補正し、動き補償した参照画像ブロックデ
ータを出力する。加算器140 はスイッチ149 からの参照
画像ブロックデータを逆ＤＣＴ回路139 の出力と加算す
ることにより、画像を復元して非ブロック化回路142 及
びフレーム遅延回路144 に出力する。

【０２０１】いま、Ｃ符号化データが所定の編集点で
Ａ，Ｂ符号化データを切換えて作成したものであり、ま
た、切換期間にはＢ切換モード、即ち、Ｂ符号化データ
の有効ブロックのデータのみが伝送されるものとする。
図２８はフレーム遅延回路144に対するＡ，Ｂ通常モー
ド時の書込みを示している。

【０２０２】例えば、復元した画像データのＰＩＤが１
でＭＢＡが０であるものとする。ＰＩＤ１は４分割した
マクロブロック列の画面上で左から２番目のマクロブロ
ック列の画像データであることを示し、また、ＭＢＡ０
は上記（５）式からＳＢＡが６６０であること、即ち、
マクロブロック列の最上ラインの最左端のスーパーブロ
ックであることを示している。フレーム遅延回路144 は
書込みアドレス発生回路165 によって、ＳＢＡ６６０に
対応する領域のアドレスが与えられて、この領域にデー
タを書込む。

【０２０３】Ａ，Ｂ通常モード時には、全スーパーブロ
ックのデータが入力されてデコードされる。こうして、
フレーム遅延回路144 の１画面に対応する全領域に書込
が行われる。フレーム遅延回路144 の読出しアドレス発
生回路168 は画面走査に基づく読出しアドレスを発生
し、フレームメモリ162 乃至164 からのデータはスイッ
チ153 を介して非ブロック化回路142 に与えられてラス
タ順に出力される。

【０２０４】いま、切換期間においてＢ符号化データの
有効ブロックのデータのみが入力されるものとする。こ
の場合には、無効ブロックのデータに代えてスキップコ
ードが伝送されている。即ち、スキップ時には、オーバ
ヘッドデータに含まれるトリック量子化レベルはスキッ
プコードである３１となっている。このスキップコード
はオーバヘッドデータ検出回路133 によって検出され
て、端子152 を介してスキップ制御回路151 に与えられ
る。これにより、スキップ制御回路151 はスキップ制御
信号を発生して、フレーム遅延回路144 、非ブロック化
回路142 、141 ，153 に供給する。

【０２０５】スキップ時には、ビットストリーム中に有
効なデータが含まれていないので、スイッチ141 をオフ
にして、加算器140 の出力を非ブロック化回路142 及び
フレーム遅延回路144 に供給しない。これにより、スキ
ップ時にはフレーム遅延回路144 には書込みが行われな
い。また、スキップ時には、現ブロックのデータは参照
画像の対応する位置のスーパーブロックデータと同一で
あるので、フレーム遅延回路144 に既に記憶されている
参照画像データを読出すことにより、画像を復元する。
フレーム遅延回路144 に記憶されているデータは現ブロ
ックの復元データとしてスイッチ154 から非ブロック化
回路142 に供給される。

【０２０６】例えば、切換点直後において、図２２に対
応したデータが入力されるものとする。即ち、編集点直
後においては、先ず、Ｂ符号化データのうちリフレッシ
ュされたスーパーブロック列Ｒ0 の各スーパーブロック
のデータのみが入力されてデコードされる。他のスーパ
ーブロック列Ｒ1 乃至Ｒ10は無効ブロックであって伝送
されない。スーパーブロック列Ｒ0 に対するトリック量
子化レベルは量子化レベルに対応した数値となってお
り、他のスーパーブロック列Ｒ1 乃至Ｒ10のトリック量
子化レベルはスキップを示す３１となっている。

【０２０７】この場合には、フレーム遅延回路144 は図
２９に示す書込みを行う。即ち、フレーム遅延回路144
の書込みアドレス発生回路165 は端子167 を介してスー
パーブロック列Ｒ1 乃至Ｒ10が無効データであることを
示すスキップ制御信号が与えられて、これらのスーパー
ブロック列に対応する書込みアドレスを発生させない。
こうして、これらのスーパーブロック列Ｒ1 乃至Ｒ10の
データについては書込みが行われず、リフレッシュブロ
ックに対応する領域にのみ書込みが行われる。

【０２０８】これにより、図２９に示すように、ＳＢＡ
６００のスーパーブロックの復元データの次にはＳＢＡ
６０１のスーパーブロックの復元データが対応する領域
に書込まれる。同様にして、図２９の矢印に示す順にリ
フレッシュされたスーパーブロック列Ｒ0 の各スーパー
ブロックデータが順次書込まれる。

【０２０９】読出し時には、読出しアドレス発生回路16
8 は画面走査の順で読出しアドレスを発生させて、フレ
ームメモリ162 乃至164 に記憶されているデータを順次
出力する。こうして、切換期間には、短冊状の表示が行
われる。なお、フレーム遅延回路144 に書込まれるデー
タはフレーム毎に多くなり、短冊状の表示の幅が広くな
って、切換期間終了時には、画面全域にＢ符号化データ
に基づく表示が行われる。

【０２１０】

【発明の効果】以上説明したように本発明によれば、編
集点直後にリフレッシュに要する期間を短縮することに
より、比較的短時間に正常な復元画像を表示することを
可能にすることができるという効果を有する。

【図面の簡単な説明】

【図１】本発明に係る圧縮信号切換装置の一実施例を示
すブロック図。

【図２】図１中の入力端子21，22に供給されるＡ符号化
データ又はＢ符号化データを作成することができる圧縮
装置を示すブロック図。

【図３】図２中のブロック化回路24のブロック化を説明
するための説明図。

【図４】図２中のフレーム内／フレーム間決定回路25の
具体的な構成を示すブロック図。

【図５】図４中のエネルギ比較回路62からのフレーム内
／間判別信号を説明するためのグラフ。

【図６】スーパーブロックアドレス（以下、ＳＢＡとい
う）を説明するための説明図。

【図７】プログレッシブリフレッシュを説明するための
説明図。

【図８】図２の装置のリフレッシュ動作を説明するため
の説明図。

【図９】マクロブロックの符号量制御を説明するための
説明図。

【図１０】図９中のレートバッファ６によるレート制御
を説明するためのグラフ。

【図１１】図９中のレートバッファ71によるレート制御
を説明するためのグラフ。

【図１２】レート制御を行うレート制御回路81の具体的
な構成を示すブロック図。

【図１３】図１３中のレート制御回路81における量子化
レベルの制御を示すグラフ。

【図１４】図１２中のスーパーブロック符号量算出回路
87が有しているＲＯＭの内容を示す説明図。

【図１５】図１２中のスーパーブロック量子化レベル設
定回路93が算出する補正量子化レベルを示すグラフ。

【図１６】実施例の動作を説明するための説明図。

【図１７】実施例の動作を説明するための説明図。

【図１８】図１の構成を具体的に示すブロック図。

【図１９】図１８の実施例の動作を説明するためのフロ
ーチャート。

【図２０】実施例の動作を説明するための説明図。

【図２１】実施例の動作を説明するための説明図。

【図２２】実施例の動作を説明するための説明図。

【図２３】実施例の動作を説明するためのグラフ。

【図２４】実施例の動作を説明するためのグラフ。

【図２５】デコーダ側の構成を示すブロック図。

【図２６】伝送路を介して入力されるＣ符号化データの
データフォーマットを示す説明図。

【図２７】図２５中のフレーム遅延回路144 の具体的な
構成を示すブロック図。

【図２８】図２５のデコーダの動作を説明するための説
明図。

【図２９】図２５のデコーダの動作を説明するための説
明図。

【図３０】圧縮装置を示すブロック図。

【図３１】図３０中のマルチプレクサ16からの多重デー
タを示す説明図。

【図３２】プログレッシブリフレッシュを説明するため
の説明図。

【図３３】プログレッシブリフレッシュを説明するため
の説明図。

【符号の説明】

43，44メモリ、45，46…リフレッシュ有効領域検出回
路、51…スイッチ切換制御回路、52，53…書込み読出し
制御回路、58…切換時オーバヘッドデータ発生回路、59
…スイッチ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 フレーム内圧縮処理する領域をフレーム
   毎に変更して所定のリフレッシュ周期で画面全域をリフ
   レッシュするプログレッシブリフレッシュを採用した圧
   縮方法によって圧縮された第１の符号化データが入力さ
   れて所定のブロック単位で記憶する第１の記憶手段と、 前記プログレッシブリフレッシュを採用した圧縮方法に
   よって圧縮された第２の符号化データが入力されて所定
   のブロック単位で記憶する第２の記憶手段と、 前記第１及び第２の記憶手段に記憶されている前記第１
   及び第２の符号化データを読出して、前記第１の符号化
   データと前記第２の符号化データとを所定の編集点にお
   いて編集して出力する切換手段と、 この切換手段の出力のうち前記編集点後において１度も
   リフレッシュされていない無効ブロックにスキップコー
   ドを与えるスキップ手段とを具備したことを特徴とする
   圧縮信号切換装置。
2. 【請求項２】 前記スキップ手段は、前記無効ブロック
   の伝送を禁止して、前記編集点後において少なくとも１
   度以上リフレッシュされた有効ブロックのデータのみを
   前記切換手段から伝送させることを特徴とする請求項１
   に記載の圧縮信号切換装置。
3. 【請求項３】 前記スキップ手段は、前記第１及び第２
   の符号化データの一方から他方に切換えて出力する場合
   において、前記他方の有効ブロックの伝送開始から前記
   リフレッシュ周期に基づく所定の切換期間後に画面全域
   に対応する有効ブロックのデータを出力させることを特
   徴とする請求項２に記載の圧縮信号切換装置。
4. 【請求項４】 前記切換手段は、前記第１及び第２の符
   号化データの一方から他方に切換えて出力する場合にお
   いて、前記一方の符号化時に想定したデコーダ側のバッ
   ファ占有量に基づくレート制御と前記他方の符号化時に
   想定したデコーダ側のバッファ占有量に基づくレート制
   御とを前記編集点前後で連続させるように、前記一方の
   データの出力終了タイミングと前記他方のデータの出力
   を開始する切換点を決定することを特徴とする請求項３
   に記載の圧縮信号切換装置。
5. 【請求項５】 前記切換手段は、前記第１及び第２の符
   号化データの一方から他方に切換えて出力する場合にお
   いて、前記一方の符号化時に想定したデコーダ側のバッ
   ファ占有量、前記他方の符号化時に想定したデコーダ側
   のバッファ占有量、伝送レート及び前記切換期間におけ
   る前記有効ブロックの総符号量に基づいて、前記一方の
   データの出力終了タイミング及び前記切換点を決定する
   ことを特徴とする請求項４に記載の圧縮信号切換装置。
6. 【請求項６】 前記切換手段は、前記第１及び第２の符
   号化データの一方から他方に切換えて出力する場合にお
   いて、前記一方のデータの出力終了タイミングを前記切
   換点以降に設定することを特徴とする請求項５に記載の
   圧縮信号切換装置。
7. 【請求項７】 前記切換手段は、前記第１及び第２の符
   号化データの一方から他方に切換えて出力する場合にお
   いて、前記一方のデータの出力終了タイミングを前記切
   換点よりも前に設定することを特徴とする請求項５に記
   載の圧縮信号切換装置。
8. 【請求項８】 前記リフレッシュ周期は１１であり、前
   記切換期間は６フレーム期間であることを特徴とする請
   求項３に記載の圧縮信号切換装置。