JPH08265005A - ４分の１波長線路を用いた減衰回路 - Google Patents
４分の１波長線路を用いた減衰回路Info
- Publication number
- JPH08265005A JPH08265005A JP6281895A JP6281895A JPH08265005A JP H08265005 A JPH08265005 A JP H08265005A JP 6281895 A JP6281895 A JP 6281895A JP 6281895 A JP6281895 A JP 6281895A JP H08265005 A JPH08265005 A JP H08265005A
- Authority
- JP
- Japan
- Prior art keywords
- input
- line
- quarter
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
- H03G11/025—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes in circuits having distributed constants
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Filters And Equalizers (AREA)
- Attenuators (AREA)
- Networks Using Active Elements (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】歪のない出力信号が得られる４分の１波長線路
を用いた減衰回路の提供。 【構成】高周波信号の入力端子と出力端子間に第一のバ
イパスコンデンサおよび第二のバイパスコンデンサを直
列に接続する。第一および第二のバイパスコンデンサの
接続点とグランド間に４分の１波長線路およびダイオー
ドを接続し、接続点と直流電圧入力端子間にチョークコ
イルを接続する。入力信号を減衰させないときは直流電
圧端子より直流電圧を印可させ、減衰させるときは直流
電圧を印可させない。
を用いた減衰回路の提供。 【構成】高周波信号の入力端子と出力端子間に第一のバ
イパスコンデンサおよび第二のバイパスコンデンサを直
列に接続する。第一および第二のバイパスコンデンサの
接続点とグランド間に４分の１波長線路およびダイオー
ドを接続し、接続点と直流電圧入力端子間にチョークコ
イルを接続する。入力信号を減衰させないときは直流電
圧端子より直流電圧を印可させ、減衰させるときは直流
電圧を印可させない。
Description
【０００１】
【産業上の利用分野】本発明は、減衰回路に関し、特に
４分の１波長線路を用いた減衰回路に関する。
４分の１波長線路を用いた減衰回路に関する。
【０００２】
【従来の技術】減衰回路は入力信号の信号電圧の振幅を
減衰させることを目的としている。そしてこの種の減衰
回路は、例えばリニアアンプの入力信号の電圧振幅が大
きい場合にこのアンプの出力が飽和してしまい入力信号
に対してアンプが増幅作用を奏することができないとい
う不具合を解決するために、アンプの前段に挿入され
る。
減衰させることを目的としている。そしてこの種の減衰
回路は、例えばリニアアンプの入力信号の電圧振幅が大
きい場合にこのアンプの出力が飽和してしまい入力信号
に対してアンプが増幅作用を奏することができないとい
う不具合を解決するために、アンプの前段に挿入され
る。
【０００３】また、４分の１波長線路（以下、線路）
は、ストリップライン等により構成される電子素子であ
り、予め定められた固有の周波数に対して（線路の固有
周波数）、線路の一方の端部を短絡すると他方の端部か
らこの線路を見るとそのインピーダンスが開放になる特
性を有する。逆にこの線路の一方の端部を開放すると他
方の端部からこの線路を見るとそのインピーダンスは短
絡になるという特性を有する。
は、ストリップライン等により構成される電子素子であ
り、予め定められた固有の周波数に対して（線路の固有
周波数）、線路の一方の端部を短絡すると他方の端部か
らこの線路を見るとそのインピーダンスが開放になる特
性を有する。逆にこの線路の一方の端部を開放すると他
方の端部からこの線路を見るとそのインピーダンスは短
絡になるという特性を有する。
【０００４】そして、この種の線路を用いた減衰回路
が、例えば平成１年５月１９日公開の実開平１−７４６
４３号公報に記載されている。
が、例えば平成１年５月１９日公開の実開平１−７４６
４３号公報に記載されている。
【０００５】図７は、同公報記載のリミッタ回路付サー
キュレータを示す回路図である。
キュレータを示す回路図である。
【０００６】同図において、第一の入出力端子２１とサ
ーキュレータ２３の第一の入出力端子間には第一の４分
の１波長変成器（以下、変成器）２２が接続されてい
る。また、サーキュレータ２３の第二および第三の入出
力端子はそれぞれ第二および第三の変成器２４および２
７を介して第二および第三の入出力端子２５および２８
に接続されている。
ーキュレータ２３の第一の入出力端子間には第一の４分
の１波長変成器（以下、変成器）２２が接続されてい
る。また、サーキュレータ２３の第二および第三の入出
力端子はそれぞれ第二および第三の変成器２４および２
７を介して第二および第三の入出力端子２５および２８
に接続されている。
【０００７】サーキュレータ２３の第三の入出力端子と
第三の変成器２７との接続点には第一のショットキーバ
リアダイオード２６の正極が接続されており、このショ
ットキーバリアダイオード２６の負極はグランドに接続
されている。また、第三の変成器２７と第三の入出力端
子２８との接続点には第二のショットキーバリアダイオ
ード２９の負極が接続されており、この第二のショット
キーバリアダイオード２９の正極はグランドに接続され
ている。
第三の変成器２７との接続点には第一のショットキーバ
リアダイオード２６の正極が接続されており、このショ
ットキーバリアダイオード２６の負極はグランドに接続
されている。また、第三の変成器２７と第三の入出力端
子２８との接続点には第二のショットキーバリアダイオ
ード２９の負極が接続されており、この第二のショット
キーバリアダイオード２９の正極はグランドに接続され
ている。
【０００８】なお、第一および第二のショットキーバリ
アダイオード２６および２９の順方向および逆方向のし
きい値電圧はそれぞれ＋Ｖｃおよび−Ｖｃである。
アダイオード２６および２９の順方向および逆方向のし
きい値電圧はそれぞれ＋Ｖｃおよび−Ｖｃである。
【０００９】次に図７に示した回路の動作について、図
８を参照して説明する。
８を参照して説明する。
【００１０】図７の第一の入出力端子２１から図８に示
すような信号電圧ｖの時間ｔに対する特性を有する信号
が入力されると、この入力信号は、第一の変成器２２、
サーキュレータ２３および第三の変成器２７を介して第
三の入出力端子２８から出力される。
すような信号電圧ｖの時間ｔに対する特性を有する信号
が入力されると、この入力信号は、第一の変成器２２、
サーキュレータ２３および第三の変成器２７を介して第
三の入出力端子２８から出力される。
【００１１】このとき、第一の入出力端子２１から入力
された入力信号の信号電圧ｖは、第一および第二のショ
ットキーバリアダイオード２６および２９の順方向およ
び逆方向のしきい値電圧＋Ｖｃおよび−Ｖｃによりクリ
ップされる。すなわち、時間ｔ１以前の入力信号の信号
電圧ｖの振幅が小さいときは、入力信号はそのまま第三
の入出力端子２８から出力されるが、時間ｔ２以降の入
力信号の信号電圧ｖの振幅が大きいときは、入力信号の
信号電圧ｖの振幅はしきい値電圧＋Ｖｃおよび−Ｖｃに
よりクリップされる。
された入力信号の信号電圧ｖは、第一および第二のショ
ットキーバリアダイオード２６および２９の順方向およ
び逆方向のしきい値電圧＋Ｖｃおよび−Ｖｃによりクリ
ップされる。すなわち、時間ｔ１以前の入力信号の信号
電圧ｖの振幅が小さいときは、入力信号はそのまま第三
の入出力端子２８から出力されるが、時間ｔ２以降の入
力信号の信号電圧ｖの振幅が大きいときは、入力信号の
信号電圧ｖの振幅はしきい値電圧＋Ｖｃおよび−Ｖｃに
よりクリップされる。
【００１２】したがって、第三の入出力端子２８からの
出力信号は、しきい値電圧＋Ｖｃおよび−Ｖｃにより決
定される一定値以内の信号電圧の振幅を有しており、同
号公報記載のリミッタ回路付サーキュレータはしきい値
電圧以上の入力信号の電圧振幅を減衰させることができ
る。
出力信号は、しきい値電圧＋Ｖｃおよび−Ｖｃにより決
定される一定値以内の信号電圧の振幅を有しており、同
号公報記載のリミッタ回路付サーキュレータはしきい値
電圧以上の入力信号の電圧振幅を減衰させることができ
る。
【００１３】
【発明が解決しようとする課題】しかしながら、同号公
報記載のリミッタ回路付サーキュレータは、ショットキ
ーバリアダイオードのしきい値電圧により、入力信号の
信号電圧の振幅をクリップするため、その出力信号はひ
ずみを生じる。つまり高調波信号が発生すため、リミッ
タ回路付サーキュレータの後段に高調波信号の入力を許
さない電子回路、例えば、無線機の受信機における周波
数混合回路が接続される場合には、このリミッタ回路付
サーキュレータと周波数混合回路との間に高調波成分を
除去するフィルタを設ける必要がある。
報記載のリミッタ回路付サーキュレータは、ショットキ
ーバリアダイオードのしきい値電圧により、入力信号の
信号電圧の振幅をクリップするため、その出力信号はひ
ずみを生じる。つまり高調波信号が発生すため、リミッ
タ回路付サーキュレータの後段に高調波信号の入力を許
さない電子回路、例えば、無線機の受信機における周波
数混合回路が接続される場合には、このリミッタ回路付
サーキュレータと周波数混合回路との間に高調波成分を
除去するフィルタを設ける必要がある。
【００１４】したがって、同号公報記載のリミッタ回路
付サーキュレータの後段に高周波信号の入力を許さない
電子回路が接続されるときは、この種のフィルタを必要
とするため、コストパフォーマンスおよび実装面積上欠
点が生じてしまう。
付サーキュレータの後段に高周波信号の入力を許さない
電子回路が接続されるときは、この種のフィルタを必要
とするため、コストパフォーマンスおよび実装面積上欠
点が生じてしまう。
【００１５】本発明の目的は、上述した課題を解決し、
出力に高調波信号を含まない４分の１波長線路を用いた
減衰回路を提供することにある。
出力に高調波信号を含まない４分の１波長線路を用いた
減衰回路を提供することにある。
【００１６】
【課題を解決するための手段】上述した目的を達成する
ために、本発明による４分の１波長線路を用いた減衰回
路は、高周波入力信号の入力端子および出力端子の接続
点とグランド間に設けられた４分の１波長線路と、４分
の１波長線路の接続点側の端部からみたインピーダンス
を開放あるいは短絡とする制御手段とを有するそして、
この制御手段が、４分の１波長線路とグランド間に設け
られたダイオードを有し、直流電流を４分の１波長線路
を介してダイオードに供給するか否かによって、インピ
ーダンスを開放あるいは短絡する。
ために、本発明による４分の１波長線路を用いた減衰回
路は、高周波入力信号の入力端子および出力端子の接続
点とグランド間に設けられた４分の１波長線路と、４分
の１波長線路の接続点側の端部からみたインピーダンス
を開放あるいは短絡とする制御手段とを有するそして、
この制御手段が、４分の１波長線路とグランド間に設け
られたダイオードを有し、直流電流を４分の１波長線路
を介してダイオードに供給するか否かによって、インピ
ーダンスを開放あるいは短絡する。
【００１７】
【作用】上述した構成において、直流電流がダイオード
に印可されたときには入力端子から入力される入力信号
の信号電圧の振幅が減衰されることなくそのまま出力端
子より出力される。一方、直流電圧がダイオードに印可
されないないときには入力端子から入力される入力信号
は４分の１波長線路を介してグランドに流れ込む。しか
し、４分の１波長線路の先鋭度Ｑの有限性により、入力
信号の一部は４分の１波長線路へ流れず出力端子へ出力
される。したがって、出力端子におけるは入力信号の信
号電圧は振幅が減衰されて出力されたものとなる。
に印可されたときには入力端子から入力される入力信号
の信号電圧の振幅が減衰されることなくそのまま出力端
子より出力される。一方、直流電圧がダイオードに印可
されないないときには入力端子から入力される入力信号
は４分の１波長線路を介してグランドに流れ込む。しか
し、４分の１波長線路の先鋭度Ｑの有限性により、入力
信号の一部は４分の１波長線路へ流れず出力端子へ出力
される。したがって、出力端子におけるは入力信号の信
号電圧は振幅が減衰されて出力されたものとなる。
【００１８】
【実施例】次に本発明について図面を参照して詳細に説
明する。
明する。
【００１９】図１は、本発明の一実施例を示す４分の１
波長線路を用いた減衰回路の回路図である。
波長線路を用いた減衰回路の回路図である。
【００２０】同図において、高周波入力信号が入力され
る入力端子１と出力端子７間には第一のバイパスコンデ
ンサ２および第二のバイパスコンデンサ３が直列に接続
されている。
る入力端子１と出力端子７間には第一のバイパスコンデ
ンサ２および第二のバイパスコンデンサ３が直列に接続
されている。
【００２１】第一および第二のバイパスコンデンサ２お
よび３の接続点３０と直流電圧を印可する直流電圧入力
端子８間には、チョークコイル４が接続されている。ま
た、接続点３０とグランド間には、４分の１波長線路
（以下、線路）５とダイオード６とが直列に接続されて
いる。このダイオード６の負極および正極はそれぞれグ
ランドおよび線路５に接続されている。線路５の固有周
波数は、入力信号の周波数に設定されている。
よび３の接続点３０と直流電圧を印可する直流電圧入力
端子８間には、チョークコイル４が接続されている。ま
た、接続点３０とグランド間には、４分の１波長線路
（以下、線路）５とダイオード６とが直列に接続されて
いる。このダイオード６の負極および正極はそれぞれグ
ランドおよび線路５に接続されている。線路５の固有周
波数は、入力信号の周波数に設定されている。
【００２２】次に、図１の回路の動作について、図２お
よび図３に示す、時間ｔに対する図１の回路の入出力信
号の信号電圧の振幅特性を用い説明する。
よび図３に示す、時間ｔに対する図１の回路の入出力信
号の信号電圧の振幅特性を用い説明する。
【００２３】図２は、直流電圧入力端子８に直流電圧が
印可されているときの減衰回路の入出力信号の信号電圧
の振幅特性を示している。図２（ａ）は、入力端子１に
入力される入力信号の波形図である。
印可されているときの減衰回路の入出力信号の信号電圧
の振幅特性を示している。図２（ａ）は、入力端子１に
入力される入力信号の波形図である。
【００２４】直流電圧入力端子８に印可される直流電圧
はチョークコイル４、線路５およびダイオード６を介し
てグランドに流れる。したがって、直流電圧が印可され
ている間、ダイオード６はオンの状態を保つ。このとき
線路５の接続点３０側の端部からみた線路５とグランド
間のインピーダンスは開放となるため、入力端子１から
入力された入力信号は線路５には流れず、第一および第
二のバイパスコンデンサ２および３を介してそのまま出
力端子７に出力される。したがって、この出力端子７か
らの出力信号の振幅は図２（ｂ）に示されるように、図
２（ａ）に示された入力信号の信号電圧と等しい値を有
する。
はチョークコイル４、線路５およびダイオード６を介し
てグランドに流れる。したがって、直流電圧が印可され
ている間、ダイオード６はオンの状態を保つ。このとき
線路５の接続点３０側の端部からみた線路５とグランド
間のインピーダンスは開放となるため、入力端子１から
入力された入力信号は線路５には流れず、第一および第
二のバイパスコンデンサ２および３を介してそのまま出
力端子７に出力される。したがって、この出力端子７か
らの出力信号の振幅は図２（ｂ）に示されるように、図
２（ａ）に示された入力信号の信号電圧と等しい値を有
する。
【００２５】直流電圧入力端子８からの直流電流はバイ
パスコンデンサ２および３により入力端子１および出力
端子７へ流れない。また、入力信号の交流成分はチョー
クコイル４により直流電圧端子８へ流れない。
パスコンデンサ２および３により入力端子１および出力
端子７へ流れない。また、入力信号の交流成分はチョー
クコイル４により直流電圧端子８へ流れない。
【００２６】図３は、直流電圧入力端子８に直流電圧が
印可されていないときの減衰回路の入出力信号の信号電
圧の振幅特性を示している。図３（ａ）の入力信号が入
力端子１に入力されると、この入力信号は第一および第
二のバイパスコンデンサ２および３により直流成分が遮
断され、出力端子４に出力される。
印可されていないときの減衰回路の入出力信号の信号電
圧の振幅特性を示している。図３（ａ）の入力信号が入
力端子１に入力されると、この入力信号は第一および第
二のバイパスコンデンサ２および３により直流成分が遮
断され、出力端子４に出力される。
【００２７】直流電圧入力端子８には直流電圧が印可さ
れていないので、ダイオード６はオフの状態を保ってい
る。そのため、線路５の接続点３０側からみたインピー
ダンスは短絡となっている。したがって、図３（ａ）に
示す入力信号は入力端子１から第一のバイパスコンデン
サ２、線路５およびダイオード８を介してグランドに流
れ込む。
れていないので、ダイオード６はオフの状態を保ってい
る。そのため、線路５の接続点３０側からみたインピー
ダンスは短絡となっている。したがって、図３（ａ）に
示す入力信号は入力端子１から第一のバイパスコンデン
サ２、線路５およびダイオード８を介してグランドに流
れ込む。
【００２８】入力信号がグランドに流れ込むと、理論的
には、出力端子７からは信号が出力されないが、線路５
の先鋭度Ｑが有限のため、入力信号のうち一部がこの線
路５に流れずにそのまま第二のバイパスコンデンサ３を
介して出力端子より出力される。図３（ｂ）は、このと
きの出力端子７からの出力信号の時間ｔに対する信号電
圧ｖの特性を示しており、これより、出力信号が図３
（ａ）に示した入力信号に対して振幅制限されているこ
とが分かる。
には、出力端子７からは信号が出力されないが、線路５
の先鋭度Ｑが有限のため、入力信号のうち一部がこの線
路５に流れずにそのまま第二のバイパスコンデンサ３を
介して出力端子より出力される。図３（ｂ）は、このと
きの出力端子７からの出力信号の時間ｔに対する信号電
圧ｖの特性を示しており、これより、出力信号が図３
（ａ）に示した入力信号に対して振幅制限されているこ
とが分かる。
【００２９】図４は、本発明の第二の実施例を示す減衰
回路の回路図である。
回路の回路図である。
【００３０】図１の第一の実施例と比較すると、第一の
実施例では、第一および二のバイパスコンデンサ２およ
び３に対して並列に直流電圧入力端子８、４分の１波長
線路５およびダイオード６が各々１つづつ直列接続され
て挿入されているのに対し、図２の第２の実施例では、
第一、第二および第三の直流電圧入力端子１８、１９お
よび２０と、第一、第二および第三の４分の１波長線路
（以下、線路）１０、１３および１６と、第一、第二お
よび第三のダイオード１１、１４および１７とが設けら
れ、各直流電圧入力端子、線路およびダイオードが直列
に接続され、第一および二のバイパスコンデンサ２およ
び３に対して並列に挿入されている。
実施例では、第一および二のバイパスコンデンサ２およ
び３に対して並列に直流電圧入力端子８、４分の１波長
線路５およびダイオード６が各々１つづつ直列接続され
て挿入されているのに対し、図２の第２の実施例では、
第一、第二および第三の直流電圧入力端子１８、１９お
よび２０と、第一、第二および第三の４分の１波長線路
（以下、線路）１０、１３および１６と、第一、第二お
よび第三のダイオード１１、１４および１７とが設けら
れ、各直流電圧入力端子、線路およびダイオードが直列
に接続され、第一および二のバイパスコンデンサ２およ
び３に対して並列に挿入されている。
【００３１】したがって、第一の実施例と比較すると、
減衰回路の減衰率が高く、入力信号の信号電圧ｖの振幅
をより減衰させることができる。
減衰回路の減衰率が高く、入力信号の信号電圧ｖの振幅
をより減衰させることができる。
【００３２】図５および図６は、時間ｔに対する図４の
減衰回路の入出力信号の信号電圧の振幅特性を示す。
減衰回路の入出力信号の信号電圧の振幅特性を示す。
【００３３】まず、第一、第二および第三の直流電圧入
力端子１８、１９および２０に直流電圧を印可すると、
第一の実施例と同様に、図５（ａ）に示した入力信号の
信号電圧ｖの振幅は減衰されず、そのまま出力端子７よ
り図５（ｂ）に示した出力信号が出力される。
力端子１８、１９および２０に直流電圧を印可すると、
第一の実施例と同様に、図５（ａ）に示した入力信号の
信号電圧ｖの振幅は減衰されず、そのまま出力端子７よ
り図５（ｂ）に示した出力信号が出力される。
【００３４】一方、第一、第二および第三の直流電圧入
力端子１８、１９および２０に直流電圧を印可しない
と、第一の実施例同様、図６（ａ）に示した入力信号の
信号電圧ｖの振幅は、チョークコイルと線路との接続点
を通過する毎に減衰され、出力端子７より図６（ｂ）に
示した振幅を有する出力信号が出力される。
力端子１８、１９および２０に直流電圧を印可しない
と、第一の実施例同様、図６（ａ）に示した入力信号の
信号電圧ｖの振幅は、チョークコイルと線路との接続点
を通過する毎に減衰され、出力端子７より図６（ｂ）に
示した振幅を有する出力信号が出力される。
【００３５】上述した第一および第二の実施例では、入
力端子、チョークコイル、線路およびダイオードをそれ
ぞれ１つづつあるは３つづつ用いる減衰回路について説
明したが、本発明はこれらの個数を何等限定されるもの
ではなく、入力信号の信号電圧の振幅の減衰量により適
宜決定される。
力端子、チョークコイル、線路およびダイオードをそれ
ぞれ１つづつあるは３つづつ用いる減衰回路について説
明したが、本発明はこれらの個数を何等限定されるもの
ではなく、入力信号の信号電圧の振幅の減衰量により適
宜決定される。
【００３６】また、入力信号も高周波信号に限られるも
のではない。
のではない。
【００３７】
【発明の効果】以上説明したように、本発明による４分
の１波長線路を用いた減衰回路では、４分の１波長線路
とダイオードとグランドとを直列に接続させ、この直列
接続された回路を信号の入出力端子に並列に挿入し、直
列接続された回路に直流電圧の印可をオンオフ制御する
構成を採用したため、入力信号の信号電圧の振幅をひず
むことなく減衰させることができる。
の１波長線路を用いた減衰回路では、４分の１波長線路
とダイオードとグランドとを直列に接続させ、この直列
接続された回路を信号の入出力端子に並列に挿入し、直
列接続された回路に直流電圧の印可をオンオフ制御する
構成を採用したため、入力信号の信号電圧の振幅をひず
むことなく減衰させることができる。
【００３８】また、直列接続された回路への直流電圧の
印可のオンオフ制御により、減衰回路の動作のオンオフ
制御を行うことができる。
印可のオンオフ制御により、減衰回路の動作のオンオフ
制御を行うことができる。
【図１】本発明の一実施例を示す４分の１波長線路を用
いた減衰回路の回路図。
いた減衰回路の回路図。
【図２】図１に示した減衰回路に直流電圧を印可したと
きの入出力信号の時間に対する信号電圧の振幅特性を示
す特性図。
きの入出力信号の時間に対する信号電圧の振幅特性を示
す特性図。
【図３】図１に示した減衰回路に直流電圧を印可しない
ときの入出力信号の時間に対する信号電圧の振幅特性を
示す特性図。
ときの入出力信号の時間に対する信号電圧の振幅特性を
示す特性図。
【図４】本発明の他の実施例を示す４分の１波長線路を
用いた減衰回路の回路図。
用いた減衰回路の回路図。
【図５】図４に示した減衰回路に直流電圧を印可したと
きの入出力信号の時間に対する信号電圧の振幅特性を示
す特性図。
きの入出力信号の時間に対する信号電圧の振幅特性を示
す特性図。
【図６】図４に示した減衰回路に直流電圧を印可しない
ときの入出力信号の時間に対する信号電圧の振幅特性を
示す特性図。
ときの入出力信号の時間に対する信号電圧の振幅特性を
示す特性図。
【図７】従来技術を示すリミッタ回路付サーキュレー
タ。
タ。
【図８】図７に示した回路の入出力信号の時間に対する
信号電圧の振幅特性を示す特性図。
信号電圧の振幅特性を示す特性図。
１ 入力端子 ２ 第一のバイパスコンデンサ ３ 第二のバイパスコンデンサ ４ チョークコイル ５ ４分の１波長線路 ６ ダイオード ７ 出力端子 ８ 直流電圧入力端子 ９ 第一のチョークコイル １０ 第一の４分の１波長線路 １１ 第一のダイオード １２ 第二のチョークコイル １３ 第二の４分の１波長線路 １４ 第二のダイオード １５ 第三のチョークコイル １６ 第三の４分の１波長線路 １７ 第三のダイオード １８ 第一の直流電圧入力端子 １９ 第二の直流電圧入力端子 ２０ 第三の直流電圧入力端子 ２１ 第一の入出力端子 ２２ 第一の４分の１波長変成器 ２３ サーキュレータ ２４ 第二の４分の１波長変成器 ２５ 第二の入出力端子 ２６ 第一のショットキーバリアダイオード ２７ 第三の４分の１波長変成器 ２８ 第三の入出力端子 ２９ 第二のショットキーバリアダイオード ３０ 接続点
Claims (6)
- 【請求項１】 入力信号の入力端子および出力端子の接
続点とグランド間に設けられた４分の１波長線路と、前
記４分の１波長線路の前記接続点側の端部からみたイン
ピーダンスを開放あるいは短絡とする制御手段とを有す
ることを特徴とする４分の１波長線路を用いた減衰回
路。 - 【請求項２】 前記制御手段が、前記４分の１波長線路
と前記グランド間に設けられたダイオードを有し、直流
電流を前記４分の１波長線路を介して前記ダイオードに
供給するか否かによって前記インピーダンスを開放ある
いは短絡するすることを特徴とする請求項１記載の４分
の１波長線路を用いた減衰回路。 - 【請求項３】 前記直流電流が供給されるとき、前記入
力信号はそのまま出力され、前記直流電流が供給されな
いとき、前記入力信号が減衰されることを特徴とする請
求項２記載の４分の１波長線路を用いた減衰回路。 - 【請求項４】 前記直流電流を供給する直流電圧入力端
子と前記接続点間に挿入されたチョークコイルと、前記
入力端子と前記接続点間に接続された第一のバイパスコ
ンデンサと、前記出力端子と前記接続点間に挿入された
第二のバイパスコンデンサと、を有することを特徴とす
る請求項１記載の４分の１波長線路を用いた減衰回路。 - 【請求項５】 前記４分の１波長線路の固有周波数が、
前記入力信号の周波数と等しいことを特徴とする請求項
１記載の４分の１波長線路を用いた減衰回路。 - 【請求項６】 前記４分の１波長線路が複数個並列に設
けられた請求項１記載の４分の１波長線路を用いた減衰
回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6281895A JPH08265005A (ja) | 1995-03-22 | 1995-03-22 | ４分の１波長線路を用いた減衰回路 |
| US08/612,311 US5808520A (en) | 1995-03-22 | 1996-03-07 | Attenuating circuit using quarter-wave lines |
| CA002171906A CA2171906A1 (en) | 1995-03-22 | 1996-03-15 | Attenuating circuit using a quarter-wave line(s) |
| EP96301882A EP0734119A3 (en) | 1995-03-22 | 1996-03-20 | Attenuating circuit using a quarter-wave line (s) |
| KR1019960007698A KR960036291A (ko) | 1995-03-22 | 1996-03-21 | 1/4 파장 선로를 이용한 감쇠 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6281895A JPH08265005A (ja) | 1995-03-22 | 1995-03-22 | ４分の１波長線路を用いた減衰回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08265005A true JPH08265005A (ja) | 1996-10-11 |
Family
ID=13211302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6281895A Pending JPH08265005A (ja) | 1995-03-22 | 1995-03-22 | ４分の１波長線路を用いた減衰回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5808520A (ja) |
| EP (1) | EP0734119A3 (ja) |
| JP (1) | JPH08265005A (ja) |
| KR (1) | KR960036291A (ja) |
| CA (1) | CA2171906A1 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260802A (ja) * | 1989-03-31 | 1990-10-23 | Nec Corp | ストリップライン型ダイオード減衰器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3559109A (en) * | 1969-08-22 | 1971-01-26 | Itt | Microwave switch |
| JPS5744314A (en) * | 1980-08-29 | 1982-03-12 | Nec Corp | Variable attenuator |
| SU1345275A1 (ru) * | 1985-12-24 | 1987-10-15 | Новосибирский электротехнический институт | Аттенюатор |
| JPS6449413A (en) * | 1987-08-20 | 1989-02-23 | Nec Corp | Bridging t-type variable resistance attenuator |
| JPS6474643A (en) * | 1987-09-17 | 1989-03-20 | Fujitsu Ltd | Execution right transfer control system |
-
1995
- 1995-03-22 JP JP6281895A patent/JPH08265005A/ja active Pending
-
1996
- 1996-03-07 US US08/612,311 patent/US5808520A/en not_active Expired - Fee Related
- 1996-03-15 CA CA002171906A patent/CA2171906A1/en not_active Abandoned
- 1996-03-20 EP EP96301882A patent/EP0734119A3/en not_active Withdrawn
- 1996-03-21 KR KR1019960007698A patent/KR960036291A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260802A (ja) * | 1989-03-31 | 1990-10-23 | Nec Corp | ストリップライン型ダイオード減衰器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0734119A2 (en) | 1996-09-25 |
| US5808520A (en) | 1998-09-15 |
| CA2171906A1 (en) | 1996-09-23 |
| EP0734119A3 (en) | 1998-04-01 |
| KR960036291A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69015663T2 (de) | UHF-linearer Leistungsverstärker mit hohem Wirkungsgrad. | |
| KR930003012B1 (ko) | 무선 주파수 신호 스위칭 스위치 및 그 방법 | |
| US4749949A (en) | Self biasing diode microwave frequency multiplier | |
| US4942375A (en) | Variable attenuation device intended to be inserted between a transmitter circuit and load circuit | |
| JP2001211034A (ja) | 増幅回路 | |
| US4587437A (en) | Coupling/decoupling capacitor multiplier | |
| US4256975A (en) | Limiter circuit for removing nose from demodulated signals | |
| US3327215A (en) | Electronic circuit for selectively connecting a transmitter and a receiver to a single antenna | |
| US3848194A (en) | Automatic gain control circuit | |
| US5414313A (en) | Dual-mode logarithmic amplifier having cascaded stages | |
| US5392004A (en) | Combination amplifier/bias voltage generator | |
| US5642080A (en) | Low noise amplifier in monolithic integrated circuit | |
| US6753716B2 (en) | Balanced load switch | |
| JPH08265005A (ja) | ４分の１波長線路を用いた減衰回路 | |
| US5311155A (en) | Method and apparatus for imparting a linear frequency response to a signal | |
| US4520278A (en) | Electronic switch | |
| DE69909086T2 (de) | Schaltung und deren Verwendung zur Reduzierung von Verzerrungen und Störungen von Rechteckimpulsen | |
| US5952877A (en) | Integrated resistor for continuous time signal processing applications | |
| JP3820120B2 (ja) | 送信機 | |
| JPS6213107A (ja) | 電界効果トランジスタのバイアス回路 | |
| JP3579485B2 (ja) | バイアス回路 | |
| AU703005B2 (en) | Circuit arrangement of an ultra-broadband receiver | |
| DE19953119C2 (de) | Audioverstärker mit einer getakteten Endstufe | |
| EP0561045B1 (de) | Breitband-Verstärkerstufe mit einem Ausgangsanschluss | |
| JP3033492B2 (ja) | 減衰器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971104 |