JPH08263269A - 浮動小数点演算回路 - Google Patents
浮動小数点演算回路Info
- Publication number
- JPH08263269A JPH08263269A JP8107837A JP10783796A JPH08263269A JP H08263269 A JPH08263269 A JP H08263269A JP 8107837 A JP8107837 A JP 8107837A JP 10783796 A JP10783796 A JP 10783796A JP H08263269 A JPH08263269 A JP H08263269A
- Authority
- JP
- Japan
- Prior art keywords
- operand
- exponent part
- mantissa
- input
- exponent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 指数部がバイアス表現された浮動小数点数値
の加算（減算）を行うためには、第１オペランドと第２
オペランドの指数部の減算を行うための加減算器と、指
数部の演算結果を絶対値化するための絶対値化回路が必
要であり、１つの命令を実行するために２つの演算器が
必要となっていた。 【解決手段】 減算手段での減算結果及び記憶手段に記
憶された符号情報に従って、第１オペランドの仮数部を
シフトする第１シフト手段と、減算手段での減算結果及
び記憶手段に記憶された符号情報に従って、第２オペラ
ンドの仮数部をシフトする第２シフト手段と、第１シフ
ト手段から第１オペランドの仮数部を入力し、第２シフ
ト手段から第２オペランドの仮数部を入力して、これら
仮数部の演算を行う演算手段と、前記減算手段は、前記
記憶手段に記憶された符号情報が負の場合に第２オペラ
ンドの指数部から第１オペランドの指数部を減算する。
の加算（減算）を行うためには、第１オペランドと第２
オペランドの指数部の減算を行うための加減算器と、指
数部の演算結果を絶対値化するための絶対値化回路が必
要であり、１つの命令を実行するために２つの演算器が
必要となっていた。 【解決手段】 減算手段での減算結果及び記憶手段に記
憶された符号情報に従って、第１オペランドの仮数部を
シフトする第１シフト手段と、減算手段での減算結果及
び記憶手段に記憶された符号情報に従って、第２オペラ
ンドの仮数部をシフトする第２シフト手段と、第１シフ
ト手段から第１オペランドの仮数部を入力し、第２シフ
ト手段から第２オペランドの仮数部を入力して、これら
仮数部の演算を行う演算手段と、前記減算手段は、前記
記憶手段に記憶された符号情報が負の場合に第２オペラ
ンドの指数部から第１オペランドの指数部を減算する。
Description
【０００１】
【発明の属する技術分野】本発明は、数値を、絶対値表
現された仮数部と符号・バイアス表現された指数部とで
表す浮動小数点数値の演算を行う浮動小数点演算回路に
関するものである。
現された仮数部と符号・バイアス表現された指数部とで
表す浮動小数点数値の演算を行う浮動小数点演算回路に
関するものである。
【０００２】
【従来の技術】浮動小数点は、数値を仮数部と指数部と
で表現するもので、例えば数値ｎは、仮数部をａ、指数
部をｂとすると、ｎ＝ａ・ｒb（ｒは基数）で表され
る。
で表現するもので、例えば数値ｎは、仮数部をａ、指数
部をｂとすると、ｎ＝ａ・ｒb（ｒは基数）で表され
る。
【０００３】また、指数部は、符号を付して表現された
り、ある特定の数を基準とし、その数に対する大小で表
すバイアス表現で表される。
り、ある特定の数を基準とし、その数に対する大小で表
すバイアス表現で表される。
【０００４】浮動小数点で表現された数値を用いて演算
を行う場合、固定小数点で表現された数値を用いて演算
を行う場合に比べ、広い範囲（広いダイナミックレン
ジ）での数の演算が可能である。
を行う場合、固定小数点で表現された数値を用いて演算
を行う場合に比べ、広い範囲（広いダイナミックレン
ジ）での数の演算が可能である。
【０００５】このため、扱う数値範囲を広く要求される
（広いダイナミックレンジが要求される）用途において
は、浮動小数点で表現された数値の演算を行う浮動小数
点演算回路が用いられている。
（広いダイナミックレンジが要求される）用途において
は、浮動小数点で表現された数値の演算を行う浮動小数
点演算回路が用いられている。
【０００６】ここで、指数部がバイアス表現された２つ
の数値、ｍ＝ａ・ｒcとｎ＝ｂ・ｒd（但し、ｃ＞ｄ）の
浮動小数点数値の加算を考えてみる。この場合、加算結
果（和）は、 ｍ＋ｎ＝（ａ＋ｂc-d）・ｒc となる。
の数値、ｍ＝ａ・ｒcとｎ＝ｂ・ｒd（但し、ｃ＞ｄ）の
浮動小数点数値の加算を考えてみる。この場合、加算結
果（和）は、 ｍ＋ｎ＝（ａ＋ｂc-d）・ｒc となる。
【０００７】このように、浮動小数点数値の加減算を実
行する場合には、第１オペランドの指数部と第２オペラ
ンドの指数部の減算を行い、その結果から桁合わせを行
うために一方の仮数部をシフトする必要がある。
行する場合には、第１オペランドの指数部と第２オペラ
ンドの指数部の減算を行い、その結果から桁合わせを行
うために一方の仮数部をシフトする必要がある。
【０００８】図２は、従来の浮動小数点演算回路の概略
構成図の一例である。
構成図の一例である。
【０００９】図２において、（１）は、浮動小数点数値
である第１オペランドをクロック（ＣＫ）に同期して入
力する第１入力レジスタで、オペランドは符号・バイア
ス表現された指数部及び絶対値表現された仮数部から構
成される。
である第１オペランドをクロック（ＣＫ）に同期して入
力する第１入力レジスタで、オペランドは符号・バイア
ス表現された指数部及び絶対値表現された仮数部から構
成される。
【００１０】（２）は、第１入力レジスタ（１）と同様
に、浮動小数点数値である第２オペランドをクロック
（ＣＫ）に同期して入力する第２レジスタである。
に、浮動小数点数値である第２オペランドをクロック
（ＣＫ）に同期して入力する第２レジスタである。
【００１１】（３）は、第１入力レジスタ（１）に入力
された第１オペランドの指数部と第２入力レジスタ
（２）に入力された第２オペランドの指数部の加減算を
行い、第１オペランド若しくは第２オペランドのうち、
桁合わせを施すオペランド及びシフト数の決定を行う加
減算器である。
された第１オペランドの指数部と第２入力レジスタ
（２）に入力された第２オペランドの指数部の加減算を
行い、第１オペランド若しくは第２オペランドのうち、
桁合わせを施すオペランド及びシフト数の決定を行う加
減算器である。
【００１２】（４）は、加減算器（３）における減算結
果を、仮数部の桁合わせを行うためのシフト数とするた
めに絶対値化する絶対値化回路である。
果を、仮数部の桁合わせを行うためのシフト数とするた
めに絶対値化する絶対値化回路である。
【００１３】（５）は、第１入力レジスタ（１）から入
力される第１オペランドの仮数部に対して、加減算器
（３）における指数部の演算結果の符号及び絶対値化回
路（４）でのシフト数により桁合わせを行う第１シフタ
である。
力される第１オペランドの仮数部に対して、加減算器
（３）における指数部の演算結果の符号及び絶対値化回
路（４）でのシフト数により桁合わせを行う第１シフタ
である。
【００１４】（６）は、第２入力レジスタ（２）から入
力される第１オペランドの仮数部に対して、加減算器
（３）における指数部の演算結果の符号及び絶対値化回
路（４）でのシフト数により桁合わせを行う第２シフタ
である。
力される第１オペランドの仮数部に対して、加減算器
（３）における指数部の演算結果の符号及び絶対値化回
路（４）でのシフト数により桁合わせを行う第２シフタ
である。
【００１５】第１シフタ（５）及び第２シフタ（６）に
おける桁合わせは、第１オペランドの桁数が第２オペラ
ンドの桁数よりも大きい場合には、第２オペランドに対
してシフトが施され、また第２オペランドの桁数が第１
オペランドよりも大きい場合には、第１オペランドに対
してシフトが施される。
おける桁合わせは、第１オペランドの桁数が第２オペラ
ンドの桁数よりも大きい場合には、第２オペランドに対
してシフトが施され、また第２オペランドの桁数が第１
オペランドよりも大きい場合には、第１オペランドに対
してシフトが施される。
【００１６】尚、浮動小数点乗算時には、シフトは行わ
れない。
れない。
【００１７】（８）は入力レジスタ（１）及び（２）か
ら入力された、入力オペランドに対して乗算を行う乗算
器である。
ら入力された、入力オペランドに対して乗算を行う乗算
器である。
【００１８】（７）は第１入力レジスタ（１）及び第２
入力レジスタ（２）から入力され、桁合わせされた２つ
のオペランドに対して加減算、論理和、論理積などの算
術論理演算を行う演算回路（ＡＬＵ）である。
入力レジスタ（２）から入力され、桁合わせされた２つ
のオペランドに対して加減算、論理和、論理積などの算
術論理演算を行う演算回路（ＡＬＵ）である。
【００１９】（８）は第１入力レジスタ（１）及び第２
入力レジスタ（２）から入力された、２つの入力オペラ
ンド（仮数部）に対して乗算を行う乗算器である。
入力レジスタ（２）から入力された、２つの入力オペラ
ンド（仮数部）に対して乗算を行う乗算器である。
【００２０】（９）は、演算回路（ＡＬＵ）（７）、乗
算器（８）において演算された演算結果と入力された第
１オペランド及び第２オペランドの指数部を用いて出力
の正規化を行う正規化回路である。
算器（８）において演算された演算結果と入力された第
１オペランド及び第２オペランドの指数部を用いて出力
の正規化を行う正規化回路である。
【００２１】（１０）は、正規化回路（９）にて正規化
され出力された浮動小数点数値に対して、切り捨て、切
り上げ、あるいは四捨五入等の丸め処理を行う丸め処理
回路である。
され出力された浮動小数点数値に対して、切り捨て、切
り上げ、あるいは四捨五入等の丸め処理を行う丸め処理
回路である。
【００２２】斯様な回路において、指数部がバイアス表
現された浮動小数点数値の加算（減算）を実行する場合
には、入力されたオペランドの仮数部の桁合わせのため
に、加減算器（３）で第１オペランドの指数部と第２オ
ペランドの指数部の減算を行い、更にその減算結果に対
して、絶対値化回路（４）で絶対値化を行って、シフタ
におけるシフト数を算出する必要があった。
現された浮動小数点数値の加算（減算）を実行する場合
には、入力されたオペランドの仮数部の桁合わせのため
に、加減算器（３）で第１オペランドの指数部と第２オ
ペランドの指数部の減算を行い、更にその減算結果に対
して、絶対値化回路（４）で絶対値化を行って、シフタ
におけるシフト数を算出する必要があった。
【００２３】
【発明が解決しようとする課題】即ち、指数部がバイア
ス表現された浮動小数点数値の加算（減算）を行うため
には、第１オペランドの指数部と第２オペランドの指数
部の減算を行うための加減算器（３）と、指数部の演算
結果を絶対値化するための絶対値化するための絶対値化
回路（４）（通常加減算器で構成される）が必要であ
り、１つの命令を実行するために２つの演算器（加減算
器）が必要となる。
ス表現された浮動小数点数値の加算（減算）を行うため
には、第１オペランドの指数部と第２オペランドの指数
部の減算を行うための加減算器（３）と、指数部の演算
結果を絶対値化するための絶対値化するための絶対値化
回路（４）（通常加減算器で構成される）が必要であ
り、１つの命令を実行するために２つの演算器（加減算
器）が必要となる。
【００２４】このため、従来の浮動小数点演算回路で
は、ハードウエア規模が大きくなり、回路の小型化を阻
む一要因となっていた。
は、ハードウエア規模が大きくなり、回路の小型化を阻
む一要因となっていた。
【００２５】
【課題を解決するための手段】本発明は、指数部と絶対
値表現された仮数部からなる数値をオペランドとして入
力し、オペランド間で演算を行う浮動小数点演算回路に
おいて、第１オペランドを入力する第１入力手段と、第
２オペランドを入力する第２入力手段と、第１入力手段
に入力された第１オペランドの指数部と第２入力手段に
入力された第２オペランドの指数部との減算を被減数の
入れ替えを可能に行う減算手段と、該減算手段により第
１オペランドの指数部から第２オペランドの指数部を減
算したときの減算結果の符号情報を記憶する記憶手段
と、前記減算手段での減算結果及び記憶手段に記憶され
た符号情報に従って、第１オペランドの仮数部をシフト
する第１シフト手段と、減算手段での減算結果及び記憶
手段に記憶された符号情報に従って、第２オペランドの
仮数部をシフトする第２シフト手段と、第１シフト手段
から第１オペランドの仮数部を入力し、第２シフト手段
から第２オペランドの仮数部を入力して、これら仮数部
の演算を行う演算手段とを備え、前記減算手段は、前記
記憶手段に記憶された符号情報が負の場合に第２オペラ
ンドの指数部から第１オペランドの指数部を減算するこ
とを特徴とする。
値表現された仮数部からなる数値をオペランドとして入
力し、オペランド間で演算を行う浮動小数点演算回路に
おいて、第１オペランドを入力する第１入力手段と、第
２オペランドを入力する第２入力手段と、第１入力手段
に入力された第１オペランドの指数部と第２入力手段に
入力された第２オペランドの指数部との減算を被減数の
入れ替えを可能に行う減算手段と、該減算手段により第
１オペランドの指数部から第２オペランドの指数部を減
算したときの減算結果の符号情報を記憶する記憶手段
と、前記減算手段での減算結果及び記憶手段に記憶され
た符号情報に従って、第１オペランドの仮数部をシフト
する第１シフト手段と、減算手段での減算結果及び記憶
手段に記憶された符号情報に従って、第２オペランドの
仮数部をシフトする第２シフト手段と、第１シフト手段
から第１オペランドの仮数部を入力し、第２シフト手段
から第２オペランドの仮数部を入力して、これら仮数部
の演算を行う演算手段とを備え、前記減算手段は、前記
記憶手段に記憶された符号情報が負の場合に第２オペラ
ンドの指数部から第１オペランドの指数部を減算するこ
とを特徴とする。
【００２６】
【発明の実施の形態】図１に、本発明の浮動小数点演算
回路の一実施の形態の概略構成図を示す。
回路の一実施の形態の概略構成図を示す。
【００２７】尚、図２と同じ部分には同一符号を付して
説明を省略する。
説明を省略する。
【００２８】本発明の実施の形態が図２と異なるところ
は、絶対値化回路（４）は構成になく、加減算器（１
１）がオペランドの仮数部の桁合わせのためのシフト数
を決定するために、第１オペランドの指数部と第２オペ
ランドの指数部との減算を行う場合、被減数の入れ替え
が可能に、第１オペランドの指数部から第２オペランド
の指数部を減じる演算と、第２オペランドの指数部から
第１オペランドの指数部を減じる演算を選択的に行う減
算手段としての機能を有することである。
は、絶対値化回路（４）は構成になく、加減算器（１
１）がオペランドの仮数部の桁合わせのためのシフト数
を決定するために、第１オペランドの指数部と第２オペ
ランドの指数部との減算を行う場合、被減数の入れ替え
が可能に、第１オペランドの指数部から第２オペランド
の指数部を減じる演算と、第２オペランドの指数部から
第１オペランドの指数部を減じる演算を選択的に行う減
算手段としての機能を有することである。
【００２９】更に、本発明の実施の形態では、該加減算
器（１１）により第１オペランドの指数部から第２オペ
ランドの指数部が減算されたときの減算結果の符号を符
号情報として正ならば”０”を、負ならば”１”を記憶
する記憶手段としての符号レジスタ（１２）を備えてい
る。
器（１１）により第１オペランドの指数部から第２オペ
ランドの指数部が減算されたときの減算結果の符号を符
号情報として正ならば”０”を、負ならば”１”を記憶
する記憶手段としての符号レジスタ（１２）を備えてい
る。
【００３０】この符号レジスタ（１２）は、符号情報の
保持をシステムロック（ＣＫ）と逆位相のクロック（Ｃ
ＫＢ）（例え場１システムクロック中でHighからLowに
状態が変わるときにLowからHighに状態が変わるクロッ
ク）に同期して行う。
保持をシステムロック（ＣＫ）と逆位相のクロック（Ｃ
ＫＢ）（例え場１システムクロック中でHighからLowに
状態が変わるときにLowからHighに状態が変わるクロッ
ク）に同期して行う。
【００３１】斯様な回路において、浮動小数点演算命令
実行時には、第１入力レジスタ（１）と第２入力レジス
タ（２）夫々に、クロック（ＣＫ）と同期して第１オペ
ランドと第２オペランドが入力されると、第１オペラン
ドの指数部と第２オペランドの指数部が加減算器（１
１）に入力され、第１オペランドの指数部から第２オペ
ランドの指数部を減じる演算が行われる。
実行時には、第１入力レジスタ（１）と第２入力レジス
タ（２）夫々に、クロック（ＣＫ）と同期して第１オペ
ランドと第２オペランドが入力されると、第１オペラン
ドの指数部と第２オペランドの指数部が加減算器（１
１）に入力され、第１オペランドの指数部から第２オペ
ランドの指数部を減じる演算が行われる。
【００３２】この加減算器（１１）における減算結果の
うち、符号情報（符号ビット）がクロック（ＣＫ）の逆
相のクロックである（ＣＫＢ）に同期して符号レジスタ
（１２）に取り込まれる。即ち、符号レジスタ（１２）
はシステムサイクルの後半から状態が更新されることに
なる。
うち、符号情報（符号ビット）がクロック（ＣＫ）の逆
相のクロックである（ＣＫＢ）に同期して符号レジスタ
（１２）に取り込まれる。即ち、符号レジスタ（１２）
はシステムサイクルの後半から状態が更新されることに
なる。
【００３３】そして、符号レジスタ（１２）に取り込ま
れた符号情報が、”０”（減算結果が正）のときには加
減算器（１１）における減算結果はそのままの状態と
し、”１”（減算結果が負）のときには、加減算器（１
１）では、システムサイクルの後半において、第２オペ
ランドの指数部から第１オペランドの指数部を減じる演
算を実行して減算結果を指数部の減算結果とする。
れた符号情報が、”０”（減算結果が正）のときには加
減算器（１１）における減算結果はそのままの状態と
し、”１”（減算結果が負）のときには、加減算器（１
１）では、システムサイクルの後半において、第２オペ
ランドの指数部から第１オペランドの指数部を減じる演
算を実行して減算結果を指数部の減算結果とする。
【００３４】このとき、第２オペランドの指数部からの
第１オペランドの指数部の減算結果は必ずゼロより大き
くなり、従って、システムサイクルは後半に加減算器
（１１）から出力される減算結果は常に正となる。
第１オペランドの指数部の減算結果は必ずゼロより大き
くなり、従って、システムサイクルは後半に加減算器
（１１）から出力される減算結果は常に正となる。
【００３５】次に、逆相クロック（ＣＫＢ）に同期して
符号レジスタ（１２）に保持されている第１オペランド
の指数部から第２オペランドの指数部を減算した結果の
符号情報とシステムサイクルの後半に加減算器（１１）
から出力されているオペランドの指数部間の値により、
仮数部の桁合わせのためのシフトが第１シフタ（５）あ
るいあは第２シフタ（６）で行われる。
符号レジスタ（１２）に保持されている第１オペランド
の指数部から第２オペランドの指数部を減算した結果の
符号情報とシステムサイクルの後半に加減算器（１１）
から出力されているオペランドの指数部間の値により、
仮数部の桁合わせのためのシフトが第１シフタ（５）あ
るいあは第２シフタ（６）で行われる。
【００３６】即ち、符号レジスタ（１２）に保持されて
いる符号情報が、”０”（減算結果が正、第１オペラン
ドの指数部＞第２オペランドの指数部）のときには、第
２シフタ（６）に格納された第２オペランドの仮数部に
対して、符号情報が”１”（減算結果が負、第１オペラ
ンドの指数部＜第２オペランドの指数部）のときには第
１シフタ（５）に格納された第１オペランドの仮数部に
対して、加減算器（１１）から出力される減算結果の値
の数だけシフト動作が施される。
いる符号情報が、”０”（減算結果が正、第１オペラン
ドの指数部＞第２オペランドの指数部）のときには、第
２シフタ（６）に格納された第２オペランドの仮数部に
対して、符号情報が”１”（減算結果が負、第１オペラ
ンドの指数部＜第２オペランドの指数部）のときには第
１シフタ（５）に格納された第１オペランドの仮数部に
対して、加減算器（１１）から出力される減算結果の値
の数だけシフト動作が施される。
【００３７】例えば、加減算器（１１）では１２ビット
を扱い、第１第２オペランドの指数部は共に８ビットの
データであるとし、１６進数表現で第１オペランドの指
数部が８０Ｈ、第２オペランドの指数部が９０Ｈの場合
には次のように処理が行われる。
を扱い、第１第２オペランドの指数部は共に８ビットの
データであるとし、１６進数表現で第１オペランドの指
数部が８０Ｈ、第２オペランドの指数部が９０Ｈの場合
には次のように処理が行われる。
【００３８】システムサイクルの前半で、加減算器（１
１）で８０Ｈ−９０Ｈの演算が行われ、減算結果はＦＦ
０Ｈとなり、逆相クロック（ＣＫＢ）の立ち上がりで符
号レジスタ（１２）に符号情報として”１”が保持され
る。符号レジスタ（１２）に保持される符号情報が”
１”であるので、加減算器（１１）ではシステムサイク
ルの後半で９０Ｈ−８０Ｈの演算が行われ、減算結果と
して１０Ｈが出力される。
１）で８０Ｈ−９０Ｈの演算が行われ、減算結果はＦＦ
０Ｈとなり、逆相クロック（ＣＫＢ）の立ち上がりで符
号レジスタ（１２）に符号情報として”１”が保持され
る。符号レジスタ（１２）に保持される符号情報が”
１”であるので、加減算器（１１）ではシステムサイク
ルの後半で９０Ｈ−８０Ｈの演算が行われ、減算結果と
して１０Ｈが出力される。
【００３９】そして、符号レジスタ（１２）に保持され
ている符号情報が”１”であるので、第１シフタ（５）
において、加減算器（１１）から出力される減算結果の
値１０Ｈに従って、第１オペランドの仮数部が１６ビッ
トシフトされ、仮数部の桁合わせがなされる。
ている符号情報が”１”であるので、第１シフタ（５）
において、加減算器（１１）から出力される減算結果の
値１０Ｈに従って、第１オペランドの仮数部が１６ビッ
トシフトされ、仮数部の桁合わせがなされる。
【００４０】このように、桁合わせがされた第１オペラ
ンドの仮数部と第２オペランドの仮数部は、演算命令に
応じて、演算回路（ＡＬＵ）（７）や乗算器（８）に入
力され、入力された２つのオペランドの仮数部に対する
演算が命令に応じて行われる。
ンドの仮数部と第２オペランドの仮数部は、演算命令に
応じて、演算回路（ＡＬＵ）（７）や乗算器（８）に入
力され、入力された２つのオペランドの仮数部に対する
演算が命令に応じて行われる。
【００４１】演算回路（７）や乗算器（８）における仮
数部の演算結果は、加減算器（１１）における指数部の
演算結果と共に正規化回路（９）に入力され、正規化回
路（９）で数値の正規化が行われ、更に丸め回路（１
０）で丸め処理が施されて浮動小数点の演算結果として
出力される。
数部の演算結果は、加減算器（１１）における指数部の
演算結果と共に正規化回路（９）に入力され、正規化回
路（９）で数値の正規化が行われ、更に丸め回路（１
０）で丸め処理が施されて浮動小数点の演算結果として
出力される。
【００４２】
【発明の効果】本発明は、以上の説明から明らかなよう
に、第１オペランドの指数部と第２オペランドの指数部
との減算を被減数の入れ替えが可能に行える加減算器と
第１オペランドの指数部から第２オペランドの指数部を
減算した結果の符号情報を記憶しておく符号レジスタを
備えることにより、浮動小数点演算回路において仮数部
の桁合わせが必要な演算の実行時には、符号レジスタに
保持された符号情報に応じて加減算器かる常に正の減算
結果が出力され、その符号情報に応じて第１オペランド
か、第２オペランドのいずれかの仮数部に対して加減算
器から出力される減算結果の値だけ桁合わせのシフトが
行われる。
に、第１オペランドの指数部と第２オペランドの指数部
との減算を被減数の入れ替えが可能に行える加減算器と
第１オペランドの指数部から第２オペランドの指数部を
減算した結果の符号情報を記憶しておく符号レジスタを
備えることにより、浮動小数点演算回路において仮数部
の桁合わせが必要な演算の実行時には、符号レジスタに
保持された符号情報に応じて加減算器かる常に正の減算
結果が出力され、その符号情報に応じて第１オペランド
か、第２オペランドのいずれかの仮数部に対して加減算
器から出力される減算結果の値だけ桁合わせのシフトが
行われる。
【００４３】このため、桁合わせを行うためのシフト数
を絶対値化する絶対値化回路が不要になり、指数部演算
のための回路規模が縮小化できる。そして、浮動小数点
演算回路の規模の縮小を図ることができる。
を絶対値化する絶対値化回路が不要になり、指数部演算
のための回路規模が縮小化できる。そして、浮動小数点
演算回路の規模の縮小を図ることができる。
【図１】本発明の浮動小数点演算回路の一実施の形態の
概略構成図である。
概略構成図である。
【図２】従来の浮動小数点演算回路の概略構成図であ
る。
る。
１・・・・・第１入力レジスタ（第１入力手段） ２・・・・・第２入力レジスタ（第２入力手段） ５・・・・・第１シフタ（第１シフト手段） ６・・・・・第２シフタ（第２シフト手段） ７・・・・・演算回路（演算手段） ８・・・・・乗算器 ９・・・・・正規化回路 １０・・・・・丸め回路 １１・・・・・加減算器（減算手段） １２・・・・・符号レジスタ（記憶手段）
Claims (1)
- 【請求項１】 指数部と絶対値表現された仮数部からな
る数値をオペランドとして入力し、オペランド間で演算
を行う浮動小数点演算回路において、 第１オペランドを入力する第１入力手段と、第２オペラ
ンドを入力する第２入力手段と、 第１入力手段に入力された第１オペランドの指数部と第
２入力手段に入力された第２オペランドの指数部との減
算を被減数の入れ替えを可能に行う減算手段と、 該減算手段により第１オペランドの指数部から第２オペ
ランドの指数部を減算したときの減算結果の符号情報を
記憶する記憶手段と、 前記減算手段での減算結果及び記憶手段に記憶された符
号情報に従って、第１オペランドの仮数部をシフトする
第１シフト手段と、減算手段での減算結果及び記憶手段
に記憶された符号情報に従って、第２オペランドの仮数
部をシフトする第２シフト手段と、 第１シフト手段から第１オペランドの仮数部を入力し、
第２シフト手段から第２オペランドの仮数部を入力し
て、これら仮数部の演算を行う演算手段とを備え、 前記減算手段は、前記記憶手段に記憶された符号情報が
負の場合に第２オペランドの指数部から第１オペランド
の指数部を減算することを特徴とする浮動小数点演算回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8107837A JPH08263269A (ja) | 1996-04-26 | 1996-04-26 | 浮動小数点演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8107837A JPH08263269A (ja) | 1996-04-26 | 1996-04-26 | 浮動小数点演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08263269A true JPH08263269A (ja) | 1996-10-11 |
Family
ID=14469310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8107837A Pending JPH08263269A (ja) | 1996-04-26 | 1996-04-26 | 浮動小数点演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08263269A (ja) |
-
1996
- 1996-04-26 JP JP8107837A patent/JPH08263269A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10019231B2 (en) | Apparatus and method for fixed point to floating point conversion and negative power of two detector | |
| JPH02196328A (ja) | 浮動小数点演算装置 | |
| US5111421A (en) | System for performing addition and subtraction of signed magnitude floating point binary numbers | |
| US4758974A (en) | Most significant digit location | |
| US4594680A (en) | Apparatus for performing quadratic convergence division in a large data processing system | |
| GB2549153B (en) | Apparatus and method for supporting a conversion instruction | |
| JP2822399B2 (ja) | 対数関数演算装置 | |
| US6598065B1 (en) | Method for achieving correctly rounded quotients in algorithms based on fused multiply-accumulate without requiring the intermediate calculation of a correctly rounded reciprocal | |
| JPH0346024A (ja) | 浮動小数点演算器 | |
| JPH0540605A (ja) | 浮動小数点乗算装置 | |
| JPH08263269A (ja) | 浮動小数点演算回路 | |
| JPH04172526A (ja) | 浮動小数点除算器 | |
| JPS63158626A (ja) | 演算処理装置 | |
| JP2761145B2 (ja) | 開平演算装置 | |
| JPH0251732A (ja) | 浮動小数点演算器 | |
| JPH11102353A (ja) | 浮動小数点積和演算器 | |
| JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
| JP3100868B2 (ja) | 浮動小数点数のための算術演算装置 | |
| JPS59136849A (ja) | 除算装置 | |
| JP3124286B2 (ja) | 浮動小数点数演算装置 | |
| JPH0285922A (ja) | 演算回路 | |
| JP2792998B2 (ja) | 加減算回路を用いた型変換装置 | |
| JPH0778724B2 (ja) | 除算器 | |
| JPH0361224B2 (ja) | ||
| JPH0540609A (ja) | 浮動小数点除算装置 |