JPH08258267A - インターリーブ方式のインクジェット記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 インクジェットプリントヘッドにおいて各エ
ミッタへのパルスの印加タイミングをインターリーブさ
せて、記録時間を短縮する。 【解決手段】 インクジェット記録装置で、インク液滴
を噴射する複数のエミッタの各々に複数のパルスを印加
する。複数のパルスは、インク温度を一定温度にするた
めの先駆パルス６２と、実際にインクを噴射させるため
の印刷パルス６４を含む。これら複数のパルスのエミッ
タへの印加タイミングを、コントローラによって制御す
る。エミッタ全体を、それぞれが複数のエミッタを含む
複数のエミッタ列にグループ分けし、どのエミッタ列も
他のエミッタ列と同時にパルスを受けることがないよう
に、エミッタへのパルスの印加をインターリーブさせ
る。これにより、記録速度を最大にする一方で電源容量
を最小にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はインクジェット記録
装置に関し、特に、画像データに基づいて記録媒体上に
画像を形成するインクジェット記録装置に関する。

【０００２】

【従来の技術】一般に、熱インクジェットのプリントヘ
ッドは複数のエミッタから選択的にインク液滴を噴射し
て、紙などの受像媒体上に所望の画像を形成する。プリ
ントヘッドは、インクを受像媒体に向けて噴射するエミ
ッタのアレイを備える。キャリッジ型のインクジェット
プリントヘッドでは、プリントヘッドは受像媒体に対し
て左右方向に移動し、プリントヘッドの高さに対応する
スワス（swath ：帯状の帯域）ごとに画像データを印刷
する。あるいは、アレイを受像部材の幅全体にわたるよ
うに構成した場合は、フルワイド（全幅）のプリントヘ
ッドが形成される。フルワイドのプリントヘッドでは、
受像媒体がエミッタアレイに対して垂直方向に搬送され
る間、静止位置にある。

【０００３】インクジェットプリントヘッドは通常、毛
細チャネルのような複数のインク通路を有する。各チャ
ネルはノズルを有し、それぞれがインク供給マニホルド
に接続される。マニホルドから供給されるインクは、各
チャネルに形成された抵抗発熱体が適切な信号を受信し
て、発熱体に隣接するチャネル部分のインクが瞬間的に
加熱、気化されるまで、チャネル内に保持される。チャ
ネル内でインクの一部が瞬間的に気化することによって
微細な泡（バブル）が生じ、このバブルが一定量のイン
ク（インク液滴、あるいは主インク滴とその周囲のさら
に細かいインク微粒群）をエミッタから受像部材上に噴
出させる。ホーキンス（Ｈａｗｋｉｎｓ）の米国特許第
4,774,530 号は、典型的なインクジェットプリンタの一
般配置構成を示している。

【０００４】ダン（Ｄｕｎｎ）の米国特許第4,982,119
号は、サーマルインクジェットペンを用いたグレースケ
ール（gray scale）印刷方法および装置を開示する。噴
射レジスタが複数のパルスによって駆動され、ノズルか
らインク液滴を噴射する。インクの噴射を引き起こす噴
射パルス信号に先立ち、まずインクを加温するための予
熱パルス信号をレジスタに印加することによって、チャ
ンバ内でインクをあらかじめ所定温度に暖める。予熱パ
ルスは噴射パルスを印加する前に連続して発生される複
数のパルスであり、これによって所望量の熱エネルギー
をインクに与える。予熱パルスを印加してインクをあら
かじめ暖めることによって、インク液滴の体積が増大す
るが、加温の度合いを変えることによって、噴射パルス
で噴射するインク液滴の量（体積）を調整し、複数の中
間トーンを有するグレイスケール印刷を達成する。

【０００５】ヨーロッパ特許出願第0 496 525 A1号は、
記録ヘッドの発熱体で生成された熱エネルギーでインク
を噴射するインクジェット記録方法および装置を開示す
る。この発明の実施形態によれば、駆動手段を用いて、
噴射されるインク液滴に対応する発熱体に複数の駆動信
号を印加する。複数の駆動信号とは、発熱体に隣接する
インクの温度をバブルを発生させない程度に上昇させる
第１駆動信号と、第１駆動信号の後に間隔をおいて発信
され、実際にインクを噴射させるための第２駆動信号と
を含むものである。第１駆動信号のパルス幅は、インク
噴射量を調整するために変更可能となっている。

【０００６】また、ヨーロッパ特許出願第0 505 154 A2
号では、記録ヘッドの温度変化に基づいて記録ヘッドに
供給する駆動信号を変更することによって、インクの噴
射量を制御するサーマルインクジェット記録方法および
装置を開示する。インク温度を制御するためにまず予熱
パルスを印加する。このパルス値は、インクに発泡現象
が生じない値に設定される。所定の時間間隔をおいて、
インクにバブルを生じさせるための主熱パルスを印加
し、噴射口からインク液滴（あるいは主インク滴とそれ
を取り巻くインク微粒）を噴射させる。

【０００７】なお、本出願時点では未公知である特願平
７ー６３０７１号には、インクスポットを生成するため
の、少なくともひとつの発熱体を有するプリンタの電力
制御システムが開示されている。このシステムは、プリ
ントヘッドにサーミスタを配置してプリントヘッドの温
度検出を行う。検出した温度に基づき、少なくともひと
つの発熱体に印加するパルスの値を変更、調整して、一
定のスポットサイズを維持する。

【０００８】

【発明が解決しようとする課題】上記の従来例のいずれ
においても、エジェクタ（エミッタ）から一度インク滴
を噴射するのに、発熱体に複数のパルスを印加する。す
なわち、まず予熱パルス（先駆パルス）としてひとつ以
上のパルスを印加し、インクを暖める。引き続いて駆動
パルスを与え、エジェクタからインクを噴射する。この
ような従来のインクジェットプリンタでは、まず第１の
発熱体（列）に先駆パルスと駆動パルスを印加し、次い
で第２の発熱体（列）に先駆パルスと駆動パルスを印加
するという具合に、各発熱体ごとに順次パルスを供給し
てゆく。したがって、プリントヘッド全体を駆動するの
に必要な時間は、少なくとも各発熱体（列）に印加する
先駆パルスと駆動パルスのトータルの印加時間と、パル
ス間のインターバルのトータル時間との総和になる。

【０００９】さらに、従来のインクジェットプリンタで
は、実際にエミッタからインク液滴を噴射させるのに駆
動パルスを印加するかどうかにかかわらず、アレイのす
べての発熱体に先駆パルスを印加する。このような方法
では、文章や線図の印刷時など、データ中の画素数が少
ない場合でも常にプリントヘッドを加温するので、不必
要な電力を消費することになる。

【００１０】したがってエネルギー効率、時間効率とも
により効率的な方法で先駆パルスと駆動パルスを用い、
無駄な発熱を減らし、印刷速度を改善した記録装置が望
まれる。

【００１１】

【発明を解決するための手段】上記問題を解決するため
に、本発明は画像データに基づいて、より迅速に記録媒
体上に画像を形成するインターリーブ方式のインクジェ
ット記録装置を提供することを目的とする。

【００１２】本発明のインクジェット記録装置は、複数
のパワーパルスを供給する電源と、前記複数のパワーパ
ルスに呼応して各々が記録媒体上に選択的に液滴を噴射
する複数のエミッタを有する記録ヘッドと、前記複数の
エミッタを選択的に電源に接続して、前記複数のパワー
パルスをエミッタに供給する制御装置とを備え、少なく
とも第１のエミッタに印加する複数のパワーパルスの印
加タイミングと、少なくとも第２のエミッタに印加する
複数のパワーパルスの印加タイミングと、がインターリ
ーブされる。各エミッタに供給される複数のパルスは、
インクを加温するための少なくともひとつの先駆パルス
と、インクを噴射させるための印刷パルスと、を含む。

【００１３】全エミッタを、それぞれが複数のエミッタ
を含むいくつかのエミッタ列にグループ分けすることも
できる。この場合は、少なくとも第１のエミッタ列に含
まれるエミッタに印加する複数のパルスは、少なくとも
第２のエミッタ列に含まれるエミッタに印加する複数の
パルスと、印加タイミングをインターリーブすればよ
い。

【００１４】また、データラッチ回路を含み、インター
リーブされたパルスを受けるべきエミッタ（列）を選択
的に制御するために、画像データを一時保持するように
してもよい。

【００１５】本発明の特徴および効果は、図面を参照
し、以下の詳細な説明から、さらに明確に理解される。

【００１６】

【発明の実施の形態】本発明が適用されるインターリー
ブ方式のプリンタについて述べる前に、まず一般的なキ
ャリッジタイプのインクジェット印刷装置の構成につい
て述べる。図１はキャリッジ型インクジェットプリンタ
２である。往復キャリッジアセンブリ５に搭載されたプ
リントヘッド４の内部に、インク液滴生成チャネルのリ
ニアアレイが収容されている。インク液滴６は、受像媒
体８（紙など）上に噴射される。受像媒体８は、プリン
トヘッド４が矢印１４の方向に受像媒体８上を横切るた
びに、ステッパモータ１０によって矢印１２の方向に所
定の距離だけ送られる。受像媒体８は供給ロールに巻か
れており、ステッパモータあるいはその他の周知の手段
によって巻取ロール１８に巻き取られる。

【００１７】プリントヘッド４は支持基板２０上に固定
されており、例えば２本の並行なガイドレール２２など
の周知の手段を用いて往復運動ができるように構成され
る。プリントヘッド４の往復運動は、ケーブル２４と一
対のプーリ２６によって行われ、プーリ２６の一方は反
転モータ２８に接続され作動される。通常、プリントヘ
ッド４の移動方向は、受像媒体８を左右に横切る方向で
あり、受像媒体８がステッパモータ１０によって送られ
る方向に垂直な方向である。もちろん、キャリッジアセ
ンブリ５を往復させるためのその他の構成を用いてもよ
い。

【００１８】また、液滴生成チャネルのリニアアレイを
受像媒体８の幅全体にわたって配置したものは全幅アレ
イと呼ばれ、フィッシャー（Fisher）らの特願平４ー２
０５１４６号や、アヤタ（Ayata ）らの米国特許第4,46
3,359 号にその構成が示されるとおりである。

【００１９】図２は、インクジェットプリントヘッドに
設けられるエミッタ（あるいはエジェクタ）３０の拡大
断面図である。図２のエミッタはサイドシュータ（side
-shooter：側方噴射）型のエミッタであるが、ルーフシ
ュータ（roof-shooter：上方噴射）型のエミッタも同様
に本発明で使用することができる。このタイプのエミッ
タは一般に、リニアアレイ上で１インチあたり３００〜
６００のエミッタが配置されるようなサイズと構成を有
する。インク液滴噴射のための複数のチャネルを備えた
シリコン部材は「ダイモジュール」あるいは「チップ」
と呼ばれる。各ダイモジュールは通常１２８個のエミッ
タを備え、１インチに３００以上のエミッタが位置する
ような間隔で配置される。キャリッジ型のプリントヘッ
ドは単一のダイモジュールだけを有するが、インクジェ
ットプリントヘッドでは、１つ以上のダイモジュールを
備えて、画像が印刷される受像媒体の幅全体にわたって
延びる全幅アレイを形成する。複数のダイモジュールを
備えた設計では、各ダイモジュールにそれぞれ対応のイ
ンク供給マニホルドを設けるか、または複数のダイモジ
ュールで共有する単一のインク供給マニホルドを設け
る。

【００２０】エミッタ３０は、ノズル（あるいはオリフ
ィス）３４まで延びる毛細チャネル３２を含む。毛細チ
ャネル３２は、インクの液滴が噴射されるまで、一定量
のインク３６を毛細チャネル３２内に保持し、インク供
給マニホルド（図示せず）からのインク供給路に通じ
る。図２のエミッタ３０では、上部基板３８にエッチン
グ形成した溝がチャネル３２の主要部を成し、一般に結
晶性シリコンで形成される。上部基板３８は、下部基板
４２の上に形成した厚膜層４０につながる。厚膜層４０
と下部基板４２の間に、毛細チャネル３２からインク液
滴を噴射させるための発熱体４６が設けられるが、この
発熱体がインク液滴を噴射される方法については周知で
ある。各発熱体４６は、厚膜層４０の開口部を成す凹部
４４内に位置し、それぞれ対応の電極５０に電気接続さ
れる。プリントヘッド４の複数のエミッタ３０は、それ
ぞれ個別の発熱体４６と、それに対応する電極５０を有
する。電極５０は被覆膜５２によって保護される。本発
明では、各発熱体４６と対応の電極５０の電気的な接続
を制御回路によって選択的に制御する。この制御回路の
動作は、実施形態において詳細に後述する。

【００２１】周知のように、電極５０に信号を印加する
と、発熱体４６に電気エネルギーが供給される。信号が
十分な大きさおよび／または継続時間を有するならば、
抵抗性の発熱体４６から発する熱が、その発熱体に隣接
する部分の液体インクを気化させ、これによってバブル
５４が発生する。膨張してゆくバブルの表面がインク液
滴５６（主インク滴とその周囲のインク微粒を含んでも
よい）を押し出し、オリフィス３０から受像媒体８上に
噴射させる。

【００２２】従来のサーマルインクジェットプリントヘ
ッドでは、各インク液滴５６を生成するたびに、発熱体
４６に複数のパルスを印加していた。通常ひとつ以上の
先駆パルス（加温パルス）を始めに印加して、発熱体４
６に隣接する部分のインクを暖める。引き続いて印刷パ
ルス（駆動パルス）を発熱体４６に印加する。この印刷
パルスがインクの液滴を噴射させる。すなわち、先駆パ
ルスは発熱体４６に隣接する部分のインク温度の上昇
と、各液滴でのインク噴射量の制御のために使用され、
インク液滴を噴射させるほどのエネルギーを有さない。

【００２３】図３は、従来のサーマルインクプリントヘ
ッドでエミッタ（列）に印加される先駆パルスと印刷パ
ルスのタイミング図である。まず時間Ｔ１を有する先駆
パルス５８をエミッタｉに印加してインクを暖め、噴射
される液滴の大きさを制御する。緩和時間(relaxation
time of duration) Ｔ２をおいて、時間Ｔ３を有する印
刷パルス６０をエミッタｉに印加する。さらに別の緩和
時間をおいて、次のエミッタ（ｉ＋１）に先駆パルス５
８と印刷パルス６０を印加する。このプロセスを、イン
クの噴射が要求されるすべてのエミッタに関して、プリ
ンタヘッドを横切って連続して続ける。

【００２４】図４は図３と同様に、パルス印加における
従来のタイミング図であるが、図４では印刷パルスに先
立って各エミッタ３０に印加する先駆パルスを複数とす
る点で異なる。複数の（図４では２つ）先駆パルス５８
は、それぞれ時間Ｔ４とＴ６を有し、緩和時間Ｔ５によ
って隔てられる。印刷パルス６０は時間Ｔ８を有し、第
２の先駆パルスから緩和時間Ｔ７をおいて生成される。
各パルスの存続時間と緩和時間は必要に応じて変更でき
る。図３のタイミング図と同様に、まずひとつのエミッ
タ３０に複数のパルスを与え、次いで次のエミッタ３０
にまた複数のパルスを与えるというように、所望のイン
ク液滴を噴射するのに必要なエミッタに順次パルスを供
給する。

【００２５】このように、従来のインクジェットプリン
トヘッドでは各インク液滴を噴射するのに複数のパルス
を使用し、このため全体の印刷速度が、プリントヘッド
の個々のエミッタに順次与えられる先駆パルスと印刷パ
ルスとパルス間の緩和時間によって制限されることにな
る。

【００２６】一方、本発明では、複数のエミッタのう
ち、少なくとも第１のエミッタに印加するパルスと、第
２のエミッタに印加するパルスと、を以下に詳述するよ
うにインターリーブ（パルスの印加タイミングをずらす
こと）させる。エミッタに印加するパルスをインターリ
ーブすることによって、本発明のサーマルインクジェッ
トプリントヘッドの印刷速度は従来のサーマルインクジ
ェットプリントヘッドに比べて改善されたものとなる。
これについて以下で実施形態に基づき詳細に説明する。 （第１の実施形態）図５は本発明の第１の実施形態によ
るパルス印加のタイミング図である。第１のエミッタｉ
に時間Ｔ１を有する先駆パルス６２を印加する。次い
で、緩和時間Ｔ２をおいて、時間Ｔ３を有する印刷パル
ス６４を第１のエミッタｉに印加する。この第１のエミ
ッタの緩和時間Ｔ２（先駆パルス６２と印刷パルス６４
の間）において、第１のエミッタｉに対するパルスの印
加はまったくないが、第２のエミッタに先駆パルス６２
が印加される。以降のエミッタに対しても同様に、ひと
つ前のエミッタの先駆パルスと印刷パルスの間の緩和時
間に、次のエミッタに対する先駆パルスを正確なタイミ
ングでインターリーブする。この方法で、プリントヘッ
ド全体にわたるエミッタからインクを噴射させるのにか
かる総時間を低減できる。

【００２７】図６は、本発明の実施形態にしたがったパ
ルス印加の別のタイミング図である。このタイミング図
は図５と類似するが、各エミッタごとに２つの先駆パル
ス６２（第１および第２先駆パルス）を印加する点で相
違する。任意のエミッタの先駆パルスと印刷パルスの間
の緩和時間の間に、後続の複数のエミッタの先駆パルス
をインターリーブする。例えば、第１エミッタの第２先
駆パルスと印刷パルスとの間の緩和時間Ｔ７において、
第２エミッタの第２先駆パルスと第３エミッタの第１先
駆パルスをインターリーブする。良好な実施形態ではさ
らに、第１エミッタの印刷パルスと第２エミッタの印刷
パルスとの間に、第３エミッタの第２先駆パルスと第４
エミッタの第１先駆パルスをインターリーブする。パル
スのインターリーブは、任意の時間において、どのエミ
ッタに対してもパルスの同時印加が決して起きないよう
な印加タイミングで行う。

【００２８】図７は本発明の第１の実施形態を適用する
装置のブロック図であり、サーマルインクジェットプリ
ントヘッド６８、電源６６、およびシステムコントロー
ラ６７を含む。上述のように、熱インクジェットプリン
トヘッド６８は２つのパルス、すなわち先駆パルスと印
刷パルスによって作動し、これらのパルスの印加タイミ
ングをエミッタ間でインターリーブさせる。これらパル
スのうち一方は、印刷データによる制御を受ける。本実
施形態では、１２８個のエミッタを、それぞれ４個のエ
ミッタを含む３２のエミッタ列９６（以下、「バンク
（bank）９６」と呼ぶ）にグループ分けする。インク噴
射を引き起こすための発熱体としての電熱トランスデュ
ーサ４６は、噴射電圧ライン７０を介して電源６６に電
気接続する。電熱トランスデューサ４６はまた、それぞ
れ対応のパワートランジスタ５１に接続される。トラン
ジスタ５１は噴射電圧の切り換えを行ないトランスデュ
ーサ４６を介してアースする。

【００２９】エミッタを４つずつのバンク９６に分ける
理由は、瞬時的な電力要求、プリントヘッドに取り付け
るべき外部電気リードの数、すべてのエミッタにパワー
パルスを供給するのに必要な時間のバランスをうまく保
つためである。４つずつのエミッタバンクに分けること
によって、電源６６と噴射電圧ライン（導電リード）７
０の容量を越えることなく個別にパルスを与えることの
できるエミッタ集合を生成する。同時に、バンク９６内
のエミッタの数（本実施形態では４個）をひとつの単位
としてプリントヘッドへのデータ転送を行なうことがで
き、内部リードを省くことができる。さらにまた、バン
ク９６内のエミッタの一部あるいはすべて同時にパルス
することもできるので、従来プリントヘッドのすべての
エミッタを一循するのにかかっていた時間を、バンク９
６を一循する時間に低減することができる。本実施形態
では、１２８個のエミッタを各々が４つのエミッタを含
む３２のエミッタバンクに分けるので、４つのエミッタ
に同時電力供給を行なえるサイズの電源を用いて、１２
８個のエミッタを順次パルスすることができる。さら
に、４ビットを１単位としてデータ処理ができ、全エミ
ッタを３２の時間サブユニットで処理することができ
る。

【００３０】トランジスタ５１は対応のプレドライブ回
路７４に接続され、プレドライブ回路７４は、トランジ
スタ５１が完全にＯＮするのに必要なゲート電圧レベル
を供給する。このプレドライブ回路７４は、データライ
ン９４およびエミッタバンク選択シフトレジスタ９０か
らの論理入力を有し、ＡＮＤゲートとして機能する。ト
ランジスタ５１に印加される噴射電圧とゲート電圧は、
正常の論理電圧値である３〜５ボルトを越えてもよい。
一般に、噴射電圧は３５〜４５ボルトであり、プレドラ
イブ回路７４からのゲート電圧出力は７〜１４ボルトで
ある。プレドライブ回路７４はまた、低電圧の論理回路
と、電熱トランスデューサ４６にパワーパルスを印加す
るための高電圧回路との間のインターフェイスの役割も
果たす。残りの回路については、通常の３〜５ボルトの
論理レベルで作動する。

【００３１】データ管理とパワーパルス制御は、システ
ムコントローラ６７によって行なわれる。システムコン
トローラ６７は、ライン１６０を介して画像源（図示せ
ず）から画像データを、ライン１６２を介してユーザー
インターフェイス（ユーザーパネルやソフトディスプレ
イインターフェイスなど）からの入力を、ライン１６４
を介してその他の補助制御係数を受信する。補助制御係
数として、例えば温度検出制御システムや入力媒体モニ
タシステムからの値、あるいはインクジェット記録装置
の全体的な操作を管理する信号などを含む。システムコ
ントローラ６７はまた、データ／方向ライン７１を介し
て印刷データと印刷方向を、ビットシフトライン７７を
介してデータビットシフトクロック信号を、イネーブル
ライン７３を介してインク噴射タイミング信号（イネー
ブル信号）を、ファンクションクリアライン７５を介し
て論理回路リセット信号（ファンクションクリア信号）
をそれぞれ送信する。さらに、システムコントローラ６
７はライン７９を介して電源６６を制御する。印刷デー
タはデータ／方向ライン７１から４ビットシルアルデー
タとして入力され、４ビットシリアルデータラッチ８２
でラッチされる。４ビットシリアルデータはさらに、タ
イミング生成回路８６からのロードクロック（ＬＣＬ
Ｋ）によって適切なタイミングで４ビットパラレルデー
タラッチ８０に転送されラッチされる。タイミング生成
回路８６は、ロードクロック以外に、位相Ａ信号（PHAS
E A ）、位相Ｂ信号（PHASE B ）、シフトクロックＮ信
号（SCLKN）、シフトクロックＰ信号（SCLK P）を生成
するが、タイミング生成回路８６の詳細については後述
する。４ビットパラレルデータに変換されたデータは、
４つのＡＮＤゲート７８で制御される。ＡＮＤゲート７
８はタイミング生成回路８６からの位相Ｂ（PHASE B ）
信号を入力として有する。したがって、位相Ｂ信号レベ
ルがハイの場合（すなわち論理「１」である場合）にの
み、４ビットのデータはＯＲゲート７６に供給され、４
つのデータライン９４に送られることになる。

【００３２】本実施形態では、４つのＯＲゲート７６
に、タイミング生成回路８６から出力される位相Ａ信号
をそれぞれ入力する。この位相Ａ信号はデータ制御を受
けず、論理ＯＲゲート７６に送られたならばそのまま４
つのデータライン９４へと通過される。したがって、プ
レドライブ回路７４は、印刷データと位相Ｂ信号とのＡ
ＮＤ演算がハイ（論理「１」）か、位相Ａ信号がハイ
（論理「１」）のいずれかの場合に、データライン９４
から入力を受けることになる。位相Ａ信号と位相Ｂ信号
のタイミング関係を制御することによって、プレドライ
ブ回路７４は、２種類のパワーパルスコマンドを受信す
る。ひとつは位相Ａ信号に基づいて生成され、エミッタ
バンク９６のすべてのエミッタに対して等しく供給され
る先駆パルスコマンドであり、もうひとつは、位相Ｂ信
号によってタイミング制御され、かつ印刷データが論理
「１」であるエミッタにのみ供給される印刷パルスコマ
ンドである。

【００３３】位相Ａパルスが、トランスデューサ４６近
傍のインク温度を上昇させる先駆パルスであり、エミッ
タが位相Ｂと印刷データとのＡＮＤ演算パルスを受信し
たときに噴射するインクの量を制御する。システムコン
トローラ６７は、位相Ａパワーパルスの持続時間をイネ
ーブル信号によって変更することができる。これは、温
度検出素子を用いてエミッタ近傍のインク温度を検出す
ることによって、あるいは前述の特願平７−６３０７１
号に開示されるようにエミッタ近傍のプリントヘッドの
温度を検出することによって行なわれる。位相Ａ先駆パ
ルスの適用範囲は広く、温度管理システムと組み合わせ
て、プリントヘッドや周囲温度条件の変化に応じて加温
程度を調整し一定のインク噴射を維持したり、画像を所
望の濃さに印刷するためにインク噴射量を選択的に増加
あるいは減少するのにも使用される。さらに、マルチカ
ラープリントヘッドを使用した記録装置では、カラーバ
ランスの調整にも使用できる。プリントヘッドに充填さ
れるインクの組成や、ＯＨＰシート（プラスチックシー
ト）や別種類の紙など印刷媒体が変わったときにも、イ
ンク噴射を調整するのに使用できる。これら以外にも先
駆パルスのさまざまな適用例がシステムコントローラ６
７によって実現される。本発明の特徴として、このよう
な先駆パルスをすぐれた時間効率でエミッタに供給する
ことによって、従来の装置よりも速い記録速度を実現す
る。

【００３４】上述のように、エミッタバンク９６内の個
々のトランスデューサ４６のパルス発生は、４つのデー
タライン９４からプレドライブ回路７４に入力される信
号によって制御される。一方、ライン９２を介してのプ
レドライブ回路７４への第２の入力は、作動させるエミ
ッタバンク９６を選択するためのものであり、そのバン
ク９６内のすべてのプレドライブ回路７４で共有され
る。図７に示すように、３２個のバンク９６内のプレド
ライブ回路７４への第２入力ライン９２は、エミッタバ
ンク選択シフトレジスタ９０によって制御される。エミ
ッタバンク選択シフトレジスタ９０は、各エミッタバン
ク９６に対応する３２の出力ラインＦ１〜Ｆ３２を有
し、その中からひとつを順次選択して論理ハイにしてゆ
く。出力ラインＦｎがハイであれば、それに対応するエ
ミッタバンクｎのプレドライブ回路７４がデータライン
９４からの信号に応じて関連のトランジスタスイッチ５
１を閉じ、そのエミッタバンクがパルスを発生すること
になる。電源６６は、一度にひとつのエミッタバンクだ
けを処理できるサイズなので、バンク選択シフトレジス
タ９０は、どの瞬間においても単一のエミッタバンクだ
けがパルスを発生するように制御する。ライン９２を介
したエミッタバンク９６の選択オペレーションは、その
エミッタバンクに対応するデータライン９４上の４ビッ
トのデータと同期され、すべてのエミッタバンク９６を
一循させることによって、いずれのエミッタも位相Ｂパ
ルスと位相Ａパルスの双方によって作動されるように制
御する。

【００３５】エミッタバンク選択シフトレジスタ９０は
さらに、図５に示すようにエミッタバンク間でのパルス
のインターリーブを行ない、すべてのバンク９６を通し
た２つのパルス発生を、インターリーブを行なわない場
合（図３参照）に比べて、ずっと迅速に達成できる。ま
た、バンク選択シフトレジスタ９０は双方向性を有し、
エミッタバンクの選択を第１のバンクからでも、その逆
方向、すなわち最後のバンクからでも、いずれでも行な
うことができる。これは、図１のキャリッジ型の装置の
場合など、キャリッジ２０を右から左、左から右の双方
向に横切らせて印刷する場合に特に有用である。エミッ
タバンク選択シフトレジスタ９０の詳細な機能と構成に
ついては、図９、１０、１１を参照して後述する。

【００３６】タイミング生成回路８６は、ロードクロッ
ク信号（ＬＣＬＫ）、位相Ａ信号（PHASE A ）、位相Ｂ
信号（PHASE B ）、シフトクロックＮ信号（SCLK N）、
シフトクロックＰ信号（SCLK P）を生成する。ロードク
ロック信号は、４ビットシルアルデータラッチ回路８２
にラッチされたシリアルデータを、４ビットパラレルラ
ッチ回路８０にラッチさせる信号である。位相Ａ信号
は、任意のエミッタバンク９６が、対応のライン（Ｆ１
〜Ｆ３２）を介し、バンク選択シフトレジスタ９０によ
って論理ハイの状態にあるときに、そのバンク内のすべ
てのエミッタに先駆パルスを供給する。位相Ｂ信号は、
任意のエミッタバンク９６がシフトレジスタ９０によっ
て選択されて論理ハイの状態にあり、かつそのバンク内
の各エミッタに対応するデータライン９４が論理ハイで
あるならば、その個々のエミッタに印刷パルスを供給す
る。シフトクロックＮおよびシフトクロックＰは互いに
重複しない論理逆数であり、エミッタバンクシフトレジ
スタ９０がトークンビットを順次進めて３２個のバンク
に沿ってバンクの選択をシフトさせるための信号であ
る。前述のようにエミッタバンクシフトレジスタ９０は
双方向に操作し、図１のような往復キャリッジ型プリン
タで印刷する場合に、エミッタバンク９６を逆方向にも
選択できる。

【００３７】タイミング生成回路８６による信号生成
は、ライン７３および非重複信号生成回路８４を介して
入力されるイネーブル信号およびその反転信号と、ライ
ン７５を介して入力されるファンクションクリア信号入
力とに基づいて行なわれる。ライン７５から入力される
ファンクションクリア信号は、印刷周期の開始ごとにタ
イミング生成回路８６をリセットする。前述のように、
イネーブル信号もファンクションクリア信号も、システ
ムコントローラ６７から供給される。タイミング生成回
路８６は、イネーブル信号に現われる特定のレベル遷移
に基づいて出力信号を生成する信号通過回路であるとも
いえる。このタイミング生成回路８６の機能を、図８の
タイミング図を参照してさらに詳しく説明する。

【００３８】図８は、上から順にファンクションクリア
信号（ＦＣＬＲ）、イネーブル信号、ロードクロック信
号（ＬＣＬＫ）、位相Ａ信号、位相Ｂ信号、シフトクロ
ックＰ信号、シフトクロックＮ信号、エミッタバンク選
択ライン信号Ｆ１〜Ｆ４の発生タイミングを示す。バン
ク選択信号に関しては、便宜上バンク１〜４に対応する
ものだけを図示するが、残りのＦ５〜Ｆ３２について
も、システムコントローラ６７が新たにファンクション
クリア信号を発生して遷移制御を行なう前に、Ｆ１〜Ｆ
４と同様の方式で順次連続して生成される。ＦＣＬＲの
立ち下がりエッジ１２０で、図７の回路は初期化され
る。この時点で、シフトクロックＮとＦ１を除くすべて
の信号はロー（ＬＯＷ）状態にある。この例ではエミッ
タバンクを１〜３２の順序で作動するので、ＦＣＬＲの
立ち上がり時にＦ１とシフトクロックＮがハイ（ＨＩＧ
Ｈ）に初期化されるわけである。エミッタバンクを逆の
順序で作動する場合には、ＦＣＬＲの立ち下がり１２０
でＦ３２とシフトクロックＮとがハイにされる。

【００３９】イネーブル信号は４つの遷移エッジ１２
２、１２４、１２６、１２８が反復するシーケンスを有
する。イネーブル信号の立ち上がりエッジ１２２で、タ
イミング生成回路８６はロードクロックと位相Ａ信号を
それぞれエッジ１３２、１３０で立ち上げる。ロードク
ロック（ＬＣＬＫ）の立ち上がりエッジ１３２によっ
て、シリアルデータラッチ回路８２の出力に任意のデー
タがある時にそれらをパラレルデータラッチ回路８０へ
とラッチする。図８に示すように、位相Ａ信号の最初の
立ち上がりのエッジ１３０でＦ１がすでに論理ハイにあ
るので、第１エミッタバンクのすべてのトランスデュー
サ４６にパワーパルスの供給がなされる。

【００４０】イネーブル信号の立ち下がり１２４ととも
に、位相Ａの出力もまたその立ち下がりエッジ１３４で
ロー状態に移行する。これによって、選択されたエミッ
タバンク（この例では第１エミッタバンク）への位相Ａ
パワーパルスの供給が終了する。前述したように、イネ
ーブル信号の反転信号を非重複信号生成回路８４で生成
し、これに基づいてタイミング生成回路８６でシフトク
ロックＰを生成する。したがって、シフトクロックＰは
イネーブル信号の立ち下がり１２４とともに立ち上がる
（エッジ１３６）。このシフトクロックＰ信号の立ち上
がりエッジ１３６が、図７に示す本発明のインターリー
ブ回路にとって重要な役割を果たす。すなわち、イネー
ブル信号の最初の立ち下がりエッジ１２４でタイミング
生成回路８６がシフトクロックＰ信号を発生するが、こ
れは、あるエミッタバンクに位相Ａ信号に基づいて印加
されたパワーパルスが、その次のエミッタバンクに位相
Ｂ信号と関連するパワーパルスが印加される前に終了す
ることを確実に行なうためのものである。シフトクロッ
クＰの反転信号であるシフトクロックＮもエミッタバン
クシフトレジスタ９０で使用され、シフトレジスタ９０
の各シフトレジスタセルに沿って論理ハイのビットを進
める。バンク選択信号Ｆ１〜Ｆ４については、エミッタ
バンクシフトレジスタ９０と関連して図９〜１１を参照
して後述する。

【００４１】一方、イネーブル信号の第２の立ち上がり
エッジ１２６で、タイミング生成回路８６は位相Ｂ信号
を立ち上げる（立ち上がりエッジ１３８）。先に述べた
ように、位相Ｂ信号はパラレルデータラッチ回路８０に
供給された印刷データとＡＮＤ演算され、データをＯＲ
ゲート７６からデータライン９４に供給するタイミング
を決定する。

【００４２】イネーブル信号の第２の立ち下がりエッジ
１２８で、タイミング生成回路８６からの位相Ｂ信号出
力も終了し、ＯＲゲート７６へのデータ供給はなくな
る。また、シフトクロックＰとロードクロッククロック
も立ち下がる。ロードクロックがその立ち下がりエッジ
１４０で立ち下がることによって、パラレルデータラッ
チ回路８０に新たなデータが送られてくる。イネーブル
信号の第２の立ち下がりエッジ１２８にともなうシフト
クロックＰの立ち下がりを、どのようにエミッタバンク
シフトレジスタ９０で使用するかは、図９〜１１を参照
して後述する。

【００４３】イネーブル信号は上述のような立ち上が
り、立ち下がりのシーケンス１２２〜１２８を繰り返
し、３２のエミッタバンクのすべてが１位相Ａ、１位相
Ｂの周期で選択されるまで、データのラッチ、位相Ａ信
号によるパルス噴射、位相Ｂと印刷データとのＡＮＤ演
算によるパワーパルス噴射を繰り返す。エミッタバンク
選択シフトレジスタ９０はさらに、エミッタバンクごと
に発生させる２つのパルスを、隣接するエミッタバンク
のパルスとインターリーブさせる機能を果たし、これに
よって１２８個すべてのエミッタのパルス発生を高い時
間効率で迅速に取り行う。

【００４４】図７には、さらに３つの回路が含まれる。
シリアルデータラッチ８２の前段に設けた非重複信号生
成回路８５は、４ビットシリアルデータラッチ８２の動
作を制御するためのものである。システムコントローラ
６７からライン７７を介して供給されるビットシフト信
号は、非重複信号生成回路８５を介し、本来の信号、お
よびそれと重複しない反転信号として、４ビットシリア
ルデータラッチ回路８１に入力される。次いで、システ
ムコントローラ６７はデータ／方向ライン７１に印刷デ
ータを送り、このデータをビットシフトライン７７で決
定されるクロックレートで４ビットシリアルラッチ回路
８２にクロックする。この動作は、タイミング生成回路
８６からのロードクロック信号出力が論理ハイの時はい
つでも、残りのデータパス回路８０、７８、７６に影響
せずに行なわれる。

【００４５】方向信号生成回路８８は、方向Ｎ信号と方
向Ｐ信号をエミッタバンク選択シフトレジスタ９０に供
給する。方向信号生成回路８８は、システムコントロー
ラ６７からデータ／方向ライン７１を介した入力と、フ
ァンクションクリアライン７５を介した入力とに基づい
てその出力を生成する。この出力信号は、エミッタバン
ク選択シフトレジスタ９０がエミッタバンクを第１エミ
ッタバンクから第３２までの順序で進めるか（方向Ｎが
論理ハイ、方向Ｐが論理ロー）、あるいはその逆に最後
のエミッタバンクから第１エミッタバンクへと進めるか
（方向Ｎがロー、方向Ｐがハイ）を設定する。方向信号
の状態ＮまたはＰは、図８のタイミング図のファンクシ
ョンクリア信号の立ち上がり遷移時（エッジ１２１）
に、データ／方向ライン７１の論理状態に基づいて決定
される。プリンタのシステムコントローラ６７から次の
ファンクションクリア信号が送られてくるまで、データ
／方向ライン７１は、印刷データのシフトに主に使用さ
れ、方向信号生成回路８８はこの共有ライン上のデータ
信号を無視する。システムコントローラ６７は、ファン
クションクリア信号の立ち上がりエッジ１２１ごとに適
切な方向信号を供給する。

【００４６】非重複信号生成回路８７は、システムコン
トローラ６７からファンクションクリア信号を受信する
と、本来の信号に加えて、それと重複しない反転ファン
クションクリア信号を生成する（ＦＣＬＲおよびＦＣＬ
Ｒ ＢＵＳ）。反転ファンクションクリア信号は、エミ
ッタバンク選択シフトレジスタ９０に供給されて、シフ
トレジスタ９０のレジスタセルの内部状態を初期化す
る。これに関する詳細は後述する。

【００４７】図９〜１１はエミッタバンク選択シフトレ
ジスタ９０の詳細な構成図である。このようなシフトレ
ジスタは当業者にとって周知であるが、もっとも簡単な
形態としては、任意のセルから次のセルへ論理状態を移
行、保持できる内部論理セルから構成される。一連の出
力に沿って論理制御を転送するシフトレジスタも、トー
クンビットシフトレジスタとして知られているとおりで
ある。シフトレジスタのセルはすべて論理「０」（ロ
ー）に設定され、次にトークンと呼ばれる論理「１」
（ハイ）の信号を、シフトレジスタのセルに沿ってシフ
トクロックごとにセルからセルへ順次シフトさせ、選択
されたレジスタセルの出力を論理「１」（ハイ）にす
る。本実施形態で用いるエミッタバンク選択シフトレジ
スタ９０は、単純な構成のトークンビットシフトレジス
タであるが、２つの追加機能を有する。第１の機能は双
方向に作動し、各セルがトークンビットをそのセルの次
の番号のセルにも、前の番号のセルへも送ることのでき
る回路を有する。第２の機能は、本発明に適用するイン
ターリーブ機能を果たすために、トークンビットをイネ
ーブル信号の一部として、タイミング生成回路８６でシ
フトクロックＮおよびＰの出力ごとに順次セルに進めて
ゆく。

【００４８】図９は、図７のエミッタバンク選択シフト
レジスタ９０の詳細な内部構成図である。シフトレジス
タ９０は、各エミッタバンクに対応する３２のレジスタ
セル１００と、２つのエンドセル９８を含み、シフトレ
ジスタ９０の動作をいずれの方向へも初期化できる構成
とする。各レジスタセルは４つの入力信号（FWDIN,REVI
N, PPFWDIN, PPREVIN）と４つの出力信号（FWDOUT, REV
OUT,PPFWDOUT, PPＲＥＶＯＵＴ）を有し、それらがシフ
トスタ９０の内部で隣接し合うセルをリンクする。セル
１００はまた、図７のシステムコントローラ６７から信
号生成回路８７を介して入力される反転ファンクション
クリア信号（ＦＣＬＲ ＢＵＳ）、方向信号生成回路８
８を介して入力される方向信号ＮおよびＰ、タイミング
生成回路８６を介して入力されるシフトクロックＮおよ
びＰの、５つの入力を有する。さらに各セル１００は出
力ラインＦｎ（Ｆ１〜Ｆ３２）を有し、それらは対応の
エミッタバンク９６のプレドライブ回路７４に直接接続
される。前述のように、Ｆ１〜Ｆ３２のいずれかひとつ
のセル出力に論理「１」があるときに、ＯＲゲート７６
からデータライン９４に位相Ａ信号か位相Ｂとデータと
のＡＮＤ信号のいずれかのハイ信号が供給されるなら
ば、プレドライブ回路７４は対応のパワートランジスタ
スイッチ５１を閉じる。

【００４９】シフトレジスタ９０内のセル１００間の４
つの内部入力ラインと４つの内部出力ラインを設ける理
由は、ひとつには複数のセルから成るシフトレジスタを
構成するときに設計を容易にし、セルが出力端と入力端
の双方を有するときにセルから次のセルへと信号を送る
ラインを指定しやすくするためである（たとえ実際に組
み立て後は回路内部をランする同一のワイヤ或いはコン
ダクタになるとしても）。第２に、エミッタバンク選択
シフトレジスタ９０を双方向とするための２組の入出
力、すなわち前送り方向（方向Ｎがハイ、方向Ｐがロ
ー）と、逆送り方向（方向Ｎがロー、方向Ｐがハイ）を
有する必要があり、さらにまた、任意のエミッタバンク
へ送るパワーパルスをその隣接のエミッタバンクへ印加
するパワーパルスとインターリーブさせる必要があるた
め、インク噴射用の主制御トークンビット信号と、それ
に先立つプレパルストークンビット信号の２種類の信号
が必要であるためである。このため、図９に示すように
各レジスタセル１００につき合計８本の入出力ラインを
便宜上以下のように識別する。末尾のＩＮあるいはＯＵ
Ｔは、信号が特定のレジスタセル１００への入力として
用いられるか、そこからの出力であるかを示す。語幹の
ＦＷＤあるいはＲＥＶは、シフトレジスタ９０の操作に
おいてラインが前送り方向（ＦＷＤ）に処理されるが逆
方向（ＲＥＶ）に処理されるかを示す。さらに接頭のＰ
Ｐは、主トークンビットに先立つプレパルストークンビ
ットを含むラインを示す。エミッタバンク９６が、位相
Ｂ／データＡＮＤ信号に先立って、まず位相Ａ信号に基
づくパワーパルスを受取ることができるのは、これらＰ
Ｐ信号ライン（PPFWDIN, PPFWDOUT, PPREVIN, PPREVOU
T）からである。その後、主トークンライン（FWDIN, FW
DOUT, REVIN, REVOUT）において、位相Ｂ／データＡＮ
Ｄ信号周期にパワーパルスを受け取るエミッタバンクの
選択を制御し、これによって実際にエミッタにインク液
滴を噴射させて印刷を行なう。前述のように、位相Ａ周
期で受信されるパワーパルスはインク温度をあらかじめ
整えるためのものであり、これによって、引き続く位相
Ｂ周期で噴射されるインクの量と速度を調節する。

【００５０】図９に示す２つのエンドセル９８は、方向
Ｎ信号あるいは方向Ｐ信号によって決定される操作方向
によって、第１エミッタバンクのレジスタセルか、第３
２エミッタバンクのレジスタセルのいずれかに、主トー
クンおよびプレパルストークンのそれぞれの最初のトー
クンを供給する。図８のタイミング図の例では、方向Ｎ
／Ｐラインはエミッタバンク選択シフトレジスタ９０を
エミッタバンク１から３２の方向に作動させるように設
定されている。この場合、バンク１のセルに接続するエ
ンドレジスタ９８が作動し、ＦＣＬＲ ＢＵＳ（反転フ
ァンクションクリア）の立ち下がりに呼応して、エンド
レジスタ９８はそのPPFWDOUTラインのプレトークン信号
を、バンク１レジスタセルのPPFWDIN ラインに入力す
る。このPPFWDOUT信号は、バンク１セルによって論理
「１」としてＦ１に出力される。この動作は図８のタイ
ミング図でＦ１のハイレベル成分１４２として示され
る。エンドセル９８はまた、FWDOUTライン上の信号、す
なわち主トークンをバンク１セルの入力ラインFWDIN に
供給する。エンドセル９８はこの最初の主トークン信号
をＦＣＬＲ ＢＵＳ（反転ファンクションクリア）信号
から生成する。最初のトークンは、イネーブル信号の第
１の立ち下がりに応じてタイミング生成回路８６で生成
されたシフトクロックＰの立ち上がりエッジでラッチさ
れる。

【００５１】図１０および１１を参照して、レジスタセ
ル１００およびエンドセル９８の回路設計と作用につい
てさらに説明を続ける。図１０はレジスタセル１００の
拡大図である。セル１００は、８つの内部信号ライン、
５つの外部信号ライン、ひとつの外部出力Ｆｎ（Ｆ１〜
Ｆ３２）、信号通過トランジスタ１０２、インバータ１
０４、上述の信号の生成に必要な論理ファンクション回
路１０６〜１１２を含む。シフトレジスタの逆方向への
動作は、入力ラインと出力ラインの物理的な位置が変わ
るだけで、あとは同一の操作なので、ここではシフトレ
ジスタの操作方向を無視して順方向だけに操作されるも
のとして述べてゆく。

【００５２】任意の時間において、ＦＷＤラインまたは
ＲＥＶラインのいずれかの信号ライン組だけが物理的に
作動する。図８のタイミング図の例では、通常の番号
順、すなわち正方向に操作が進む例を示しているので、
図１０のセル１００のＦＷＤラインが使用される。した
がって方向Ｎ信号によって制御される２つのトランジス
タ１０２がＯＮされ、信号はFWDIN およびPPFWDIN ライ
ンからセル１００に入力される。この間、方向Ｐ信号に
制御される２つのトランジスタ１０２はＯＦＦであり、
REVIN およびPPREVIN ラインからセル１００への信号の
入力は行なわれない。

【００５３】バンクセル１００の回路図の下部で、プレ
パルス用のPPFWDINライン上の信号はトランジスタ１０
２を介してＮＡＮＤゲート１１２に入力され、エミッタ
バンク選択信号Ｆｎとして出力される。Ｆｎはこのバン
クセルに対応するエミッタバンク９６のプレドライブ回
路７４に入力される。それゆえ、ひとつ前のセルは、そ
のPPFWDOUTライン上（すなわち現在のセルのPPFWDIN ）
に論理ロー信号を保持することによって、現在のセルの
Ｆｎ出力を真にすることができる。

【００５４】シフトクロックＮおよびＰは、それぞれ２
つずつの信号通過トランジスタ１０２を制御する。シフ
トクロックＮによって制御されるトランジスタは、FWDI
N からセル１００へ入力される信号を図１０のラッチポ
イントＳ１で制御する。主トークンは、シフトクロック
Ｎの立ち上がり（図８の立ち上がりエッジ１４４参照）
時にサンプリングされラッチされる。一方シフトクロッ
クＰの制御を受ける２つのトランジスタは、図１０のFW
DOUTへの出力を制御する。FWDOUTライン上の信号は、次
のレジスタセル１００のFWDIN ラインを介して次のセル
に入力される。FWDOUT信号はまた、ＮＡＮＤゲート１１
０、１１２を介して、Ｆｎラインにも送られる。したが
って、FWDOUTでの論理「１」ハイ信号は、対応のエミッ
タバンクのパワーパルス発生を行なうとともに、次のセ
ルのFWDIN ラインに論理「１」のトークン信号を供給す
ることになる。 また、FWDIN ラインがポイントＳ１
（シフトクロックＮの立ち上がり、シフトクロックＰの
立ち下がり）でサンプリングされ、かつ論理「１」であ
るならば、主トークンが送られる。そして、シフトクロ
ックが次にその状態を変えて上述のプレトークンの通過
が起きるまで、PPFWDOUTはＮＡＮＤゲート１０８によっ
てロー（論理「０」）にされる。これは、レジスタセル
がFWDIN ラインを介して論理ハイ信号、すなわちバンク
選択主トークンを受信するときに起きる。シフトクロッ
クＮがロー、シフトクロックＰがハイになると、論理
「１」の主トークン信号が、次のセルによるラッチ用の
FWDOUTと、エミッタバンクへの出力であるＦｎの双方に
送られ、位相Ｂ信号周期において対応のエミッタバンク
９６にパルスを発生させる。

【００５５】このように、シフトレジスタ９０が正方向
に操作される場合のレジスタセル１００の動作は、シフ
トクロックＮの論理ハイ周期期において、ひとつ前のセ
ルのFWDOUTラインににハイ信号があるならば現在のセル
がそのFWDIN ラインでハイ信号を受信し、シフトクロッ
クＮのロー周期に現在のセルのＦｎラインとFWDOUTライ
ンにハイ信号を出力するものである。シフトクロックＮ
のハイ周期（すなわちシフトクロックＰのロー周期）で
は、セルは論理「０」のロー信号を次のセルのPPFWDIN
ラインに供給し、この結果、次のセルのＮＡＮＤゲート
１１２の出力でＦ（ｎ＋１）がハイになる。

【００５６】セルの出力ラインFWDOUTは、ＮＯＲゲート
１０６を介したＦＣＬＲ ＢＵＳラインから入力によっ
て論理「０」に保持される。ＦＣＬＲ ＢＵＳとＮＯＲ
ゲートによって設定されたこの論理ロー状態は、主トー
クン信号がラッチポイントＳ１を通過した時にのみ遷移
する。

【００５７】上述したエミッタバンク選択シフトレジス
タ９０のレジスタセル１００の動作は、シフトレジスタ
９０が逆方向に操作する（方向Ｎがロー、方向Ｐがハイ
の）場合にも、ＲＥＶラインがＦＷＤラインに変わるこ
とを除いて、そのまま適用される。シフトクロックＮ、
シフトクロックＰ、ＦＣＬＲ ＢＵＳによる回路制御の
動作は、逆方向の場合でも全く同一である。

【００５８】さらに、レジスタセル１００の動作は図１
１のエンドセル９８にもほとんどそのまま適用される。
上述したように、エンドセル９８は、プレパルストーク
ンを通過させてから主トークンを通過させるという、主
トークンの受信プロセスの開始に必要な構成要素であ
る。図１１のエンドセル９８はレジスタセル１００と類
似の構成であり、エンドセル回路図中のＳ２ポイント
は、バンクセル１００でのラッチポイントＳ１に類似す
る。エンドセル９８は、その回路の初期段にＮＯＲゲー
ト１１４を含む。ＮＯＲゲートは、ＦＣＬＲＢＵＳから
の入力と、シフトクロックＰ信号パストランジスタ１０
２で制御されるアース入力（ＧＮＤ、論理「０」）とを
有する。この回路の初期段階において、ＦＣＬＲ ＢＵ
Ｓ信号がハイの期間に、論理「０」をポイントＳ３で生
成しラッチする。このポイントＳ３における論理「０」
のロー信号は、初期シフトクロックＰ信号がローの間保
持され（図８のタイミング図参照）、PPFRDOUTラインを
介して最初のバンク１のレジスタセルに供給される。こ
れによって、第１のエミッタバンク９６が位相Ａ信号の
最初の瞬間にパワーパルスを受信する。一方、論理ハイ
の状態がポイントＳ２でＦＣＬＲＢＵＳ信号によってラ
ッチされる。この論理ハイ信号は、シフトクロックＮお
よびＰの次の遷移（すなわちシフトクロックＰがハイ、
シフトクロックＮがローになる）でエンドセル９８のFW
DOUTラインに送られ、最初のトークンを第１レジスタセ
ル１００のFWDIN に供給する。第１レジスタセル１００
は、この信号をＦ１ＮＡＮＤゲート１１２に通過させる
用意ができておらず、したがってこの最初の位相Ｂ周期
でパワーパルスは発生しない。その後、位相Ａと位相Ｂ
パワーパルスを発生させるバンク選択シーケンスが、上
述の手順で順次行なわれる。図８のタイミング図は、最
初の４つのエミッタバンクだけに関連して、バンク選択
シフトレジスタ９０によって生成されたインターリーブ
信号Ｆ１〜Ｆ４を示している。

【００５９】以上、本発明を適用する第１実施形態を、
２つのパルス発生と関連して述べてきたが、これを３つ
以上のパルス（すなわち２つ以上の先駆パルスと１つの
印刷パルス）にも拡張適用できることは明白である。そ
の場合、発生させるパルス数が増えた分、イネーブル信
号も各パルスの位相周期を決定できるだけの遷移エッジ
を有し、エミッタバンク選択レジスタ９０も、それぞれ
のパルスごとにトークンを送れるように拡張構成すれば
よい。 （第２の実施形態）次に、本発明が適用される第２の実
施形態について説明する。上記第１の実施形態では、位
相Ａ信号に基づく先駆パルスをすべてのエミッタ（列）
に平等に供給する場合の作用と構成を示したが、第２の
実施形態では、位相Ａ信号に関しても、位相Ｂ信号と同
様に印刷データの制御を与えるように構成する。

【００６０】この第２の実施形態に基づくブロック図を
図１２に示す。図１２は、図７と略同一であり同一部分
には同一符号を付しその説明を省略し、以下異なる構成
について説明する。第２実施形態の回路構成において、
第１実施形態と異なる点が３つある。それらすべては、
先駆パルスのための位相Ａ信号についても印刷データの
制御を与え、エミッタバンク９６内のどのエミッタをパ
ルスさせるかを制御する機能に関連する。この印刷デー
タに応じた制御は、第１実施例の位相Ｂ信号周期での個
々のエミッタのパルス発生の制御方式と同様である。こ
のように、位相Ａのパワーパルスに関しても論理「１」
（真）のデータ値に対応するエミッタだけにパルスを許
可するという機能は、(1) シリアルデータラッチ８３の
入力を８ビットのシリアルデータに拡張し、(2) 第２の
パラレルデータラッチ８０を追加し、(3) ４つのＡＮＤ
ゲート７８を追加する、という３点によって達成でき
る。本実施形態で、追加された下位４つのＡＮＤゲート
７８は、パラレルデータラッチ８０の下位４ビットと、
タイミング生成回路８６からの位相Ａ信号とのＡＮＤ演
算を行なう。下位４つのＡＮＤゲートからの出力はＯＲ
ゲート７６に入力される。処理手順としては、まず４ビ
ットの印刷データを、８ビットシリアルラッチ８３の下
位４つのセルにシフトする。これらのビットは、４ビッ
トパラレルデータラッチ８０の下位４ビットにロードさ
れる。この４ビットデータと位相Ａ信号とがＡＮＤ演算
され、この２つの論理積である信号だけがＯＲゲート７
６に送られ、データライン９４に供給される。次いで、
次の４ビット信号が、前回の４ビットデータを８ビット
データラッチ８３の上半分へ押しやって、８ビットシル
アルデータラッチ８３の下位４ビットにシフトされる。
前回の４ビットはパラレルデータラッチ８０の上位４ビ
ットにラッチされ、今度は上位４つのＡＮＤゲート７８
で位相Ｂ信号とＡＮＤ演算される。すなわち、４ビット
データと位相Ｂ信号との論理積のみがＯＲゲート７６に
送られ、データライン９４に送られる。この方法で、各
エミッタにおいて、位相Ａと位相Ｂの双方のパワーパル
ス周期でデータをラッチし、実際に印刷で使用するエミ
ッタだけが各々のパルスを受信する。このように第２実
施形態によるインターリーブ回路では、パルスをインタ
ーリーブさせることによる記録時間の縮小に加え、実際
に印刷に使用するエミッタだけに先駆パルスと印刷パル
スを与えるという構成にしたため、駆動電力の節約も達
成できる。

【００６１】以上、図１２の第２実施形態の回路の作用
は、図７に関連して述べた第１実施形態の回路と同様で
ある。第２実施形態の回路もまた、それぞれの作動パル
スに対応するようにシリアルデータラッチ、パラレルデ
ータラッチ、ＡＮＤゲートを追加することによって、３
つ以上のパルスを発生される場合にも拡張適用できる。

【００６２】さらに、上記第１、第２の実施形態のいず
れにおいても、イネーブル信号の遷移エッジをプリンタ
のシステムコントローラ６７によって変更し、および／
または噴射電圧ライン７０に印加する電力をシステムコ
ントローラ６７と電源６６によって変更することによっ
て、エミッタに印加するパワーパルスの値を調節するこ
とができる。パルス値を調節する場合も、パルスの印加
タイミングのインターリーブと、印刷データによるパル
スの一部あるいは全ての制御は、第１および第２の実施
形態で述べた通りの方法で実行される。

【００６３】上記第１および第２の実施形態では、エミ
ッタ列にパルスをインターリーブさせて印加するものと
して述べてきたが、個々のエミッタごとにパルスをイン
ターリーブさせて印加することも、当業者であれば容易
に行える。

【００６４】当業者にとって、本発明の原理と範囲内で
上記以外にも多様な変形が可能であることは言うまでも
ない。

【００６５】

【発明の効果】以上説明したように、本発明の記録装置
によれば、各エミッタ（列）に印加するパルスをインタ
ーリーブさせることによって総記録時間を短縮できると
ともに、画像データに基づき、使用しないエミッタへの
先駆パルスの印加を控えることによって使用電力を節約
することができる。

【図面の簡単な説明】

【図１】従来の印刷装置の概念図である。

【図２】従来のインクジェットプリンタにおけるエミッ
タ（あるいはエジェクタ）チャネルの断面図である。

【図３】従来の印刷装置における、エミッタ列へのパル
ス印加を示すタイミング図である。

【図４】従来の印刷装置において、エミッタ列へのパル
ス印加を示す別のタイミング図である。

【図５】本発明の実施形態に基づいて、エミッタ列に印
加するパルスをインターリーブさせるタイミングを示す
タイミング図である。

【図６】本発明の実施形態に基づいて、エミッタ列に印
加するパルスをインターリーブさせる別のタイミング図
であり、３つのパルスを用いたタイミング図である。

【図７】本発明が適用される第１実施形態の装置の構成
を示すブロック図である。

【図８】図７のサーマルインクジェットプリントヘッド
で用いる信号のタイミングを示すタイミング図である。

【図９】図７に含まれるシフトレジスタの概略図であ
る。

【図１０】図９のシフトレジスタのメインセルのひとつ
を示す概略図である。

【図１１】図９のシフトレジスタのエンドセルのひとつ
を示す概略図である。

【図１２】本発明の第２実施形態が適用される装置の構
成を示すブロック図である。

【符号の説明】

４６ トランスデューサ ５１ トランジスタ ６６ 電源 ６７ システムコントローラ ６８ インクジェットプリントヘッド ７４ プレドライブ回路 ８６ タイミング生成回路 ９０ エミッタバンク選択シフトレジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 トマス ピー．カートニー アメリカ合衆国 14550 ニューヨーク州 フェアポート ロス コモン クレセン ト 48 (72)発明者 リチャード エル．ラドンナ アメリカ合衆国 14450 ニューヨーク州 フェアポート グランドビュー ドライ ヴ 67 (72)発明者 トマス エイ．テリア アメリカ合衆国 14590 ニューヨーク州 ウォルコット パインウッド ドライヴ 133 (72)発明者 トマス イー．ワトロブスキー アメリカ合衆国 14526−1807 ニューヨ ーク州 ペンフィールド アトランティッ ク アヴェニュー 3531 (72)発明者 トマス ジェイ．ワイブル アメリカ合衆国 14580 ニューヨーク州 ウェブスター リッジ ロード 1194

Claims (1)

【特許請求の範囲】
1. 【請求項１】 画像データに基づいて記録媒体上に画像
   を形成するインクジェット記録装置において、 複数のパワーパルスを供給する電源と、 前記複数のパワーパルスに応じて各々が記録媒体上に選
   択的にインク液滴を噴射する複数のエミッタを有する記
   録ヘッドと、 前記複数のエミッタを選択的に前記電源に接続して、前
   記複数のパワーパルスをエミッタに印加する制御装置
   と、 を備え、少なくとも第１のエミッタに印加する複数のパ
   ワーパルスの印加タイミングを、少なくとも第２のエミ
   ッタに印加する複数のパワーパルスの印加タイミングと
   インターリーブさせることを特徴とするインクジェット
   記録装置。