JPH08255898A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08255898A JPH08255898A JP32578795A JP32578795A JPH08255898A JP H08255898 A JPH08255898 A JP H08255898A JP 32578795 A JP32578795 A JP 32578795A JP 32578795 A JP32578795 A JP 32578795A JP H08255898 A JPH08255898 A JP H08255898A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- base structure
- surface structure
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims description 29
- 239000000969 carrier Substances 0.000 claims description 26
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 20
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 154
- 230000037230 mobility Effects 0.000 description 63
- 238000010586 diagram Methods 0.000 description 23
- 239000000758 substrate Substances 0.000 description 17
- 230000009021 linear effect Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000005094 computer simulation Methods 0.000 description 6
- 125000005842 heteroatom Chemical group 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000005428 wave function Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000005283 ground state Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001062872 Cleyera japonica Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7727—Velocity modulation transistors, i.e. VMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 速度変調トランジスタの動作が可能で、非線
形相互導通特性を有する半導体装置を提供する。 【解決手段】 不純物が添加された第１の層を有するベ
ース構造と、前記ベース構造の第１の層と同一導電型
で、不純物が添加された第１の層と不純物が無添加ある
いは低濃度に添加された第２の層とからなる積層構造を
なし、前記第２の層が前記ベース構造に隣接する表面構
造と、前記ベース構造が隣接する側とは反対側の前記表
面構造に形成されたフロントゲート電極とを具備し、前
記表面構造の前記第２の層が、前記ベース構造との界面
においてヘテロ接合を形成することを特徴とする。
形相互導通特性を有する半導体装置を提供する。 【解決手段】 不純物が添加された第１の層を有するベ
ース構造と、前記ベース構造の第１の層と同一導電型
で、不純物が添加された第１の層と不純物が無添加ある
いは低濃度に添加された第２の層とからなる積層構造を
なし、前記第２の層が前記ベース構造に隣接する表面構
造と、前記ベース構造が隣接する側とは反対側の前記表
面構造に形成されたフロントゲート電極とを具備し、前
記表面構造の前記第２の層が、前記ベース構造との界面
においてヘテロ接合を形成することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にキャリアの移動度が外部より印加される電圧により
制御される速度変調トランジスタに関する。本装置は一
般的な非線形特性をも有し、周波数逓倍器等の応用に供
することも可能である。
特にキャリアの移動度が外部より印加される電圧により
制御される速度変調トランジスタに関する。本装置は一
般的な非線形特性をも有し、周波数逓倍器等の応用に供
することも可能である。
【０００２】
【従来の技術】バンドギャップが比較的高い材料と低い
材料のヘテロ構造、例えばＧａＡｓ／ＡｌＧａＡｓ接合
体では、電子は高いバンドギャップを有する材料から低
いバンドギャップを有する材料に転送されることが知ら
れている。このヘテロ接合ではしばしば２次元電子ガス
（２ＤＥＧ）と呼ばれる電子のシートが形成される。こ
のシートの中では、シートに垂直な方向の波動関数がエ
ネルギー的に量子化される。電子は、ＧａＡｓ／ＡｌＧ
ａＡｓヘテロ界面近くのＧａＡｓ層中に形成される３角
形状のポテンシャル領域に閉じ込められる。界面近くの
電子は、界面に平行な面の中を自由に移動できるので、
この面は伝導チャネルとして使用できる。
材料のヘテロ構造、例えばＧａＡｓ／ＡｌＧａＡｓ接合
体では、電子は高いバンドギャップを有する材料から低
いバンドギャップを有する材料に転送されることが知ら
れている。このヘテロ接合ではしばしば２次元電子ガス
（２ＤＥＧ）と呼ばれる電子のシートが形成される。こ
のシートの中では、シートに垂直な方向の波動関数がエ
ネルギー的に量子化される。電子は、ＧａＡｓ／ＡｌＧ
ａＡｓヘテロ界面近くのＧａＡｓ層中に形成される３角
形状のポテンシャル領域に閉じ込められる。界面近くの
電子は、界面に平行な面の中を自由に移動できるので、
この面は伝導チャネルとして使用できる。
【０００３】この電子の伝導チャネルからドナー不純物
を分離することによって、即ちＡｌＧａＡｓ層のドーピ
ングによって、２ＤＥＧは非常に高い移動度を呈する
（１０6 ｃｍ2 ／Ｖｓ）。この現象は高速の電界効果ト
ランジスタの製作に利用され、それらはＨＥＭＴ（High
Electron Mobility Transistor ）あるいはＭＯＤＦＥ
Ｔ（Modulation Doped Field Effect Transistor）と呼
ばれている。ＨＥＭＴは、マイクロ波増幅器や高速集積
回路のような分野で利用されている。
を分離することによって、即ちＡｌＧａＡｓ層のドーピ
ングによって、２ＤＥＧは非常に高い移動度を呈する
（１０6 ｃｍ2 ／Ｖｓ）。この現象は高速の電界効果ト
ランジスタの製作に利用され、それらはＨＥＭＴ（High
Electron Mobility Transistor ）あるいはＭＯＤＦＥ
Ｔ（Modulation Doped Field Effect Transistor）と呼
ばれている。ＨＥＭＴは、マイクロ波増幅器や高速集積
回路のような分野で利用されている。
【０００４】図１８に、ＨＥＭＴのヘテロ界面近くのエ
ネルギーバンド図を示す。電子は、ｎ型にドープされた
ＡｌＧａＡｓ層から界面に転送され、界面に隣接してチ
ャネルを形成する。
ネルギーバンド図を示す。電子は、ｎ型にドープされた
ＡｌＧａＡｓ層から界面に転送され、界面に隣接してチ
ャネルを形成する。
【０００５】電子は３角形状のポテンシャルプロファイ
ルによって量子化され、サブバンドを占有する。図１８
には低い方の２つのサブバンドＥ0 ，Ｅ1 が図示されて
いる。エネルギー差ΔＥ＝Ｅ1 −Ｅ0 は、約２０ｍｅＶ
である。
ルによって量子化され、サブバンドを占有する。図１８
には低い方の２つのサブバンドＥ0 ，Ｅ1 が図示されて
いる。エネルギー差ΔＥ＝Ｅ1 −Ｅ0 は、約２０ｍｅＶ
である。
【０００６】従って、キャリア濃度が約６×１０11／ｃ
ｍ-2より小さい場合には、基底状態のサブバンドのみが
占有される。キャリア濃度は、表面に形成されたショッ
トキー障壁によって変わる。
ｍ-2より小さい場合には、基底状態のサブバンドのみが
占有される。キャリア濃度は、表面に形成されたショッ
トキー障壁によって変わる。
【０００７】一般的なＨＥＭＴの動作速度の理論的な限
界は、H.Sakai によって解析されている（Japanese Jou
rnal of Applied Physics Vol. 21, No. 6, June 1982,
p.L381 ）。ＨＥＭＴの動作速度を改良するために、こ
の文献では速度（移動度）変調が提案されている。通常
の電界効果トランジスタでは、電導度変調ΔＧはチャネ
ル内のキャリア密度の変化ΔＮを通じて行われ、チャネ
ル内で電荷を横方向に移動させるに要する時間が、速度
の極限を規定している。
界は、H.Sakai によって解析されている（Japanese Jou
rnal of Applied Physics Vol. 21, No. 6, June 1982,
p.L381 ）。ＨＥＭＴの動作速度を改良するために、こ
の文献では速度（移動度）変調が提案されている。通常
の電界効果トランジスタでは、電導度変調ΔＧはチャネ
ル内のキャリア密度の変化ΔＮを通じて行われ、チャネ
ル内で電荷を横方向に移動させるに要する時間が、速度
の極限を規定している。
【０００８】速度変調トランジスタ（ＶＭＴ）では、外
部から供給される２つのゲート電圧を用いて、チャネル
内のキャリアの移動度を、ほぼ一定のシートキャリア濃
度のもとに変化させることにより、この限界を克服して
いる。
部から供給される２つのゲート電圧を用いて、チャネル
内のキャリアの移動度を、ほぼ一定のシートキャリア濃
度のもとに変化させることにより、この限界を克服して
いる。
【０００９】速度変調の概念によれば、チャネル電導度
Ｇは主としてキャリア移動度の変化Δμを通じてゲート
電圧によって変調される。このときキャリア濃度は一定
値に保たれる。
Ｇは主としてキャリア移動度の変化Δμを通じてゲート
電圧によって変調される。このときキャリア濃度は一定
値に保たれる。
【００１０】これは、関係式 ΔＧ＝μΔＮ＋ＮΔμ
が成立することを考えると、理解できる。通常のＨＥＭ
Ｔでは上式の右辺の第１項を利用しているのに対し、Ｖ
ＭＴでは第２項を利用している。この関係式より、ＶＭ
ＴではＮの値を大きく保ちΔμを大きくすることが重要
であることがわかる。
が成立することを考えると、理解できる。通常のＨＥＭ
Ｔでは上式の右辺の第１項を利用しているのに対し、Ｖ
ＭＴでは第２項を利用している。この関係式より、ＶＭ
ＴではＮの値を大きく保ちΔμを大きくすることが重要
であることがわかる。
【００１１】ＶＭＴの概念は、特開昭５８ー１７８５７
２の明細書に開示されているように、２重チャネル構造
によって実体化されている。この明細書では、バックゲ
ート付きＨＥＭＴ構造についても言及している。
２の明細書に開示されているように、２重チャネル構造
によって実体化されている。この明細書では、バックゲ
ート付きＨＥＭＴ構造についても言及している。
【００１２】従来のＶＭＴでは、異なるキャリア移動度
を有する２つの区分されたチャネルを有し、一定のシー
トキャリア濃度を確保するために、互いに逆極性にバイ
アスされたフロントゲートとバックゲートによって、キ
ャリアが１つのチャネルから他のチャネルに転送される
デザインが大半であった。
を有する２つの区分されたチャネルを有し、一定のシー
トキャリア濃度を確保するために、互いに逆極性にバイ
アスされたフロントゲートとバックゲートによって、キ
ャリアが１つのチャネルから他のチャネルに転送される
デザインが大半であった。
【００１３】図１９は、このようなバックゲートＨＥＭ
Ｔの１例の層構造を示し、図２０はその動作原理を示し
ている。２つのチャネルＣｈ．ＡとＣｈ．Ｂとは、２つ
のゲート電極２０１、２０３をそれぞれ有する２つの背
中合わせのＨＥＭＴ構造によって制御されている。この
構造体は基板２０５の上に形成されている。ソース電極
２０７とドレイン電極２０９は２つのチャネルの両端で
接触するように構成されている。
Ｔの１例の層構造を示し、図２０はその動作原理を示し
ている。２つのチャネルＣｈ．ＡとＣｈ．Ｂとは、２つ
のゲート電極２０１、２０３をそれぞれ有する２つの背
中合わせのＨＥＭＴ構造によって制御されている。この
構造体は基板２０５の上に形成されている。ソース電極
２０７とドレイン電極２０９は２つのチャネルの両端で
接触するように構成されている。
【００１４】各々のチャネルでは、２ＤＥＧ面に垂直な
波動関数が量子化され、単一のサブバンドが占有され
る。ゲート電極２０１を正にバイアスし、ゲート電極２
０３を負にバイアスする（あるいはその逆）ことによ
り、チャネルＡまたはチャネルＢのいずれかの２ＤＥＧ
に、すべてのキャリアを局在させることができる。図２
１は図１９のモデルの不純物分布を示す。図２０におい
て、ＧａｔｅＡ、ＧａｔｅＢはゲート電極２０１、２０
３の電位ＶgA、ＶgBを示す。図２０（ａ）は、ＶgA＝Ｖ
gB＝０、図２０（ｂ）は、ＶgA＝−ＶgB＝Ｖg0、図２０
（ｃ）はＶgA＝−ＶgB＝−Ｖg0の場合をそれぞれ示す。
但し、Ｖg0は任意の電位である。
波動関数が量子化され、単一のサブバンドが占有され
る。ゲート電極２０１を正にバイアスし、ゲート電極２
０３を負にバイアスする（あるいはその逆）ことによ
り、チャネルＡまたはチャネルＢのいずれかの２ＤＥＧ
に、すべてのキャリアを局在させることができる。図２
１は図１９のモデルの不純物分布を示す。図２０におい
て、ＧａｔｅＡ、ＧａｔｅＢはゲート電極２０１、２０
３の電位ＶgA、ＶgBを示す。図２０（ａ）は、ＶgA＝Ｖ
gB＝０、図２０（ｂ）は、ＶgA＝−ＶgB＝Ｖg0、図２０
（ｃ）はＶgA＝−ＶgB＝−Ｖg0の場合をそれぞれ示す。
但し、Ｖg0は任意の電位である。
【００１５】ゲート電極２０１、２０３を適当にバイア
スすることにより、すべてのキャリアがチャネルＡに存
在する場合と、すべてのキャリアがチャネルＢに存在す
る場合との間でキャリア濃度を一定にすることができ
る。各々のチャネルのキャリアの移動度は、隣接するＧ
ａＡｓ層のチャネルの不純物ドーピングの程度や、ヘテ
ロ界面の粗面の状態によって異なる。１つのチャネル
（図ではチャネルＢ）の不純物添加（ドーピング）濃度
が高いと移動度が低くなり、典型的にはｎ型のＧａＡｓ
では低温で１０3 ｃｍ2 ／Ｖｓとなる。低濃度ドーピン
グもしくは意図せぬドーピングの他のチャネル（図では
チャネルＡ）では、１０5 ｃｍ2 ／Ｖｓ以上の移動度が
達成可能となる。従って移動度変調は、キャリア濃度の
合計を変えることなく、ゲート電極に与えられるスイッ
チング電位に応じて、キャリアを２つのチャネルの間を
転送することによって達成される。
スすることにより、すべてのキャリアがチャネルＡに存
在する場合と、すべてのキャリアがチャネルＢに存在す
る場合との間でキャリア濃度を一定にすることができ
る。各々のチャネルのキャリアの移動度は、隣接するＧ
ａＡｓ層のチャネルの不純物ドーピングの程度や、ヘテ
ロ界面の粗面の状態によって異なる。１つのチャネル
（図ではチャネルＢ）の不純物添加（ドーピング）濃度
が高いと移動度が低くなり、典型的にはｎ型のＧａＡｓ
では低温で１０3 ｃｍ2 ／Ｖｓとなる。低濃度ドーピン
グもしくは意図せぬドーピングの他のチャネル（図では
チャネルＡ）では、１０5 ｃｍ2 ／Ｖｓ以上の移動度が
達成可能となる。従って移動度変調は、キャリア濃度の
合計を変えることなく、ゲート電極に与えられるスイッ
チング電位に応じて、キャリアを２つのチャネルの間を
転送することによって達成される。
【００１６】チャネル長よりも小さい、例えば１００ｎ
ｍのチャネル間分離の場合には、通常のＨＥＭＴよりも
高速な動作が可能になる。図２０（ａ）、２０（ｂ），
２０（ｃ）は３つの異なるゲート電圧状態でのバンド構
造を示し、図２１は素子の断面での不純物（添加物）分
布を示す。繰り返して言えば、素子はキャリアの全てを
高移動度チャネル（チャネルＡ）から低移動度チャネル
（チャネルＢ）に転送することにより動作する。
ｍのチャネル間分離の場合には、通常のＨＥＭＴよりも
高速な動作が可能になる。図２０（ａ）、２０（ｂ），
２０（ｃ）は３つの異なるゲート電圧状態でのバンド構
造を示し、図２１は素子の断面での不純物（添加物）分
布を示す。繰り返して言えば、素子はキャリアの全てを
高移動度チャネル（チャネルＡ）から低移動度チャネル
（チャネルＢ）に転送することにより動作する。
【００１７】欧州特許 EP-A-255 416 には２チャネルの
ヘテロ構造が開示されており、この例では２つのチャネ
ルは活性層中において中間のバリア層によって分離され
ている。このバリア層は、１つのチャネルから他のチャ
ネルへ量子トンネルを許す程度に薄い。異なる移動度を
実現するために、１つのチャネルは高濃度にドーピング
されており、他のチャネルはドーピングされていない。
２つのチャネルとも境界において同じ方位を持つように
形成されている。
ヘテロ構造が開示されており、この例では２つのチャネ
ルは活性層中において中間のバリア層によって分離され
ている。このバリア層は、１つのチャネルから他のチャ
ネルへ量子トンネルを許す程度に薄い。異なる移動度を
実現するために、１つのチャネルは高濃度にドーピング
されており、他のチャネルはドーピングされていない。
２つのチャネルとも境界において同じ方位を持つように
形成されている。
【００１８】他のヘテロ構造の例として、Meirav 等に
より発表されたものがある（Meiravet al. Appl.Phys
Lett 52 (1988) 1268、and B. Laikhmann, M. Heiblum
andU. Meirav, Appl. Phys Lett 57 (1990) 1557）。そ
の層構成と対応するバンド図を図２２と表１に詳細に示
す。
より発表されたものがある（Meiravet al. Appl.Phys
Lett 52 (1988) 1268、and B. Laikhmann, M. Heiblum
andU. Meirav, Appl. Phys Lett 57 (1990) 1557）。そ
の層構成と対応するバンド図を図２２と表１に詳細に示
す。
【００１９】
【表１】
【００２０】発明者等の英国特許 GB 2 262 385 B で
は、２つの量子井戸の層が中間バリア層（または等価
物）によって完全に分離された例を開示している。キャ
リアの閉じ込め電位を歪めることにより、キャリアを１
つの（低移動度）層から他の（高移動度）層へ転送する
ためにゲート電位が使用されている。
は、２つの量子井戸の層が中間バリア層（または等価
物）によって完全に分離された例を開示している。キャ
リアの閉じ込め電位を歪めることにより、キャリアを１
つの（低移動度）層から他の（高移動度）層へ転送する
ためにゲート電位が使用されている。
【００２１】
【発明が解決しようとする課題】本発明の目的は、移動
度の変化により高速なスイッチが可能な新しい速度変調
トランジスタの構成を提供しようとするものである。本
発明の他の目的は、上記に加え非線形動作が可能な電子
デバイスを提供しようとするものである。
度の変化により高速なスイッチが可能な新しい速度変調
トランジスタの構成を提供しようとするものである。本
発明の他の目的は、上記に加え非線形動作が可能な電子
デバイスを提供しようとするものである。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、不純物が添加された第１の層
を有するベース構造と、前記ベース構造の第１の層と同
一導電型で、不純物が添加された第１の層と不純物が無
添加あるいは低濃度に添加された第２の層とからなる積
層構造をなし、前記第２の層が前記ベース構造に隣接す
る表面構造と、前記ベース構造が隣接する側とは反対側
の前記表面構造に形成されたフロントゲート電極とを具
備し、前記表面構造の前記第２の層が、前記ベース構造
との界面においてヘテロ接合を形成することを特徴とし
ている。
に本発明の半導体装置は、不純物が添加された第１の層
を有するベース構造と、前記ベース構造の第１の層と同
一導電型で、不純物が添加された第１の層と不純物が無
添加あるいは低濃度に添加された第２の層とからなる積
層構造をなし、前記第２の層が前記ベース構造に隣接す
る表面構造と、前記ベース構造が隣接する側とは反対側
の前記表面構造に形成されたフロントゲート電極とを具
備し、前記表面構造の前記第２の層が、前記ベース構造
との界面においてヘテロ接合を形成することを特徴とし
ている。
【００２３】前記ベース構造の前記第１の層と前記表面
構造の前記第１の層がｎ型であり、前記ベース構造が前
記表面構造の前記第２の層の伝導帯下端より高い伝導帯
下端を有する半導体材料により形成される。
構造の前記第１の層がｎ型であり、前記ベース構造が前
記表面構造の前記第２の層の伝導帯下端より高い伝導帯
下端を有する半導体材料により形成される。
【００２４】前記ベース構造の前記第１の層と前記表面
構造の前記第１の層がｐ型であり、前記ベース構造が前
記表面構造の前記第２の層の価電子帯上端より低い価電
子帯上端を有する半導体材料により形成される。
構造の前記第１の層がｐ型であり、前記ベース構造が前
記表面構造の前記第２の層の価電子帯上端より低い価電
子帯上端を有する半導体材料により形成される。
【００２５】本発明の半導体装置は、従来の半導体装置
よりも高温で動作が可能な半導体装置を提供する。さら
に、英国特許GB 2 262 385 Bと対比すれば、伝動チャネ
ルがゲート電極に近いので、動作の制御が容易である。
構造について言えば、本発明と前記 Meirav 等の構造
（図２２）との主たる相違は、低移動度チャネルが表面
ゲートによって制御されることである。本発明では、前
記英国特許のように、比較的低いバンドギャップの材料
からなる２つの層が、比較的高いバンドギャップの材料
の層によって分離されることによって、２つのチャネル
が規定されてはいない。
よりも高温で動作が可能な半導体装置を提供する。さら
に、英国特許GB 2 262 385 Bと対比すれば、伝動チャネ
ルがゲート電極に近いので、動作の制御が容易である。
構造について言えば、本発明と前記 Meirav 等の構造
（図２２）との主たる相違は、低移動度チャネルが表面
ゲートによって制御されることである。本発明では、前
記英国特許のように、比較的低いバンドギャップの材料
からなる２つの層が、比較的高いバンドギャップの材料
の層によって分離されることによって、２つのチャネル
が規定されてはいない。
【００２６】前記 Meirav and Laikhman（図２２）と本
発明の主たる相違は、次の２点である。 １．Meirav等の半導体装置は、バックゲートを有する
が、ショットキーゲートのような表面ゲートを有してい
ない。バックゲート電圧を変化させると、キャリア密度
が可変の高移動度チャネルが形成される。しかしなが
ら、フロントゲートが無いので、高移動度チャネル上に
第２の伝導チャネルを形成できない。高移動度チャネル
のキャリアの遮閉効果により、バックゲートは表面近く
に伝導チャネルを誘起することができない。 ２．Meirav等の半導体装置の高濃度にドープされたＧａ
Ａｓ表面層は、良好なオーミックコンタクトをとる目的
のみで形成されたものであり、薄くとることによって層
２１１を完全に空乏化している。ｎ+ 型ＧａＡｓキャッ
プ層は、この特別なドーピング濃度における空乏層幅の
２倍よりも少ない厚さで形成されているからである。エ
ネルギーバンド図からもわかるように、単一の高移動度
伝導チャネルを有する構造となっており、低移動度のチ
ャネルを誘起したり測定したりするようには意図されて
いない。
発明の主たる相違は、次の２点である。 １．Meirav等の半導体装置は、バックゲートを有する
が、ショットキーゲートのような表面ゲートを有してい
ない。バックゲート電圧を変化させると、キャリア密度
が可変の高移動度チャネルが形成される。しかしなが
ら、フロントゲートが無いので、高移動度チャネル上に
第２の伝導チャネルを形成できない。高移動度チャネル
のキャリアの遮閉効果により、バックゲートは表面近く
に伝導チャネルを誘起することができない。 ２．Meirav等の半導体装置の高濃度にドープされたＧａ
Ａｓ表面層は、良好なオーミックコンタクトをとる目的
のみで形成されたものであり、薄くとることによって層
２１１を完全に空乏化している。ｎ+ 型ＧａＡｓキャッ
プ層は、この特別なドーピング濃度における空乏層幅の
２倍よりも少ない厚さで形成されているからである。エ
ネルギーバンド図からもわかるように、単一の高移動度
伝導チャネルを有する構造となっており、低移動度のチ
ャネルを誘起したり測定したりするようには意図されて
いない。
【００２７】実際には、前記 Sakaki により提案された
２つのゲート構造では、チャネル間のキャリアの移動で
適当な非線形伝導を実現させることは不都合であること
がわかっている。唯一つの伝導チャネルしか含まないの
で、Meirav等の構造からは非線形の伝導は報告されてい
ないし、期待もできない。本発明はシングルゲート構造
の非線形トランスコンダクタンス素子を提供しようとす
るものである。
２つのゲート構造では、チャネル間のキャリアの移動で
適当な非線形伝導を実現させることは不都合であること
がわかっている。唯一つの伝導チャネルしか含まないの
で、Meirav等の構造からは非線形の伝導は報告されてい
ないし、期待もできない。本発明はシングルゲート構造
の非線形トランスコンダクタンス素子を提供しようとす
るものである。
【００２８】具体的には、本発明による半導体装置で
は、表面構造の第一の層が第１の移動度伝導チャネルを
規定し、表面構造の第２の層がベース構造との界面にお
いて第１の伝導チャネルの移動度よりも大きい移動度を
有する第２の伝導チャネルを規定する。キャリアはベー
ス構造の第１の層から高移動度チャネルに誘起される。
は、表面構造の第一の層が第１の移動度伝導チャネルを
規定し、表面構造の第２の層がベース構造との界面にお
いて第１の伝導チャネルの移動度よりも大きい移動度を
有する第２の伝導チャネルを規定する。キャリアはベー
ス構造の第１の層から高移動度チャネルに誘起される。
【００２９】いくつかの実施例では、不純物が無添加あ
るいは低濃度に添加された第２の層が、ベース構造の第
１の層と表面構造との間のベース構造の中に形成され
る。表面ゲートの１つの例は、ショットキーメタルコン
タクトである。いくつかの変形例はあるが、ショットキ
接合が表面構造の第１の層に直接に接触していれば、第
１の伝導チャネルを表面構造の第１の層の中に原則とし
て誘起することができる。多くの場合、第１の表面構造
層とショットキメタルゲートとの間に、不純物が無添加
あるいは低濃度に添加された第３の層を具備することが
必要となる。そのように構成しないと、その接触はもと
もとオーミックになり易く、メタルコンタクトによりも
たらされる大きなエネルギー障壁は生み出され得ない。
るいは低濃度に添加された第２の層が、ベース構造の第
１の層と表面構造との間のベース構造の中に形成され
る。表面ゲートの１つの例は、ショットキーメタルコン
タクトである。いくつかの変形例はあるが、ショットキ
接合が表面構造の第１の層に直接に接触していれば、第
１の伝導チャネルを表面構造の第１の層の中に原則とし
て誘起することができる。多くの場合、第１の表面構造
層とショットキメタルゲートとの間に、不純物が無添加
あるいは低濃度に添加された第３の層を具備することが
必要となる。そのように構成しないと、その接触はもと
もとオーミックになり易く、メタルコンタクトによりも
たらされる大きなエネルギー障壁は生み出され得ない。
【００３０】もしその半導体装置が単にその非線形特性
を利用するために、すなわち例えば周波数逓倍器とし
て、製造されるのであれば、２つのチャネルのキャリア
に対し大きな制御機能を備えることはあまり重要ではな
い。しかしながら、他の条件では、特に半導体装置がＶ
ＭＴとして製造される場合には、表面構造から遠い方の
ベース構造の表面に形成されたバックゲートを備えるこ
とが望ましい。その場合には、ベース構造は、表面構造
から遠い方のベース構造の表面に不純物が無添加あるい
は低濃度に添加されたもう１つの層を備えることが望ま
しい。
を利用するために、すなわち例えば周波数逓倍器とし
て、製造されるのであれば、２つのチャネルのキャリア
に対し大きな制御機能を備えることはあまり重要ではな
い。しかしながら、他の条件では、特に半導体装置がＶ
ＭＴとして製造される場合には、表面構造から遠い方の
ベース構造の表面に形成されたバックゲートを備えるこ
とが望ましい。その場合には、ベース構造は、表面構造
から遠い方のベース構造の表面に不純物が無添加あるい
は低濃度に添加されたもう１つの層を備えることが望ま
しい。
【００３１】相対的に高いバンドエッジと低いバンドエ
ッジをそれぞれ有する材料は、いずれもベース構造と表
面構造に使用できる。例えば、ベース構造は主としてＡ
ｌＧａＡｓで作られ、表面構造は主としてＧａＡｓで作
られる。しかしながら、個別に要求されるバンドエッジ
差や動作温度に応じて、これらに類似な物質系はいずれ
も使用することができる。
ッジをそれぞれ有する材料は、いずれもベース構造と表
面構造に使用できる。例えば、ベース構造は主としてＡ
ｌＧａＡｓで作られ、表面構造は主としてＧａＡｓで作
られる。しかしながら、個別に要求されるバンドエッジ
差や動作温度に応じて、これらに類似な物質系はいずれ
も使用することができる。
【００３２】表面ゲートは、表面電位を制御する層構造
と定義される。最も簡易な例は、ショットキーメタルゲ
ートである。金属−絶縁物−半導体（ＭＩＳ）コンタク
トが他の例である。
と定義される。最も簡易な例は、ショットキーメタルゲ
ートである。金属−絶縁物−半導体（ＭＩＳ）コンタク
トが他の例である。
【００３３】
【発明の実施の形態】以下、図面を参照しながら実施例
を説明する。 （第１の実施形態）図１に本発明の第１の実施形態に係
る半導体装置１の概略構造を示す。前述の説明からも分
かるように、基本的な構成はベース構造７と、その上面
に形成された表面構造と、その上に形成されたショット
キーメタルコンタクトゲート３から成っている。これら
は基板９の上に形成されている。選択的に、バックゲー
ト１１がショットキーゲート電極３の反対側の基板表面
に具備されることがある。
を説明する。 （第１の実施形態）図１に本発明の第１の実施形態に係
る半導体装置１の概略構造を示す。前述の説明からも分
かるように、基本的な構成はベース構造７と、その上面
に形成された表面構造と、その上に形成されたショット
キーメタルコンタクトゲート３から成っている。これら
は基板９の上に形成されている。選択的に、バックゲー
ト１１がショットキーゲート電極３の反対側の基板表面
に具備されることがある。
【００３４】表面構造５は、高移動度チャネル１５の上
に低移動度チャネル１３を生み出すように形成されてい
る。これらの２つのチャネルは、ショットキーゲート３
の両側において、第１のオーミックコンタクト１７と第
２のオーミックコンタクト１９と接続される。第１およ
び第２のオーミックコンタクト１７、１９は、ソース電
極２１と２つのチャネル、ドレイン電極２３と２つのチ
ャネルの間に、それぞれ電気的な接続を行う。表面構造
５とベース構造７を構成する特別な層構成につて、以下
詳述する。
に低移動度チャネル１３を生み出すように形成されてい
る。これらの２つのチャネルは、ショットキーゲート３
の両側において、第１のオーミックコンタクト１７と第
２のオーミックコンタクト１９と接続される。第１およ
び第２のオーミックコンタクト１７、１９は、ソース電
極２１と２つのチャネル、ドレイン電極２３と２つのチ
ャネルの間に、それぞれ電気的な接続を行う。表面構造
５とベース構造７を構成する特別な層構成につて、以下
詳述する。
【００３５】表面構造５の材料は、一般的にはベース構
造７の伝導帯下端よりも低い伝導帯下端を有する（この
実施例では、キャリアーは電子である故）。説明の都合
上、図２に示される第１の実施例の層構成は、図１と同
じ参照番号、すなわちショットキーゲート３、表面構造
５、ベース構造７、基板９バックゲート１１を使用して
いる。この半導体装置の動作を説明し易いように、図２
は概念図となっている。図の上部は材料の伝導帯下端の
不連続性を示しており、図の下部は表面構造のエネルギ
ー障壁が２つの伝導チャネルを生み出す様子を示してい
る。
造７の伝導帯下端よりも低い伝導帯下端を有する（この
実施例では、キャリアーは電子である故）。説明の都合
上、図２に示される第１の実施例の層構成は、図１と同
じ参照番号、すなわちショットキーゲート３、表面構造
５、ベース構造７、基板９バックゲート１１を使用して
いる。この半導体装置の動作を説明し易いように、図２
は概念図となっている。図の上部は材料の伝導帯下端の
不連続性を示しており、図の下部は表面構造のエネルギ
ー障壁が２つの伝導チャネルを生み出す様子を示してい
る。
【００３６】表面構造５は、低い伝導帯下端を有する材
料であるＧａＡｓで形成されている。ベース構造７は、
高い伝導帯下端を有する材料であるＡｌＧａＡｓで形成
されている。ショットキーメタルゲート３の下には、表
面構造５を構成する厚さ１０ｎｍのＧａＡｓ層２５、厚
さ３０ｎｍのｎ+ （９×１０17ｃｍ-3）ＧａＡｓ層２７
がこの順に形成されている。ｎ+ 不純物添加層２７の下
には、厚さ３０ｎｍの不純物低添加（ｎ- ＝１×１０16
ｃｍ-3）ＧａＡｓ層が形成されている。低添加層とは不
純物が低濃度に添加された層の意味であり、以下このよ
うに略記する。この低添加層２９はベース構造７との間
に界面３１を有する。
料であるＧａＡｓで形成されている。ベース構造７は、
高い伝導帯下端を有する材料であるＡｌＧａＡｓで形成
されている。ショットキーメタルゲート３の下には、表
面構造５を構成する厚さ１０ｎｍのＧａＡｓ層２５、厚
さ３０ｎｍのｎ+ （９×１０17ｃｍ-3）ＧａＡｓ層２７
がこの順に形成されている。ｎ+ 不純物添加層２７の下
には、厚さ３０ｎｍの不純物低添加（ｎ- ＝１×１０16
ｃｍ-3）ＧａＡｓ層が形成されている。低添加層とは不
純物が低濃度に添加された層の意味であり、以下このよ
うに略記する。この低添加層２９はベース構造７との間
に界面３１を有する。
【００３７】ベース構造７は、表面構造５との間に界面
３１を形成する不純物低添加ｎ- 層３３を有する。この
厚さ４０ｎｍのＡｌＧａＡｓ層の不純物濃度は、１×１
０16ｃｍ-3とされる。このＡｌＧａＡｓ層３３の厚さは
ゼロとしてもよい。この低添加層３３の下には、厚さ２
０ｎｍのｎ型不純物添加（１×１０17ｃｍ-3）ＡｌＧａ
Ａｓ層３５が形成されている。ｎ型層３５の下には、厚
さ２５０ｎｍのｐ- 型低添加（１×１０16ｃｍ-3以下）
ＡｌＧａＡｓ層が形成されている。基板９とベース構造
７の間には、ｎ+ ＧａＡｓ層３９が形成され、基板９の
背面にはバックゲート１１が形成されている。
３１を形成する不純物低添加ｎ- 層３３を有する。この
厚さ４０ｎｍのＡｌＧａＡｓ層の不純物濃度は、１×１
０16ｃｍ-3とされる。このＡｌＧａＡｓ層３３の厚さは
ゼロとしてもよい。この低添加層３３の下には、厚さ２
０ｎｍのｎ型不純物添加（１×１０17ｃｍ-3）ＡｌＧａ
Ａｓ層３５が形成されている。ｎ型層３５の下には、厚
さ２５０ｎｍのｐ- 型低添加（１×１０16ｃｍ-3以下）
ＡｌＧａＡｓ層が形成されている。基板９とベース構造
７の間には、ｎ+ ＧａＡｓ層３９が形成され、基板９の
背面にはバックゲート１１が形成されている。
【００３８】図の下部に示されるエネルギーカーブは、
不純物添加表面層２７の中の低移動度チャネル１３と、
界面３１において表面構造の低添加層２９に形成される
高移動度チャネル１５を制御するショットキー接合障壁
の効果を示す。ベース構造７の中央の層３５のドーピン
グは、高移動度チャネル１５の中にキャリアを造り出
す。エネルギーカーブの点線は、印加されたゲート電位
が低移動度チャネルを空にさせる様子を示している。こ
のようにして、ゲート電圧の印加は高移動度チャネルに
より多くのキャリアを存在させるという意味でスイッチ
ングを起こさせる。
不純物添加表面層２７の中の低移動度チャネル１３と、
界面３１において表面構造の低添加層２９に形成される
高移動度チャネル１５を制御するショットキー接合障壁
の効果を示す。ベース構造７の中央の層３５のドーピン
グは、高移動度チャネル１５の中にキャリアを造り出
す。エネルギーカーブの点線は、印加されたゲート電位
が低移動度チャネルを空にさせる様子を示している。こ
のようにして、ゲート電圧の印加は高移動度チャネルに
より多くのキャリアを存在させるという意味でスイッチ
ングを起こさせる。
【００３９】バックゲートのみならず表面のショットキ
ーゲートが適切にバイアスされれば、半導体装置は真の
ＶＭＴとして動作する。この効果のコンピュータシミュ
レーションを図３に示す。伝導は、伝導帯がフェルミエ
ネルギー以下に落ちた時に起きる。図３の縦軸の原点が
フェルミエネルギーである。定性的には、図３からショ
ットキーゲート電圧を変化させると、フェルミエネルギ
ー以下で局在極小点が１つの状態から、フェルミエネル
ギー以下で２つに分離した極小点が存在する状態に変換
しうることがわかる。深さ３５ｎｍ付近の極小点は、高
不純物添加、低移動度のチャネルに存在し、７０ｎｍ付
近の極小点は高移動度チャネルを形成する。
ーゲートが適切にバイアスされれば、半導体装置は真の
ＶＭＴとして動作する。この効果のコンピュータシミュ
レーションを図３に示す。伝導は、伝導帯がフェルミエ
ネルギー以下に落ちた時に起きる。図３の縦軸の原点が
フェルミエネルギーである。定性的には、図３からショ
ットキーゲート電圧を変化させると、フェルミエネルギ
ー以下で局在極小点が１つの状態から、フェルミエネル
ギー以下で２つに分離した極小点が存在する状態に変換
しうることがわかる。深さ３５ｎｍ付近の極小点は、高
不純物添加、低移動度のチャネルに存在し、７０ｎｍ付
近の極小点は高移動度チャネルを形成する。
【００４０】この構造について、波動関数（図４に示
す）およびキャリア密度（図５に示す）を同様に計算し
た。波動関数の計算結果は、シングルおよびダブル伝導
チャネルモード間のスイッチングが可能であることを、
より定量的に示している。図５のキャリア密度のプロッ
トは、異なるチャネル間のキャリアの典型的な分布を示
している。図６は図５に対応するエネルギーレベルを示
している。なお、図５におけるｎ0 、ｎ1 は、それぞれ
基底状態のサブバンドおよび第１励起状態のサブバンド
を占有するキャリアの数を表す。また、図６におけるＥ
0 、Ｅ1 は、それぞれ基底状態サブバンド、第１励起状
態サブバンドのキャリアの固有エネルギーを表す。
す）およびキャリア密度（図５に示す）を同様に計算し
た。波動関数の計算結果は、シングルおよびダブル伝導
チャネルモード間のスイッチングが可能であることを、
より定量的に示している。図５のキャリア密度のプロッ
トは、異なるチャネル間のキャリアの典型的な分布を示
している。図６は図５に対応するエネルギーレベルを示
している。なお、図５におけるｎ0 、ｎ1 は、それぞれ
基底状態のサブバンドおよび第１励起状態のサブバンド
を占有するキャリアの数を表す。また、図６におけるＥ
0 、Ｅ1 は、それぞれ基底状態サブバンド、第１励起状
態サブバンドのキャリアの固有エネルギーを表す。
【００４１】上記の実施形態では、ベース構造および表
面構造の第１の層がｎ型である場合を説明したが、第１
の層がｐ型である場合も、図７に示すように、単にｎを
ｐに置き換えるだけで同様な構成をとることができる。
図１と同一部分には同一番号を付して重複する説明を省
略する。この場合、ベース構造は表面構造の価電子帯上
端より低い価電子帯上端を有する材料で形成される。膜
厚等の層設計は使用する材料に応じて適切に為されねば
ならない。 （第２の実施形態）図８は本発明の第２の実施形態に関
わる半導体装置の層構成を示す断面図である。全体構成
は図１に示すものと類似しているが、簡略化のためにソ
ース、ドレインコンタクトとバックゲートは図示されて
いない。詳細な層構成を表２に示す。
面構造の第１の層がｎ型である場合を説明したが、第１
の層がｐ型である場合も、図７に示すように、単にｎを
ｐに置き換えるだけで同様な構成をとることができる。
図１と同一部分には同一番号を付して重複する説明を省
略する。この場合、ベース構造は表面構造の価電子帯上
端より低い価電子帯上端を有する材料で形成される。膜
厚等の層設計は使用する材料に応じて適切に為されねば
ならない。 （第２の実施形態）図８は本発明の第２の実施形態に関
わる半導体装置の層構成を示す断面図である。全体構成
は図１に示すものと類似しているが、簡略化のためにソ
ース、ドレインコンタクトとバックゲートは図示されて
いない。詳細な層構成を表２に示す。
【００４２】
【表２】
【００４３】層４３は、主たる制御ゲートとしてのショ
ットキーゲートである。この例では、ニクロム／金で構
成されている。層４５は、ショットキーゲート特性を改
良する薄い不純物無添加のＧａＡｓ層である。層４７
は、低移動度チャネルを提供する薄い不純物高添加Ｇａ
Ａｓ層である。ドーピングは移動度を著しく低める程高
濃度である必要があるが、ショットキーゲートによって
完全に空乏層化される程度に低くなければならない。
ットキーゲートである。この例では、ニクロム／金で構
成されている。層４５は、ショットキーゲート特性を改
良する薄い不純物無添加のＧａＡｓ層である。層４７
は、低移動度チャネルを提供する薄い不純物高添加Ｇａ
Ａｓ層である。ドーピングは移動度を著しく低める程高
濃度である必要があるが、ショットキーゲートによって
完全に空乏層化される程度に低くなければならない。
【００４４】層４９は、ＡｌＧａＡｓ層５３のドナーか
らの電子に、高移動度チャネルを提供する薄い不純物無
添加ＧａＡｓ領域である。層５１は、層５３のドナーか
ら層４９の高移動度チャネルに電子を空間的に分離する
不純物無添加の薄いＡｌＧａＡｓ層であり、移動度を増
加させる。スペーサ層５１の厚さはゼロにしてもよく、
そのような場合は、多数のキャリアが高移動度チャネル
に占有される。層５３は、層４９の高移動度チャネルの
ための電子を供給する不純物添加ＡｌＧａＡｓ層であ
る。
らの電子に、高移動度チャネルを提供する薄い不純物無
添加ＧａＡｓ領域である。層５１は、層５３のドナーか
ら層４９の高移動度チャネルに電子を空間的に分離する
不純物無添加の薄いＡｌＧａＡｓ層であり、移動度を増
加させる。スペーサ層５１の厚さはゼロにしてもよく、
そのような場合は、多数のキャリアが高移動度チャネル
に占有される。層５３は、層４９の高移動度チャネルの
ための電子を供給する不純物添加ＡｌＧａＡｓ層であ
る。
【００４５】層５５は、意図せずに不純物が添加された
厚いＡｌＧａＡｓ層で、伝導チャネルと導電性基板との
間の伝導を妨げ、バックゲートの動作を可能にする。層
５７と５９は不純物が添加されたＧａＡｓから成り、併
せてバックゲートを構成する。
厚いＡｌＧａＡｓ層で、伝導チャネルと導電性基板との
間の伝導を妨げ、バックゲートの動作を可能にする。層
５７と５９は不純物が添加されたＧａＡｓから成り、併
せてバックゲートを構成する。
【００４６】半導体装置に高移動度と低移動度の２つの
密接に結合した平行伝導パスを備えると、理論上はその
系の計算上の移動度は低移動度チャネルによって支配さ
れることが示唆されている（M.A.Reed, W.P. Kirk and
P.S. Kobeila, IEEE JQuantum Elec QE22 (1986) 1753
）。 換言すれば、移動度は２つのチャネルのうち低
い移動度に引き寄せられる。このことは、高移動度チャ
ネルを有効に活用するためには、低移動度チャネルは完
全に空乏層化されねばならないことを意味する。またシ
ョットキーゲートにより主として制御された半導体装置
を設計しようとする場合には、低移動度チャネルは高移
動度チャネルよりもゲートに近づけねばならない。バン
ド構造のコンピュータモデルをショットキーゲート電圧
の関数として作成した。いくつかの実験的な計測を図８
に示す半導体装置に対して行った。
密接に結合した平行伝導パスを備えると、理論上はその
系の計算上の移動度は低移動度チャネルによって支配さ
れることが示唆されている（M.A.Reed, W.P. Kirk and
P.S. Kobeila, IEEE JQuantum Elec QE22 (1986) 1753
）。 換言すれば、移動度は２つのチャネルのうち低
い移動度に引き寄せられる。このことは、高移動度チャ
ネルを有効に活用するためには、低移動度チャネルは完
全に空乏層化されねばならないことを意味する。またシ
ョットキーゲートにより主として制御された半導体装置
を設計しようとする場合には、低移動度チャネルは高移
動度チャネルよりもゲートに近づけねばならない。バン
ド構造のコンピュータモデルをショットキーゲート電圧
の関数として作成した。いくつかの実験的な計測を図８
に示す半導体装置に対して行った。
【００４７】図９は、ショットキーゲート電圧を変化さ
せ、バックゲート電圧を固定としたときの磁気抵抗をシ
ート抵抗で表したものである。高移動度チャネルのシー
トキャリア密度は、４．２Ｋの温度でShubnikov-de Haa
s 振動が認められたことで確認された。振動は１／Ｂに
対し周期的であり、１／Ｂの周期はキャリア密度に比例
している。
せ、バックゲート電圧を固定としたときの磁気抵抗をシ
ート抵抗で表したものである。高移動度チャネルのシー
トキャリア密度は、４．２Ｋの温度でShubnikov-de Haa
s 振動が認められたことで確認された。振動は１／Ｂに
対し周期的であり、１／Ｂの周期はキャリア密度に比例
している。
【００４８】図１０は、本発明の半導体装置の磁気抵抗
を、温度４．２Ｋにおいて、バックゲート電圧を固定と
し、ショットキーゲート電圧の関数として示す。相互コ
ンダクタンスの非線形特性は明白である。−０．２Ｖ近
辺で、すべてのキャリアは半導体装置から取り去られる
ので、抵抗は急激に上昇する。フロント（上面）のショ
ットキーゲート電圧をより正とするとき、高移動度チャ
ネルに電子が占有し抵抗値は約−０．１８Ｖで極小値に
達する。電圧をより正とすると、低移動度チャネルに電
子が占有し始め全体の移動度は急速に低下し、−０．０
８Ｖで抵抗値が極大値となる。ゲート電圧をさらに正と
すると、キャリア濃度の増加が移動度の減少に勝ち、抵
抗値はゲート電圧の計測上限値＋０．２Ｖまで再び落ち
て行く。
を、温度４．２Ｋにおいて、バックゲート電圧を固定と
し、ショットキーゲート電圧の関数として示す。相互コ
ンダクタンスの非線形特性は明白である。−０．２Ｖ近
辺で、すべてのキャリアは半導体装置から取り去られる
ので、抵抗は急激に上昇する。フロント（上面）のショ
ットキーゲート電圧をより正とするとき、高移動度チャ
ネルに電子が占有し抵抗値は約−０．１８Ｖで極小値に
達する。電圧をより正とすると、低移動度チャネルに電
子が占有し始め全体の移動度は急速に低下し、−０．０
８Ｖで抵抗値が極大値となる。ゲート電圧をさらに正と
すると、キャリア濃度の増加が移動度の減少に勝ち、抵
抗値はゲート電圧の計測上限値＋０．２Ｖまで再び落ち
て行く。
【００４９】図１１は、液体窒素の沸点である７７Ｋで
計測された図１０と同様な特性図である。この特殊なヘ
テロ構造が正常に動作する条件は下記の通りである。 １．意図的に不純物を添加するＡｌＧａＡｓのドーピン
グと、不純物無添加のＡｌＧａＡｓスペーサ層の厚さ
と、不純物無添加のＧａＡｓ活性層の厚さのコンビネー
ションが高移動度の２ＤＥＧを可能にする。 ２．不純物添加ＧａＡｓ層の厚さとドーピングレベルの
適切な設定で、表面ショットキーゲートにより完全に空
乏層化される低移動度チャネルを可能にする。 （第３の実施形態）図１２は、本発明の第３の実施形態
に関わる半導体装置の層構成を示す断面図と、この層構
成に対応したエネルギーバンド図を併記したものであ
る。前述の実施形態と同一の参照番号が、ベース構造、
表面構造、ゲートに使用されている。この図は、本発明
をＳｉ／ＳｉＧｅ系に適用した場合の構造６０を示す。
計測された図１０と同様な特性図である。この特殊なヘ
テロ構造が正常に動作する条件は下記の通りである。 １．意図的に不純物を添加するＡｌＧａＡｓのドーピン
グと、不純物無添加のＡｌＧａＡｓスペーサ層の厚さ
と、不純物無添加のＧａＡｓ活性層の厚さのコンビネー
ションが高移動度の２ＤＥＧを可能にする。 ２．不純物添加ＧａＡｓ層の厚さとドーピングレベルの
適切な設定で、表面ショットキーゲートにより完全に空
乏層化される低移動度チャネルを可能にする。 （第３の実施形態）図１２は、本発明の第３の実施形態
に関わる半導体装置の層構成を示す断面図と、この層構
成に対応したエネルギーバンド図を併記したものであ
る。前述の実施形態と同一の参照番号が、ベース構造、
表面構造、ゲートに使用されている。この図は、本発明
をＳｉ／ＳｉＧｅ系に適用した場合の構造６０を示す。
【００５０】図の右側に示されたバンド図は、伝導帯下
端と価電子帯上端の不連続性のみを示す。電荷を帯びた
不純物やキャリアによるバンドベンディング効果は、簡
略化の目的で図示されていない。ベース構造７、表面構
造５、ゲート３は、例えばＵＨＶ−ＣＶＤ法でシリコン
基板の上に成長されている。ＳｉとＳｉＧｅの間の格子
不整合は約数パーセントである。
端と価電子帯上端の不連続性のみを示す。電荷を帯びた
不純物やキャリアによるバンドベンディング効果は、簡
略化の目的で図示されていない。ベース構造７、表面構
造５、ゲート３は、例えばＵＨＶ−ＣＶＤ法でシリコン
基板の上に成長されている。ＳｉとＳｉＧｅの間の格子
不整合は約数パーセントである。
【００５１】そのため、ｎ+ 型Ｓｉ0.7 Ｇｅ0.3 層８５
とＳｉ0.7 Ｇｅ0.3 層８３の歪を除去するために、厚さ
約２μｍのＳｉ1-X ＧｅX バッファ層８７が設けられ
ている。Ｇｅの含有量ｘは０から０．３に徐々に増加す
る。結果として、層８３、８５用のＳｉＧｅの格子定数
は緩和される。一方、Ｓｉ層７９は格子が緩和されたＳ
ｉＧｅ層８３の上に成長しているので、歪が生じてい
る。
とＳｉ0.7 Ｇｅ0.3 層８３の歪を除去するために、厚さ
約２μｍのＳｉ1-X ＧｅX バッファ層８７が設けられ
ている。Ｇｅの含有量ｘは０から０．３に徐々に増加す
る。結果として、層８３、８５用のＳｉＧｅの格子定数
は緩和される。一方、Ｓｉ層７９は格子が緩和されたＳ
ｉＧｅ層８３の上に成長しているので、歪が生じてい
る。
【００５２】ＳｉのバンドギャップはＳｉＧｅのバンド
ギャップより大きいが、歪んだＳｉと歪まないＳｉＧｅ
から構成されたヘテロ構造は、ＳｉＧｅがエネルギーに
おいて高い状態での伝導帯下端の不連続性を呈する。こ
れが図１２に層７９と８３の間のヘテロ界面として示さ
れている。このようにして高移動度の電子がｎ型ＳｉＧ
ｅ層８５から供給され、層７９と層８３の間のヘテロ界
面において、不純物無添加Ｓｉ層７９の中に定着する。
低移動度チャネルがｎ+ 型層７７の中に形成される。ゲ
ート３は、シリコン酸化膜６３とポリシリコン６１とか
ら構成される。ゲートはアルミニウムのようなショット
キーメタルに代えてもよい。 （第４の実施形態）図１３は、本発明の第４の実施形態
に係わる半導体装置の断面図である。ベース構造、表面
構造、ゲートに関しては、前述の実施例と同じ参照番号
が使用されている。この実施形態では、ベース構造は表
面構造の上に形成されている。すなわち、基板１２１の
上に表面構造５が形成され、表面構造５の上にベース構
造７が形成されている。この実施形態は、ｐ型伝導チャ
ネルを有するＳｉ／ＳｉＧｅヘテロ構造に関するもので
あり、表面構造５とベース構造７とがＳＯＩウェハ３の
上に成長形成されている。ＳＯＩウェハは、シリコン基
板１２１上に形成された埋め込みシリコン酸化膜１２
２、さらにこの上に形成された表面シリコン層１２３か
ら成る。
ギャップより大きいが、歪んだＳｉと歪まないＳｉＧｅ
から構成されたヘテロ構造は、ＳｉＧｅがエネルギーに
おいて高い状態での伝導帯下端の不連続性を呈する。こ
れが図１２に層７９と８３の間のヘテロ界面として示さ
れている。このようにして高移動度の電子がｎ型ＳｉＧ
ｅ層８５から供給され、層７９と層８３の間のヘテロ界
面において、不純物無添加Ｓｉ層７９の中に定着する。
低移動度チャネルがｎ+ 型層７７の中に形成される。ゲ
ート３は、シリコン酸化膜６３とポリシリコン６１とか
ら構成される。ゲートはアルミニウムのようなショット
キーメタルに代えてもよい。 （第４の実施形態）図１３は、本発明の第４の実施形態
に係わる半導体装置の断面図である。ベース構造、表面
構造、ゲートに関しては、前述の実施例と同じ参照番号
が使用されている。この実施形態では、ベース構造は表
面構造の上に形成されている。すなわち、基板１２１の
上に表面構造５が形成され、表面構造５の上にベース構
造７が形成されている。この実施形態は、ｐ型伝導チャ
ネルを有するＳｉ／ＳｉＧｅヘテロ構造に関するもので
あり、表面構造５とベース構造７とがＳＯＩウェハ３の
上に成長形成されている。ＳＯＩウェハは、シリコン基
板１２１上に形成された埋め込みシリコン酸化膜１２
２、さらにこの上に形成された表面シリコン層１２３か
ら成る。
【００５３】ＳＯＩ基板を製作するには、例えばＳＩＭ
ＯＸ（Separation by ImplantedOxigen）技術が使用さ
れる。この技術では酸素イオンがシリコン基板中に注入
され、熱処理の後にシリコン酸化膜が形成される。ＳＩ
ＭＯＸ技術により形成される表面シリコン層の厚さは約
２００ｎｍである。この層は、例えば表面酸化とシリコ
ン酸化膜の除去とを繰り返すことにより、薄くすること
ができる。層１２３の厚さは１０ｎｍまで薄くされ、表
面構造およびベース構造のＳｉとＳｉＧｅの層を、例え
ばＵＨＶ−ＣＶＤ法で温度５５０℃において成長させ
る。表３に詳細なエピタキシャル層構造を示す。表にお
いて、層１３０の厚さは層１３２を形成するために表面
酸化を行った後のものである。
ＯＸ（Separation by ImplantedOxigen）技術が使用さ
れる。この技術では酸素イオンがシリコン基板中に注入
され、熱処理の後にシリコン酸化膜が形成される。ＳＩ
ＭＯＸ技術により形成される表面シリコン層の厚さは約
２００ｎｍである。この層は、例えば表面酸化とシリコ
ン酸化膜の除去とを繰り返すことにより、薄くすること
ができる。層１２３の厚さは１０ｎｍまで薄くされ、表
面構造およびベース構造のＳｉとＳｉＧｅの層を、例え
ばＵＨＶ−ＣＶＤ法で温度５５０℃において成長させ
る。表３に詳細なエピタキシャル層構造を示す。表にお
いて、層１３０の厚さは層１３２を形成するために表面
酸化を行った後のものである。
【００５４】
【表３】
【００５５】図１３の領域１４５に、例えばボロンを印
加電圧２０ｋＶと５０ｋＶとで連続的に，トータルドー
ズ量が１×１０15ｃｍ-2となるようにイオン注入し、例
えば７００℃で３０分間アニールして注入領域へのダメ
ージを除去する。この領域は２つの伝導チャネルと金属
電極１４２との間を繋ぐオーミックコンタクトを形成す
る。ゲート９には、ＳｉＭＯＳＦＥＴの一般的なゲート
構造が使用される。このゲートは、層１２６と層１２８
の間のヘテロ界面の高移動度チャネルを主として制御
し、このためこの実施形態ではバックゲートに相当す
る。シリコン酸化膜１４０は、素子間の電気的な分離を
行う。
加電圧２０ｋＶと５０ｋＶとで連続的に，トータルドー
ズ量が１×１０15ｃｍ-2となるようにイオン注入し、例
えば７００℃で３０分間アニールして注入領域へのダメ
ージを除去する。この領域は２つの伝導チャネルと金属
電極１４２との間を繋ぐオーミックコンタクトを形成す
る。ゲート９には、ＳｉＭＯＳＦＥＴの一般的なゲート
構造が使用される。このゲートは、層１２６と層１２８
の間のヘテロ界面の高移動度チャネルを主として制御
し、このためこの実施形態ではバックゲートに相当す
る。シリコン酸化膜１４０は、素子間の電気的な分離を
行う。
【００５６】Ｓｉ0.7 Ｇｅ0.3 層１２５と１２６の合計
膜厚は、Ｓｉ上のＳｉ0.7 Ｇｅ０．３の臨界膜厚より小
さいので、これらのＳｉＧｅ層は常に歪を有している。
低移動度正孔チャネルはｐ＋ 型不純物添加Ｓｉ0.7 Ｇ
ｅ0.3 層１２５に形成され、高移動度正孔チャネルは層
１２６と１２８の間のヘテロ界面に形成される。層１２
３、１２２、１２１はゲート構造３を構成し、金属層１
５０は層１２１に対するオーミックコンタクトである。
層１５０に電圧を印加することにより、層１２５の低移
動度チャネルのキャリア濃度が主として変化する。これ
により、前述の非線形型の相互コンダクタンスが産み出
される。ゲート３に電圧が印加されると同時に、ゲート
９が適切にバイアスされれば、２つのチャネルの合計の
キャリア濃度は一定に保たれ、ＶＭＴ動作が達成され
る。 （第５の実施形態）図１４は本発明の第５の実施形態に
係わる半導体装置の層構成５００と、これに対応したエ
ネルギーバンド図を示す。ベース構造、表面構造、ゲー
トには、前述の実施形態と同じ参照番号を付している。
この実施例の構造は、表面構造の第１の不純物添加層の
伝導帯エッジがベース構造から離れるに従って徐々に増
加している。層構成のパラメータを表４に示す。
膜厚は、Ｓｉ上のＳｉ0.7 Ｇｅ０．３の臨界膜厚より小
さいので、これらのＳｉＧｅ層は常に歪を有している。
低移動度正孔チャネルはｐ＋ 型不純物添加Ｓｉ0.7 Ｇ
ｅ0.3 層１２５に形成され、高移動度正孔チャネルは層
１２６と１２８の間のヘテロ界面に形成される。層１２
３、１２２、１２１はゲート構造３を構成し、金属層１
５０は層１２１に対するオーミックコンタクトである。
層１５０に電圧を印加することにより、層１２５の低移
動度チャネルのキャリア濃度が主として変化する。これ
により、前述の非線形型の相互コンダクタンスが産み出
される。ゲート３に電圧が印加されると同時に、ゲート
９が適切にバイアスされれば、２つのチャネルの合計の
キャリア濃度は一定に保たれ、ＶＭＴ動作が達成され
る。 （第５の実施形態）図１４は本発明の第５の実施形態に
係わる半導体装置の層構成５００と、これに対応したエ
ネルギーバンド図を示す。ベース構造、表面構造、ゲー
トには、前述の実施形態と同じ参照番号を付している。
この実施例の構造は、表面構造の第１の不純物添加層の
伝導帯エッジがベース構造から離れるに従って徐々に増
加している。層構成のパラメータを表４に示す。
【００５７】
【表４】
【００５８】表面構造の第１の不純物添加層が、徐々に
増加する伝導帯下端を有することにより、内部電界がさ
らに付加されので、層５２７における低移動度チャネル
がより低いフロントゲート電圧によって空乏層化され得
る。これは低消費電力の応用には効果的な特性である。
増加する伝導帯下端を有することにより、内部電界がさ
らに付加されので、層５２７における低移動度チャネル
がより低いフロントゲート電圧によって空乏層化され得
る。これは低消費電力の応用には効果的な特性である。
【００５９】本実施形態では、層５２９のＡｌの含有量
も徐々に増加する。しかしこの量は一定であってもよ
い。図１５は本実施形態の変形例の層構成６００を示
し、層６２９は不純物無添加のＧａＡｓ層、層６２７は
ｎ型不純物添加Ａｌx Ｇａ1-x Ａｓである。ｘの値は０
から０．１までリニアに変化する。層６２９に３元合金
のＡｌＧａＡｓを用いるよりも２元合金のＧａＡｓを用
いる方が、合金散乱が減少するのでヘテロ界面での移動
度が大きくなる。
も徐々に増加する。しかしこの量は一定であってもよ
い。図１５は本実施形態の変形例の層構成６００を示
し、層６２９は不純物無添加のＧａＡｓ層、層６２７は
ｎ型不純物添加Ａｌx Ｇａ1-x Ａｓである。ｘの値は０
から０．１までリニアに変化する。層６２９に３元合金
のＡｌＧａＡｓを用いるよりも２元合金のＧａＡｓを用
いる方が、合金散乱が減少するのでヘテロ界面での移動
度が大きくなる。
【００６０】Ａｌ含有量を増加させるプロファイルに
は、種々の変形例が考えられる。例えばＡｌを段階的に
増加させてもよく、このような例として層構成６３０を
図１６に示す。この例では、層６３１と層６３３のＡｌ
の含有量が段階的に変化している。
は、種々の変形例が考えられる。例えばＡｌを段階的に
増加させてもよく、このような例として層構成６３０を
図１６に示す。この例では、層６３１と層６３３のＡｌ
の含有量が段階的に変化している。
【００６１】以上種々の実施形態を説明したが、本発明
では伝導チャネルの電位を制御し、キャリア濃度変化さ
せることが可能であれば、如何なる多層構造も表面ゲー
トとして使用可能である。図２と図１２では、ショット
キーメタルコンタクトとＭＩＳ（Metal-Insulatot-Semi
conductor ）コンタクトをそれぞれ示した。図１７はそ
の他の例として、表面ゲートがＧａＡｓ／ＡｌＧａＡｓ
材料から構成された構造１００を示している。ベースお
よび表面構造、基板、ゲート、オーミックコンタクトや
伝導チャネルは第１の実施例と同じ参照番号が使われて
いる。
では伝導チャネルの電位を制御し、キャリア濃度変化さ
せることが可能であれば、如何なる多層構造も表面ゲー
トとして使用可能である。図２と図１２では、ショット
キーメタルコンタクトとＭＩＳ（Metal-Insulatot-Semi
conductor ）コンタクトをそれぞれ示した。図１７はそ
の他の例として、表面ゲートがＧａＡｓ／ＡｌＧａＡｓ
材料から構成された構造１００を示している。ベースお
よび表面構造、基板、ゲート、オーミックコンタクトや
伝導チャネルは第１の実施例と同じ参照番号が使われて
いる。
【００６２】表面ゲート３は、ｎ++型ＧａＡｓ層１０１
と不純物無添加ＡｌＧａＡｓ層１０３から成る。拡散に
より形成されたオーミックコンタクト２１が、２つの伝
導チャネル１３と１５との電気的な接続に使用されてい
る。ｎ++型ＧａＡｓ層１０１には、加熱処理による合金
化がなされていないオーミックコンタクト１１１が形成
され、これが表面ゲートとなっている。ｎ++型ＧａＡｓ
層１０１は、図のように選択的にエッチオフされ、表面
ゲートと伝導チャネル間のショートを避けるようになっ
ている。
と不純物無添加ＡｌＧａＡｓ層１０３から成る。拡散に
より形成されたオーミックコンタクト２１が、２つの伝
導チャネル１３と１５との電気的な接続に使用されてい
る。ｎ++型ＧａＡｓ層１０１には、加熱処理による合金
化がなされていないオーミックコンタクト１１１が形成
され、これが表面ゲートとなっている。ｎ++型ＧａＡｓ
層１０１は、図のように選択的にエッチオフされ、表面
ゲートと伝導チャネル間のショートを避けるようになっ
ている。
【００６３】本発明は上記の実施形態に限られるもので
はなく、特許請求の範囲に規定した本発明の範囲内にお
いて種々の変形が可能である。図８の実施形態（第２の
実施形態）では、通常の速度変調トランジスタのデザイ
ンと同様に、半導体層領域に組み込まれたバックゲート
を有しているが、フロントゲートでの移動度制御は、い
かなるバックゲート電圧においても得られる。そのため
本発明は、非線形相互コンダクタンスシングルゲートデ
バイスとしても用いることができる。この場合、ベース
構造と表面構造は半絶縁ＧａＡｓ基板の上に直接形成す
ることができる。
はなく、特許請求の範囲に規定した本発明の範囲内にお
いて種々の変形が可能である。図８の実施形態（第２の
実施形態）では、通常の速度変調トランジスタのデザイ
ンと同様に、半導体層領域に組み込まれたバックゲート
を有しているが、フロントゲートでの移動度制御は、い
かなるバックゲート電圧においても得られる。そのため
本発明は、非線形相互コンダクタンスシングルゲートデ
バイスとしても用いることができる。この場合、ベース
構造と表面構造は半絶縁ＧａＡｓ基板の上に直接形成す
ることができる。
【００６４】図８に示したデバイス構造は、格子整合の
とれたＧａＡＳ−ＡｌＧａＡｓ半導体合金システムから
分子線エピタキシーにより成長された。本発明は適切な
伝導帯（ｎ型）、価電子帯（ｐ型）不連続性を有するヘ
テロ構造に対しては、いずれにも有効である。ＩｎＰま
たはＧａＡｓ基板にＩｎX Ｇａ1-X Ａｓ−ＩｎX Ａｌ
1-X を形成した場合や、ＳｉまたはＧｅ基板にＳｉX Ｇ
ｅ1-X −Ｓｉを形成した場合をも含む。
とれたＧａＡＳ−ＡｌＧａＡｓ半導体合金システムから
分子線エピタキシーにより成長された。本発明は適切な
伝導帯（ｎ型）、価電子帯（ｐ型）不連続性を有するヘ
テロ構造に対しては、いずれにも有効である。ＩｎＰま
たはＧａＡｓ基板にＩｎX Ｇａ1-X Ａｓ−ＩｎX Ａｌ
1-X を形成した場合や、ＳｉまたはＧｅ基板にＳｉX Ｇ
ｅ1-X −Ｓｉを形成した場合をも含む。
【００６５】
【発明の効果】上記のように、本発明によれば速度変調
トランジスタの動作が可能で、非線形相互コンダクタン
ス特性を有する半導体装置の提供が可能になる。
トランジスタの動作が可能で、非線形相互コンダクタン
ス特性を有する半導体装置の提供が可能になる。
【図１】本発明の第１の実施形態に係る半導体装置の概
略的な断面図。
略的な断面図。
【図２】図１の半導体装置の層構成に対応したエネルギ
ーバンド図。
ーバンド図。
【図３】図１の半導体装置の動作原理を説明するための
コンピュータシミュレーションによる特性図。
コンピュータシミュレーションによる特性図。
【図４】図１の半導体装置のコンピュータシミュレーシ
ョンによる波動関数を示す図。
ョンによる波動関数を示す図。
【図５】図１の半導体装置のコンピュータシミュレーシ
ョンによるフロントゲート電圧とキャリア密度の相関
図。
ョンによるフロントゲート電圧とキャリア密度の相関
図。
【図６】図１の半導体装置のコンピュータシミュレーシ
ョンによるフロントゲート電圧とエネルギーの相関図。
ョンによるフロントゲート電圧とエネルギーの相関図。
【図７】図１の半導体装置において、ベース構造と表面
構造の第１層がｐ型半導体である場合の層構成とそれに
対応するエネルギーバンド図。
構造の第１層がｐ型半導体である場合の層構成とそれに
対応するエネルギーバンド図。
【図８】本発明の第２の実施形態に係わる半導体装置の
概略的な断面図。
概略的な断面図。
【図９】図８の半導体装置のシート抵抗の実験的な計測
値を示すグラフ。
値を示すグラフ。
【図１０】図８の半導体装置のフロントゲート電圧に対
するシート抵抗の変化を実験的に求めた特性図。
するシート抵抗の変化を実験的に求めた特性図。
【図１１】図１０の特性をさらに高い温度で測定した場
合の特性図。
合の特性図。
【図１２】本発明の第３の実施形態に係わる半導体装置
の層構成とこれに対応するエネルギーバンド図。
の層構成とこれに対応するエネルギーバンド図。
【図１３】本発明の第４の実施形態に係わる半導体装置
の層構成を示す半導体装置の断面図。
の層構成を示す半導体装置の断面図。
【図１４】本発明の第５の実施形態に係わる半導体装置
の層構成と、これに対応したエネルギーバンド図。
の層構成と、これに対応したエネルギーバンド図。
【図１５】本発明の第５の実施形態に係わる半導体装置
の変形例の層構成と、これに対応したエネルギーバンド
図。
の変形例の層構成と、これに対応したエネルギーバンド
図。
【図１６】本発明の第５の実施形態に係わる半導体装置
のさらに他の変形例の層構成と、これに対応したエネル
ギーバンド図。
のさらに他の変形例の層構成と、これに対応したエネル
ギーバンド図。
【図１７】本発明の半導体装置に使用される表面ゲート
の他の例を示す半導体装置の概略的な断面図。
の他の例を示す半導体装置の概略的な断面図。
【図１８】従来のＨＥＭＴのエネルギーバンド図。
【図１９】バックゲートを有する従来のＨＥＭＴの層構
成を示す斜視図。
成を示す斜視図。
【図２０】図１６の半導体装置の３種のエネルギー状態
を示すエネルギーバンド図。
を示すエネルギーバンド図。
【図２１】図１６の半導体装置の層毎の不純物分布を示
す図。
す図。
【図２２】従来のヘテロ構造の１例を示す半導体装置の
断面図。
断面図。
１…半導体装置、３…表面（フロント）ゲート、５…表
面構造、７…ベース構造、９…半導体基板、１１…バッ
クゲート、１３…低移動度チャネル、１５…高移動度チ
ャネル、１７…第１のオーミックコンタクト、１９…第
２のオーミックコンタクト、２１…ソース電極、２３…
ドレイン電極、２５…不純物無添加ＧａＡＳ層、２７…
ｎ+ 型ＧａＡｓ層、２９…ｎ- 型ＧａＡｓ層、３１…界
面、３３…ｎ- 型ＡｌＧａＡｓ層、３５…ｎ型ＡｌＧａ
Ａｓ層、３７…ｐ- 型ＡｌＧａＡｓ層、３９…ｎ+ 型Ｇ
ａＡｓ層
面構造、７…ベース構造、９…半導体基板、１１…バッ
クゲート、１３…低移動度チャネル、１５…高移動度チ
ャネル、１７…第１のオーミックコンタクト、１９…第
２のオーミックコンタクト、２１…ソース電極、２３…
ドレイン電極、２５…不純物無添加ＧａＡＳ層、２７…
ｎ+ 型ＧａＡｓ層、２９…ｎ- 型ＧａＡｓ層、３１…界
面、３３…ｎ- 型ＡｌＧａＡｓ層、３５…ｎ型ＡｌＧａ
Ａｓ層、３７…ｐ- 型ＡｌＧａＡｓ層、３９…ｎ+ 型Ｇ
ａＡｓ層
Claims (16)
- 【請求項１】 不純物が添加された第１の層を有するベ
ース構造と、 前記ベース構造の第１の層と同一導電型で、不純物が添
加された第１の層と不純物が無添加あるいは低濃度に添
加された第２の層とからなる積層構造をなし、前記第２
の層が前記ベース構造に隣接する表面構造と、 前記ベース構造が隣接する側とは反対側の前記表面構造
に形成されたフロントゲート電極とを具備し、 前記表面構造の前記第２の層が、前記ベース構造との界
面においてヘテロ接合を形成することを特徴とする半導
体装置。 - 【請求項２】 前記ベース構造の前記第１の層と前記表
面構造の前記第１の層がｎ型であり、前記ベース構造が
前記表面構造の前記第２の層の伝導帯下端より高い伝導
帯下端を有する半導体材料により形成されることを特徴
とする請求項１に記載の半導体装置。 - 【請求項３】 前記ベース構造の前記第１の層と前記表
面構造の前記第１の層がｐ型であり、前記ベース構造が
前記表面構造の前記第２の層の価電子帯上端より低い価
電子帯上端を有する半導体材料により形成されることを
特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記ベース構造は、前記ベース構造の前
記第１の層と前記表面構造の前記第２の層との間に不純
物が無添加あるいは低濃度に添加された第２の層を具備
することを特徴とする請求項１ないし３のいずれかに記
載の半導体装置。 - 【請求項５】 前記ゲート電極は、ショットキー接合の
形で前記表面構造の前記表面上に具備されることを特徴
とする請求項１ないし４のいずれかに記載の半導体装
置。 - 【請求項６】 前記表面構造の前記第１の層が，キャリ
アが移動する第１の伝導チャネルを規定し、前記表面構
造の前記第２の層が、前記ベース構造の前記表面との前
記界面において、前記第１の伝導チャネルでのキャリア
の移動度よりも高い移動度でキャリアが移動する第２の
伝導チャネルを規定することを特徴とする請求項１ない
し５に記載の半導体装置。 - 【請求項７】 前記表面構造から遠い側の前記ベース構
造の表面に形成されたバックゲート電極を更に具備する
請求項１ないし６のいずれかに記載の半導体装置。 - 【請求項８】 前記フロントゲート電極に印加される電
圧と前記バックゲート電極に印加される電圧とがそれぞ
れ制御されることにより、前記第１の伝導チャネルに存
在するキャリアの数と前記第２の伝導チャネルに存在す
るキャリアの数との和が、一定であるように動作するこ
とを特徴とする請求項７に記載の半導体装置。 - 【請求項９】 前記フロントゲート電極に印加される電
圧が制御されることにより、前記第１の伝導チャネルに
存在するキャリアの数と、前記第２の伝導チャネルに存
在するキャリアの数との和が、変化するように動作する
ことを特徴とする請求項７に記載の半導体装置。 - 【請求項１０】 前記表面構造から遠い側の前記ベース
構造の表面に形成されたバックゲート電極を更に具備す
ることを特徴とする請求項９に記載の半導体装置。 - 【請求項１１】 前記表面構造は、前記表面構造の前記
第１の層と前記フロントゲート電極との間に不純物が無
添加あるい低濃度に添加された第３の層をさらに具備す
ることを特徴とする請求項１ないし９のいずれかに記載
の半導体装置。 - 【請求項１２】 前記ベース構造は、前記表面構造から
遠い側の前記ベース構造の表面に更に不純物が無添加あ
るいは低濃度に添加された第３の層を具備することを特
徴とする請求項４に記載の半導体装置。 - 【請求項１３】 前記ベース構造が基本的にＡｌＧａＡ
ｓより形成され、表面構造が基本的にＧａＡｓより形成
される請求項１ないし１２のいずれかに記載の半導体装
置。 - 【請求項１４】 前記ベース構造が基本的にＳｉＧｅよ
り形成され、表面構造が基本的にＳｉより形成されてい
る請求項１ないし１２に記載の半導体装置。 - 【請求項１５】 前記表面構造の前記第１の層の前記伝
導帯下端は、前記第１の層中の位置が前記ベース構造か
ら離れるに従ってエネルギー準位が徐々に高くなるよう
に構成されたことを特徴とする請求項２に記載の半導体
装置。 - 【請求項１６】 前記表面構造の前記第１の層の前記伝
導帯下端は、前記第１の層中の位置が前記ベース構造か
ら離れるに従ってエネルギー準位が階段状に高くなるよ
うに構成されたことを特徴とする請求項２に記載の半導
体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9425401.8 | 1994-12-14 | ||
| GB9425401A GB2296373B (en) | 1994-12-14 | 1994-12-14 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08255898A true JPH08255898A (ja) | 1996-10-01 |
Family
ID=10766040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32578795A Pending JPH08255898A (ja) | 1994-12-14 | 1995-12-14 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08255898A (ja) |
| GB (1) | GB2296373B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388530B1 (en) | 1998-12-28 | 2002-05-14 | Nec Corporation | Microwave amplifier implemented by heterojunction field effect transistors |
| JP2007535137A (ja) * | 2004-02-03 | 2007-11-29 | フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 半導体構造 |
| JP2008244433A (ja) * | 2007-03-23 | 2008-10-09 | Cree Inc | 高温動作可能窒化ガリウムトランジスタ |
| US8669589B2 (en) | 2005-09-07 | 2014-03-11 | Cree, Inc. | Robust transistors with fluorine treatment |
| US9041064B2 (en) | 2006-11-21 | 2015-05-26 | Cree, Inc. | High voltage GaN transistor |
| US9356592B2 (en) | 2013-03-14 | 2016-05-31 | Samsung Electronics Co., Ltd. | Method of reducing current collapse of power device |
| US9419124B2 (en) | 2001-07-24 | 2016-08-16 | Cree, Inc. | Insulating gate AlGaN/GaN HEMT |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2919581B2 (ja) * | 1990-08-31 | 1999-07-12 | 三洋電機株式会社 | 速度変調トランジスタ |
-
1994
- 1994-12-14 GB GB9425401A patent/GB2296373B/en not_active Expired - Fee Related
-
1995
- 1995-12-14 JP JP32578795A patent/JPH08255898A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388530B1 (en) | 1998-12-28 | 2002-05-14 | Nec Corporation | Microwave amplifier implemented by heterojunction field effect transistors |
| US9419124B2 (en) | 2001-07-24 | 2016-08-16 | Cree, Inc. | Insulating gate AlGaN/GaN HEMT |
| US10224427B2 (en) | 2001-07-24 | 2019-03-05 | Cree, Inc. | Insulting gate AlGaN/GaN HEMT |
| JP2007535137A (ja) * | 2004-02-03 | 2007-11-29 | フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 半導体構造 |
| US8669589B2 (en) | 2005-09-07 | 2014-03-11 | Cree, Inc. | Robust transistors with fluorine treatment |
| US9041064B2 (en) | 2006-11-21 | 2015-05-26 | Cree, Inc. | High voltage GaN transistor |
| US9450081B2 (en) | 2006-11-21 | 2016-09-20 | Cree, Inc. | High voltage GaN transistor |
| JP2008244433A (ja) * | 2007-03-23 | 2008-10-09 | Cree Inc | 高温動作可能窒化ガリウムトランジスタ |
| US8212290B2 (en) | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| JP2013141000A (ja) * | 2007-03-23 | 2013-07-18 | Cree Inc | 半導体デバイス |
| US9240473B2 (en) | 2007-03-23 | 2016-01-19 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| US9356592B2 (en) | 2013-03-14 | 2016-05-31 | Samsung Electronics Co., Ltd. | Method of reducing current collapse of power device |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2296373A (en) | 1996-06-26 |
| GB9425401D0 (en) | 1995-02-15 |
| GB2296373B (en) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0033037B1 (en) | Heterojunction semiconductor devices | |
| US8669591B2 (en) | E-mode HFET device | |
| JP5669365B2 (ja) | 小型化可能な量子井戸デバイスおよびその製造方法 | |
| KR102174546B1 (ko) | 반도체 디바이스 및 반도체 디바이스를 설계하는 방법 | |
| US4987462A (en) | Power MISFET | |
| EP0202383A1 (en) | Semiconductor device using holes as charge carriers | |
| US20080237572A1 (en) | Forming a type i heterostructure in a group iv semiconductor | |
| US20130032860A1 (en) | HFET with low access resistance | |
| JPH0691249B2 (ja) | 変調ドープ形ｍｉｓｆｅｔ及びその製造方法 | |
| US5488237A (en) | Semiconductor device with delta-doped layer in channel region | |
| US9773904B2 (en) | Vertical field effect transistor with biaxial stressor layer | |
| KR100542963B1 (ko) | 전계 효과 트랜지스터 | |
| JP2701633B2 (ja) | 半導体装置 | |
| EP0566591B1 (en) | Semiconductor device | |
| JPS62274783A (ja) | 半導体装置 | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| Santoruvo et al. | In-plane-gate GaN transistors for high-power RF applications | |
| US5686744A (en) | Complementary modulation-doped field-effect transistors | |
| JPH08255898A (ja) | 半導体装置 | |
| US4600932A (en) | Enhanced mobility buried channel transistor structure | |
| US5151758A (en) | Planar-doped valley field effect transistor (PDVFET) | |
| JP2661556B2 (ja) | 電界効果型半導体装置 | |
| JPH0521762A (ja) | 電界効果型トランジスタを備えた半導体装置およびその製造方法 | |
| US7173292B2 (en) | Field effect transistor | |
| EP0380077A2 (en) | Transistor provided with strained germanium layer |