JP2007535137A - 半導体構造 - Google Patents

半導体構造 Download PDF

Info

Publication number
JP2007535137A
JP2007535137A JP2006551710A JP2006551710A JP2007535137A JP 2007535137 A JP2007535137 A JP 2007535137A JP 2006551710 A JP2006551710 A JP 2006551710A JP 2006551710 A JP2006551710 A JP 2006551710A JP 2007535137 A JP2007535137 A JP 2007535137A
Authority
JP
Japan
Prior art keywords
material region
semiconductor structure
interface
region
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006551710A
Other languages
English (en)
Other versions
JP2007535137A5 (ja
JP5335194B2 (ja
Inventor
インドレコーファー・ミヒァエル
レート・ハンス
フェルスター・アーノルト
Original Assignee
フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング filed Critical フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Publication of JP2007535137A publication Critical patent/JP2007535137A/ja
Publication of JP2007535137A5 publication Critical patent/JP2007535137A5/ja
Application granted granted Critical
Publication of JP5335194B2 publication Critical patent/JP5335194B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】
半導体構造が、少なくとも１つの第１材料領域及び１つの第２材料領域を有する。この場合、第２材料領域が、第１材料領域をエピタキシャルに包囲して界面を形成する。この構造は、フェルミ準位ピニングが両材料領域の界面に対向する第２材料領域の非エピタキシャル界面に存在し、第１材料領域が自由荷電キャリアに対する量子井戸を形成することを特徴とする。これによって、量子井戸内の制御可能な荷電キャリア濃度が調整され得る。

Description

本発明は、半導体構造に関する。
半導体工学では、より短いスイッチング時間及びより僅かな消費電力を呈する構成要素が望まれる。この目的は、注入点と抽出点との間の電子用の可能な限り短い経路（チャネル長）及び高い移動度、すなわち外部電界に対する良好な応答を呈する半導体材料から成る微細構造によって達成される。
実験室では、いわゆる高電子移動度トランジスタ（ＨＥＭＴ）に対する標準値が、移動度μe ＞106cm2/V*sで1 μm 未満のチャネル長及び10ps未満のスイッチング時間によって達成されている。ＨＥＭＴでは、いろいろな半導体材料、例えばＧａＡｓ及びＡｌＧａＡｓから成る良好に規定された多数の層が、ナノメートルの範囲内、すなわち数原子層までの厚さでかつ電気的に活性ないろいろな不純物原子で限定的にドープされて製造される。これらの層の側面は、μm オーダーの複数の微小部分に構成されている。
ＨＥＭＴでは、変調ドープの原理が、２次元半導体へテロ構造に対して利用されている。この場合、トランジスタチャネルのドープされた半導体材料とドープされなかった半導体材料とが、片面でエピタキシャル成長する半導体へテロ構造によって空間的に分離される。このトランジスタチャネル内では、例えば伝導体電子ガスの形態の制御可能な２次元荷電キャリアガスが、界面に対して形成される。荷電キャリアガスの非常に高い移動度が、チャネルとドープされた不純物とを分離することによって実現される。
ＨＥＭＴ内では、高濃度の荷電キャリアが、大きいバンドギャップを有する第２層に対する界面に接する小さいバンドギャップを有する層内で生じる。これらの荷電キャリアは、界面に対して平行に高い移動度を有する。その一方でこれらの荷電キャリアは、３次元方向では界面に対して例えば10ナノメートルの範囲内に限定されたままである。
量子井戸とは、ド・ブロイ波長に匹敵する長さのポテンシャル井戸として１つの空間方向の結晶電子に対して作用する構造体である。多くの半導体の場合、このことは、数十ナノメートル又はそれ未満の寸法で実現する。いわゆる擬似２次元電子ガスが生じる。荷電キャリアは、ｘ方向及びｙ方向に自由に動き、エネルギー固有値がｚ軸に沿って量子化されている。
このような層及びナノ構造の領域に対する高い要求は、例えば分子線エピタキシー装置内のヘテロエピタキシーによって実現され得る。２次元の電子ガスを生じさせる構造が、このような方法によって製造される。
導体経路の寸法が、フェルミ波の大きさに近づく場合、可能な電子経路が制限される。このとき、電子の波動特性に関する量子力学が、定常状態及び電子の移動に著しく影響する。
２次元の電子ガスの次元が、側面の構造によってさらに制限される場合、１次元又は零次元のすなわち各空間方向に制限された系であるいわゆる量子ドットが実現される。
自由電子又は正孔が特定の空間方向でナノメートルの範囲に制限されている構造を製造する方法が、従来の技術から公知である。
１次元又は零次元の半導体構造に基づくこのような構成要素は、量子力学的な効果に起因して改良されたトランジスタ構成要素，ダイオード構成要素及び新規の量子ナノ構成要素に対して将来性のある系である。荷電キャリアの移動度に関連する２次元方向又は三次元方向の次元の減少である１次元構造又は零次元構造は、自由荷電キャリアの制限された自由度の量子化に基づく。そのため、荷電キャリア、すなわち結晶電子又は結晶正孔のド・ブロイ波長を制限された空間方向の寸法の大きさにする必要がある。
１次元半導体へテロ構造であるいわゆるひげ結晶（ウィスカー）のエピタキシャル成長及び一部の自己組織成長が、Bjoerk等(Bjoerk, M.T., Ohlsson, B.J., Sass, T., Persson, A.I., Thelander, C., Magnusson, M.H., Deppert, K., Wallenberg, L.R., Samuelson, L. (2002), One-dimentional heterostructures in semiconductor nanowhiskers. Applied Physics Letters 80, 1058) から公知である。
荷電キャリアをＧａＡｓ基板からＧａＡｓから成るナノ細線を通じてＩｎＡｓ島に送って蛍光を生成することが、Panev 等(Panev, N., Persson, A.I., Skoeld, N., L. Samuelson (2003), Sharp exciton emission from single InAs Quantum dots in GaAs nanowires. Applied Physics Letters 83, 2238) から公知である。
この構造は、量子ドット内の荷電キャリアの濃度をうまく制御できない点が欠点である。
One-dimentional heterostructures in semiconductor nanowhiskers. Applied Physics Letters 80, 1058 Sharp exciton emission from single InAs Quantum dots in GaAs nan owires. Applied Physics Letters 83, 2238 Lueth H (1996)著，Surfaces and interfaces of solid materials. 3r d edition, Springer Study Edition,第458 頁
本発明の課題は、自由荷電キャリアを高い濃度に調整でき、零次元の量子ドット又は１次元の量子ドット内のこれらの荷電キャリアの空間的な進行が適切に制御できる簡単に構成された半導体構造を提供することにある。
この課題は、請求項１に記載の半導体構造によって解決される。好適な構成は、従属請求項に記載されている。
本発明によれば、半導体構造は、少なくとも１つの第１材料領域及び第２材料領域を有する。第２材料領域は、第１材料領域を包囲しかつ第１材料領域上にエピタキシャルに形成されている。フェルミ準位ピニングが、両材料領域の界面に対向しているエピタキシャル外面に存在する。これによって第１材料領域は、自由荷電キャリア用の量子井戸を形成する。
量子井戸は、好ましくはフェルミ準位ピニングによって妨害されていない。
第１材料領域は、自由荷電キャリア用の量子井戸を形成する。その結果、これらの自由荷電キャリアの自由度が、量子力学的に零次元又は１次元に制限されている。つまり荷電キャリアに対する状態が、零次元又は１次元にある。
これによって、内側に配置された第１材料領域が多くドープされる必要なしに、高い濃度及び移動度の荷電キャリアが、この第１材料領域の量子井戸内に存在することが好ましくもたらされる。従来の技術とは対照的に、第１材料領域又は量子井戸内の特に好適な１次元の荷電キャリアの移送が適切に調整可能である。このことは、荷電キャリアの高い移動度を有するトランジスタの製造に利用され得る。
ウィスカーやリソグラフィーで製造されるメサ構造のような１次元の量子構造のほかに、特に好ましくは島も、量子井戸の界面のフェルミ準位なしに製造可能である。ウィスカーは、別のヘテロ構造によって、例えば空乏構造としてのＧａＡｓ／ＡｌＧａＡｓ領域又はＧａＮ／ＡｌＧａＮ領域によって形成され得る。
したがって、この半導体構造の有利な特性が、レーザーやトランジスタまでの構造的により複雑な構造でも利用されることが好適に保証されている。
第１材料領域の量子井戸のエネルギー最小値が、平行状態のフェルミ・エネルギーの下にあるか又はフェルミ・エネルギー以下の距離ｋB Ｔを有する。このとき、十分な荷電キャリアが量子井戸内に存在し、トランジスタ，ダイオード等に利用され得ることが好適に保証されている。
荷電キャリアの移動度が、少なくとも２つの空間方向に量子力学的に制限されているように、第１材料領域の寸法又は直径が小さい。
望まないフェルミ準位ピニングが、第１材料領域と第２材料領域との界面からこの界面に対向するこの第２材料領域の非エピタキシャルな外面に移動しているように、この第１材料領域が、この第２材料領域に対して配置されている、つまりこの第２材料領域によって包囲されている。このとき、フェルミ準位ピニングは、場合によっては別の材料領域に隣接する第２材料領域の非エピタキシャルな外面で発生する。別のエピタキシャル界面が、第２材料領域に対して配置されている場合、フェルミ準位ピニングは、非エピタキシャルな第１の外面で発生する。
この場合、この半導体構造では、中心点からフェルミ準位ピニングが存在する非エピタキシャルな外面までの量子井戸の最短距離は、大きさ的にデプレッション長ｄを下回ってはならない。デプレッション長の定義は、Lueth 著 (Lueth H (1996)，Surfaces and interfaces of solid materials. 3rd edition, Springer Study Edition,第458 頁) から読み取れる。デプレッション長は、ドープに依存する材領値である。
これによって、好ましくは、このような１次元半導体構造及び零次元半導体構造中の自由荷電キャリアの濃度及び自由荷電キャリアの空間的な変化が、側面のエピタキシャル的な包囲によって、場合によってはドープ及び／又は界面の分極電荷によって調整され制御され得る。荷電キャリアが、第２材料領域のドープ原子から第１材料領域中に到達できる。第２材料領域に接する第１材料領域の界面での望まないフェルミ準位ピニングがこれらの材料領域に影響することなしに、１つ又は多数の光学的な外部ゲートが、第１材料領域中の荷電キャリア濃度を制御できる。
界面の状態に起因したフェルミ準位ピニングが、半導体構造の非エピタキシャルな界面又は外面で観察される。この構造のフェルミ準位ピニングのエネルギー位置に応じて、２つの場合が生じる：界面の近くの半導体中の自由荷電キャリアのデプレッション又はエンハンスメント。この状態は、本発明の範囲内では量子井戸内の荷電キャリア濃度に対して利用される。従来の技術にしたがって２つの材料領域間の界面に存在するフェルミ準位ピニングが、これらの両材料領域の材料若しくは寸法及び／又は場合によってはドープの適切な選択に基づいて外部の材料領域の非エピタキシャルに形成された第１界面に移動し、したがって第１材料領域の量子井戸内の荷電キャリア濃度及び移動度に影響しないか又は少なくともほとんど影響しない。このことは、電極によって量子井戸内の荷電キャリア濃度を制御するために利用される。
第１材料領域用の材料としてのＧａＡｓ，ＩｎＰ又はＧａＮを有する界面デプレッション形半導体の部類に対しては、特にデプレッション長以下の大きさの直径を有するこれらから製造された構成要素中の自由荷電キャリアの濃度が、微量でありかつ例えば電極のような外部の容積によって実際に影響され得ない。非常に高いドープも、荷電キャリアの移動度及び制御に対する不都合な影響に起因して使用され得ない。このようなデプレッション構造は、電子構成要素に対して使用できない。
第１材料領域用の例えばＩｎＡｓ，ＩｎＳｂ及びその他のいわゆるナローギャップ材料を有する界面エンハンスメント形半導体の部類に対しては、第１材料領域と第２材料領域との間の界面の空間的に近い自由荷電キャリアの濃度が、実際に不変であり、材料値を示すことが分かっている。自由荷電キャリアは、金属特性、特に電子移動特性及び光学応答を提供する。これらの自由荷電キャリアは、ドープ及び／又は例えば電極のような外部の容積によって実際に影響され得ない。特にエンハンスメント長の大きさの寸法を有する界面エンハンスメント材料から成る構成要素では、電子特性が界面の近くの自由荷電キャリアによって実際に支配され、したがって不変に可能である。このような構造は、制御電子を有する電子トランジスタ構成要素に対しては同様に使用できない。
フェルミ準位ピニングが、界面からこの界面に対向する第２材料領域の非エピタキシャルな界面に移動しているように、半導体構造中の場合によってはドープされた材料及び／又は両材料領域の厚さが、本発明にしたがって荷電キャリアを適切に供給した第１材料領域を形成するために選択される。場合によっては、エピタキシャルに又は非エピタキシャルに配置された少なくとも１つの別の材料領域が、第２材料領域上に配置されている。
この別の材料領域が、第２材料領域上にエピタキシャルに配置されている場合、例えばゲート機能を有する別の層が配置される前に、この別の材料領域は、好ましくは半導体構造の安定した終端部を形成する。
別の材料領域の材料は、半導体構造のパシベーションの目的で第１材料領域の材料と同じくしてもよい。
半導体構造は、金属を別の材料領域用の材料として含んでもよい。
第１材料領域は、本発明の別の構成では100 ナノメートル未満、特に0.5 〜50ナノメートルの寸法又は直径を有する。
第１材料領域のこのような寸法を有する半導体構造は、従来の技術によればフェルミ準位ピニングに対して特に影響を受けやすく、高い荷電キャリア濃度が最初に供給され得る。
特に好適な半導体構造としては、ＧａＡｓが、第１材料領域用の材料として設けられていて、及び／又は、ＡｌＧａＡｓが、第２材料領域用の材料として設けられている。これらの材料は、擬似格子整合に起因して互いに良好にエピタキシャル接合でき、このとき実際に互いに転位なしに配置されている。このように格子整合された材料領域を有する別の半導体構造も、本発明を制限することなしに使用され得る。
第２材料領域は、ドープによって任意の不均質なドープ分布を有し得る。しかし、量子井戸内の荷電キャリア分布を最適化するため、分極電荷を第１材料領域と第２材料領域との間の界面で利用することも可能である。分極荷電は、全結晶の軸に関連する界面領域の結晶構造の方向に応じて利用される。その結果、第２材料領域内のドープも回避され得る。
第２材料領域は、やっとこ形でエピタキシャルに互いに配置された多数の面を有する。第２材料領域は、例えばＧａＡｓから成る第１材料領域に隣接した界面から出発してＡｌ0.3 Ｇａ0.7 Ａｓ，ＡｌＡｓ及びＡｌ0.51Ｇａ0.49Ａｓから成る連続した20ナノメートルの厚さの複数の領域から構成され得る。薄くてドープされなかった又は低くドープされたスペーサが、第２材料領域を外部に対して遮断する。このスペーサは、第１材料領域内部の荷電キャリアの拡散を低減する。ＧａＡｓから成るこの第１材料領域は、この連続した領域によって包囲される。これに対してこの第１材料領域は、長手方向に、すなわち第２材料領域に対して垂直にヘテロ構造を有する。
したがって第１材料領域及び第２材料領域が、別々に処理可能なヘテロ構造によって任意に遮断され得る。これによって、例えば共振トンネルダイオードが製造可能である。
半導体構造の第１材料領域は、例えば50ナノメートル未満の微小な断面積で少なくとも1010 cm -3の荷電キャリア濃度、特に少なくとも1016 cm -3の荷電キャリア濃度を有する。荷電キャリア濃度を制御する１つ又は多数のゲートが配置され得る。
以下に、本発明を実施の形態及び添付図面に基づいて詳しく説明する。
図１は、従来の技術による半導体構造の電子バンド図の一部を示す。電子に対する伝導帯エッジ（Ｅ）が、大きくてそれ故に部分空乏構造内部の半径方向の位置ｘの関数として示されている。正孔に対する価電子帯エッジの場合も同様である。このバンドエッジは、荷電キャリアに対するポテンシャルである。
距離ａが、従来の技術によれば大きくて第１材料領域１の寸法を示す。第２材料領域３（図示せず）、例えば金属，ガス，合成樹脂若しくはそれ以外の絶縁体又は半導体が、第１材料領域１上に非エピタキシャルに配置されている。距離ｄは、観察された半導体の界面２のフェルミ準位ピニングから出発するデプレッション長である。部分空乏構造の場合は、ｄ≪ａであるので、両材料領域間の界面２中の荷電キャリアの移動に対して比較的無害である。材料領域１の空乏領域が、ｄ≪ａに起因して全構造に対して小さい割合だけを有する。矢印５にしたがうエネルギー量を有するフェルミ準位ピニングが、界面状態に基づいて非エピタキシャルな界面で発生する。
平衡状態のフェルミ・エネルギー（＝フェルミ準位）が、一点鎖線４によって示されている。矢印５によれば、フェルミ準位ピニングのエネルギー値は、界面状態に基づく界面２の位置に対する伝導帯エッジからの一定のエネルギー距離である。
図２は、半導体構造内の電子に対する別の伝導帯エッジＥを半径方向の位置ｘの関数として示す。ここでは、材料領域１の寸法は、図１の半導体構造に比べて非常に小さく選択されている。それ故に材料領域１は完全空乏である。正孔に対する価電子帯エッジの場合も同様である。このバンドエッジは、荷電キャリアに対するポテンシャルである。
距離ａは、材料領域１の空間寸法を新たに示す（例えば、20ナノメートル）。材料領域３（図示せず）が、材料領域１上に非エピタキシャルに配置されている。材料領域３は、例えば金属，ガス，合成樹脂若しくはそれ以外の絶縁体又は半導体から成る。
距離ｄは、同様にデプレッション長を示す。この場合、デプレッション長ｄは、材料領域１の寸法ａより大きい。形成された量子井戸のポテンシャル最小値が、矢印６によって示されている。ポテンシャル最小値は、ｄ＞ａに基づいて平衡状態のフェルミ・エネルギーのｋB Ｔ（Ｔ＝温度，ｋB Ｔ＝ボルツマン定数）に対してエネルギー的に遥かに上にあり、一点鎖線４によって示される。それ故に、材料領域１と材料領域３との間の界面２は完全空乏である。界面２は、界面の状態に基づいてフェルミ準位ピニングを有する（矢印５参照）。矢印５は、フェルミ準位ピニングのエネルギー準位を示す。界面状態に基づく界面２の位置に対する伝導帯エッジの一定のエネルギー距離が存在することが明らかになる。
単体又は基板上の例えばＧａＡｓ，ＩｎＰやＧａＮのような従来の技術による界面空乏型半導体の部類に対して、これらから製造された特に100 ナノメートル未満の寸法でかつデプレッション長の大きさの構成要素中の自由荷電キャリアの濃度が、非常に僅かでありかつ例えば電極のような外部の容積によって実際に影響され得ないことが、これらの構造から明らかになる。つまりデプレッション長は、ドープに依存する材料値である。第１層に対する材料としてのＧａＡｓ中の高いドープによるこのような寸法の場合でも、このときに発生する荷電キャリアの良好でない移動度による強い不純物の拡散に起因して、使用できないトランジスタ／トンネルダイオードが製造されうる。
シミュレーションは、完全空乏構造の型が高いドープにかかわらず残ることを示す。界面２のフェルミ準位ピニングが、伝導帯エッジＥに対する約0.65eVで発生する。その結果、材料領域１（1018 cm -3でｎドープされた30ナノメートルのＧａＡｓ）及び材料領域３（金属，空気等）から成る半導体構造が完全空乏である（Ｔ＝300 Ｋ）。
図３は、本発明の半導体構造内部の半径方向の位置（ｘ）の関数としての伝導帯エッジ（Ｅ）を示す。図３中には、本発明の１次元半導体構造の横断面に沿った伝導帯エッジＥが概略的に示されている。材料領域の横断面が図４から分かる。
半導体構造は、寸法ａの第１材料領域１を有する。この第１材料領域１は、第２材料領域３によってエピタキシャルに包囲されている。材料領域１は、島又はウィスカーである。材料領域３は、材料領域１上にエピタキシャルに配置されている。正孔に対する価電子帯エッジの場合も同様である。このバンドエッジは、荷電キャリアに対するポテンシャルである。
第１材料領域１の材料が、量子井戸を形成するように、両領域１，３の材料が選択される。この量子井戸は、フェルミ・エネルギー８の準位にある。この準位のエネルギー準位は、一点鎖線によって示されている。伝導帯エッジＥが、第１材料層１とこの第１材料領域１にエピタキシャルに配置された材料領域３との間の界面２で材料領域３に比べて低下している。
ポテンシャル・ジャンプが、ヘテロ・インターフェース界面２に発生する（バンドの不連続性）。フェルミ準位ピニングが、従来の技術のように界面２で発生せずに、第２材料領域３とこの第２材料領域３上にオプションで配置された場合によっては材料領域３を包囲する別の材料領域５との間の非エピタキシャル界面６で発生する。この別の材料領域５は、半導体構造のキャップ材料として機能する。オプションで配置された材料領域５は、これによって包囲する半導体構造のパシベーションとして作用する。層５が、層３上で非エピタキシャルに配置されている場合、フェルミ準位ピニングが、界面４に存在する。
半導体構造の界面６は、界面の状態に起因したフェルミ準位ピニングを有する。半導体構造の全体が、非エピタキシャル材料、例えば絶縁体７又は金属７又は非エピタキシャル半導体７によって包囲される。例えば空気のようなガス又は合成樹脂が、絶縁体として存在し得る。
フェルミ準位ピニングのエネルギー値が、矢印９によって示されている。すなわち、平衡状態のフェルミ準位８から伝導帯Ｅの界面６に固定されたエネルギー距離までの距離が矢印９によって示されている。
明らかなように、界面６から出発するデプレッション長ｄが、量子井戸に不利に影響しないように、界面６に発生するフェルミ準位ピニングが、層１及び３，これらの層の寸法及び場合によってはこれらの層のドープ部分を適切に選択することによって界面２から離れている。その結果、荷電粒子が、この領域内に適切に注入され得る。この場合、この半導体構造では、非エピタキシャルな外面６に対する量子井戸の最短距離（フェルミ準位ピニング）が、大きさ的にデプレッション長ｄを下回ってはならない。
図４は、図３にしたがって包囲するウィスカーの半径方向に切断された横断面の一部を示す。内側の材料領域１は、材料領域３によってエピタキシャル的に完全に包囲される。オプションでキャップ材料５が、材料領域３上にエピタキシャルに配置され得る。そしてオプションで金属のショットキー・ゲート材料７が、キャプ材料５上に配置され得る。その他の符号も、図３の符号に対応する。
本発明の半導体構造としては、特にＧａＡｓが領域１の材料として使用され、ＡｌＧａＡｓが領域３の材料として使用される。
図３，４の両半導体構造に対するシミュレーション（図５）が、側面のエピタキシャルな包囲の本発明の作用及び従来の技術に比べて明らかに上昇した構造内部、すなわち材料領域１の量子井戸内の自由荷電キャリアの濃度を示す。自由荷電キャリアが、内側の移動度を上昇させるために最大であり、ドープ部分及び界面から空間的に分離されているように、包囲部分の寸法及びこの包囲部分のドープが選択されている。材料及び／又は材料の厚さ及び／又はドープ部分の本発明の変更が、自由荷電キャリアの濃度及び／又は空間的な分布の特定の変化を可能にする。
図５中には、自己無撞着なハートリー・ポテンシャル，ＬＤＡ交換及び電子荷電粒子（自由荷電キャリア）の量子力学的な計算による２次元の層パッケージに対する近似シミュレーションが示されている。
Ａｌ0.3 Ｇａ0.7 Ａｓから成る15ナノメートルの厚さの材料領域３によって包囲されたＧａＡｓから成る20ナノメートルの厚さのドープされなかった材料領域１の場合がシミュレートされた。材料領域３は、3.0*1018 cm -3でｎ型ドープされて完全にイオン化されている。ＧａＡｓから成るドープされなかった５nmの厚さの材料領域５が、材料領域３中のＡｌの酸化から保護するためにこの材料領域３上に配置されている。材料領域５は、非エピタキシャルな金属の外部材料７に接して配置されている（例えば、ショットキー接触）。
フェルミ・エネルギーが、新たに一点鎖線で示されている。上のグラフａ）では、伝導帯エッジ（ポテンシャル）の変化が、位置（ｚ）の関数として示されている。下のグラフｂ）では、自由荷電キャリア濃度（電荷）の変化が、位置（ｚ）の関数として示されている。フェルミ準位ピニングが、伝導帯エッジＥから約0.65 eV で初めて発生する（図４参照）。符号１〜７が、右の部分だけに示されている。
2*1017 cm -3までの高さの適切な荷電キャリア濃度が、材料領域１の領域内で得られることが明らかである。これは、既に公知の値より約109 だけ高くにある値である。20ナノメートル未満の寸法の材料領域内の荷電キャリアのこのエンハンスメントは、使用状況に応じて光学的な目的（零次元の島の包囲），トランジスタ若しくは共振トンネルダイオード若しくは超格子（１次元のウィスカー構造の包囲）又は多数のトランジスタ及びゲートを有するウィスカー内部のその他のスタック構造及び／若しくはウィスカー内部のヘテロ構造に対して利用され得る。
説明したＧａＡｓ−ＡｌＧａＡｓ半導体構造の代わりに、本発明を限定することなしに、以下に示す材料から成る半導体構造が使用され得る。
−Ａｌy Ｇａ1-y Ａｓ（材料領域１）及びＡｌx Ｇａ1-x Ａｓ（材料領域３），量子井戸内にステップ（バンドの不連続性）を形成するためｘ＞ｙ；
−ＩｎＰ（材料領域１）及びＩｎx Ａｌ1-x Ａｓ，ｘは、ＩｎＰに対する格子適合を可能にする；
−Ｉｎx Ａｌ1-x Ａｓ（材料領域１）及びＩｎＰ（材料領域３），ｘは、ＩｎＰに対する格子適合を可能にする。
−Ａｌy Ｇａ1-y Ｎ（材料領域１）及びＡｌx Ｇａ1-x Ｎ，ｘ＞ｙ；
−Ｓｉ（材料領域１又は３）及びＳｉx Ｇｅ1-x （材料領域１又は３），結晶歪に応じて及び電子又は正孔かどうかに応じて要求されている；
−ＺｎＯ（材料領域１）及びＡｌx Ｇａ1-x Ｎ（材料領域３）；
−ＩｎＡｓ（材料領域１）及びＡｌＳｂ（材料領域３）。
これらの半導体構造は、デプレッション構造にもエンハンスメント構造にも構成され得る。
図６ａ，ｂは、観察された１次元構造及び零次元構造の一般的な幾何構造を投影で概略的に示す。図中の具体的な幾何学的形状（例えば、円，正方形，六角形）は、具体的に説明するためだけに選択され、一般的に限定されていない。図６ａは、内側の材料領域１及び外側の材料領域２によって島を包囲する零次元の場合を概略的に示す。図６ｂは、内側の材料領域１及び外側の材料領域２によって島を包囲する本発明の１次元の場合を概略的に示す。
従来の技術による半導体構造の電子バンド図の一部を示す。 半導体構造内の電子に対する別の伝導帯エッジＥを半径方向の位置ｘの関数として示す。 本発明の半導体構造内部の半径方向の位置（ｘ）の関数としての伝導帯エッジ（Ｅ）を示す。 図３にしたがって包囲するウィスカーの半径方向に切断された横断面の一部を示す。 自己無撞着なハートリー・ポテンシャル，ＬＤＡ交換及び電子荷電粒子（自由荷電キャリア）の量子力学的な計算による２次元の層パッケージに対する近似シミュレーションを示す。 観察された１次元構造及び零次元構造の一般的な幾何構造を投影で概略的に示す。
符号の説明
１ 第１材料領域
２ 界面
３ 第２材料領域
４ 界面
５ 別の材料領域
６ 第１非エピタキシャル界面
７ 絶縁体

Claims (13)

  1. 少なくとも１つの第１材料領域（１）及び１つの第２材料領域から成る半導体構造にあって、この場合、第２材料領域（３）が、第１材料領域（１）をエピタキシャルに包囲して界面（２）を形成する半導体構造において、
    フェルミ準位ピニング（９）が、両材料領域（１，３）の界面（２）に対向する第２材料領域（３）の非エピタキシャル界面（４）に存在し、第１材料領域（１）が、自由荷電キャリアに対する量子井戸を形成するように、第１及び第２材料領域（１，３）の材料及び／又はこれらの材料領域の寸法及び／又はこれらの材料領域のドープが、提供されていることを特徴とする半導体構造。
  2. 少なくとも１つの第１材料領域（１）及び１つの第２材料領域から成る半導体構造にあって、この場合、第２材料領域（３）が、第１材料領域（１）をエピタキシャルに包囲して界面（２）を形成する半導体構造において、
    フェルミ準位ピニング（９）が、両材料領域（１，３）の界面（２）に対向する第２材料領域（３）の非エピタキシャル界面（４）に存在し、第１材料領域（１）が、自由荷電キャリアに対する量子井戸を形成することを特徴とする半導体構造。
  3. フェルミ準位ピニング（９）は、一方又は両方の材料領域（１，３）の材料及び／又は寸法及び／又はドープ及び／又はドープ分布を選択することによって決定されることを特徴とする請求項２に記載の半導体構造。
  4. 別の材料領域（５）が、第２材料領域（３）上にエピタキシャルに配置されていて、その結果、フェルミ準位ピニングが、第２材料領域（３）と別の材料領域（５）との間のエピタキシャル界面（４）に対向する非エピタキシャル界面（６）で初めて存在することを特徴とする請求項１〜３のいずれか１項に記載の半導体構造。
  5. 第１材料領域（１）は、100 ナノメートル未満、特に0.5 〜50ナノメートルのｘ位置方向の寸法ａを有することを特徴とする請求項１〜４のいずれか１項に記載の半導体構造。
  6. フェルミ準位ピニングが存在する非エピタキシャル界面（４，６）に対する量子井戸の最短距離は、デプレッション長ｄを下回らないことを特徴とする請求項１〜５のいずれか１項に記載の半導体構造。
  7. 別の材料領域（５）用の材料は、第１材料領域（１）の材料と同じであることを特徴とする請求項１〜６のいずれか１項に記載の半導体構造。
  8. 金属が、別の材料領域（５）用の材料であることを特徴とする請求項１〜７のいずれか１項に記載の半導体構造。
  9. 第１及び第２材料領域（１，３）の材料は、擬似格子整合を示しかつ互いに転位なしに配置されていることを特徴とする請求項１〜８のいずれか１項に記載の半導体構造。
  10. Ａｌy Ｇａ1-y Ａｓ及びＡｌx Ｇａ1-x Ａｓ，ｘ＞ｙが、量子井戸内のステップ（バンドの不連続性）を形成する第１及び第２材料領域（１，３）用の材料であることを特徴とする請求項１〜９のいずれか１項に記載の半導体構造。
  11. 少なくとも1010 cm -3、特に少なくとも1016 cm -3の自由荷電キャリア濃度が、第１材料領域（１）中に存在することを特徴とする請求項１〜１０のいずれか１項に記載の半導体構造。
  12. 半導体構造の少なくとも一部が、荷電キャリアを制御するゲート機能を有する金属（ショットキー）電極（７）を有することを特徴とする請求項１〜１１のいずれか１項に記載の半導体構造。
  13. トランジスタ，レーザー，共振トンネルダイオード又はその他のヘテロ構造が、請求項１〜１２のいずれか１項に記載の半導体構造を有する。
JP2006551710A 2004-02-03 2005-01-21 半導体構造 Active JP5335194B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004005363.4 2004-02-03
DE102004005363A DE102004005363A1 (de) 2004-02-03 2004-02-03 Halbleiter-Struktur
PCT/DE2005/000080 WO2005076363A1 (de) 2004-02-03 2005-01-21 Halbleiter-struktur

Publications (3)

Publication Number Publication Date
JP2007535137A true JP2007535137A (ja) 2007-11-29
JP2007535137A5 JP2007535137A5 (ja) 2012-03-01
JP5335194B2 JP5335194B2 (ja) 2013-11-06

Family

ID=34832504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006551710A Active JP5335194B2 (ja) 2004-02-03 2005-01-21 半導体構造

Country Status (5)

Country Link
US (1) US20070267626A1 (ja)
EP (1) EP1711964A1 (ja)
JP (1) JP5335194B2 (ja)
DE (1) DE102004005363A1 (ja)
WO (1) WO2005076363A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100137566A (ko) * 2008-04-15 2010-12-30 큐나노 에이비 나노와이어 랩 게이트 디바이스들
US7960715B2 (en) * 2008-04-24 2011-06-14 University Of Iowa Research Foundation Semiconductor heterostructure nanowire devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111036A (ja) * 1988-10-20 1990-04-24 Fujitsu Ltd 高移動度トランジスタ
JPH04174560A (ja) * 1990-07-18 1992-06-22 Fujitsu Ltd 半導体装置とその製造方法
JPH07142513A (ja) * 1993-06-28 1995-06-02 Nec Corp 電界効果トランジスタ
JPH08255898A (ja) * 1994-12-14 1996-10-01 Toshiba Corp 半導体装置
WO2002080280A1 (en) * 2001-03-30 2002-10-10 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3072175D1 (de) * 1979-12-28 1990-04-26 Fujitsu Ltd Halbleitervorrichtungen mit heterouebergang.
JPH088350B2 (ja) * 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
GB2219130A (en) * 1988-05-25 1989-11-29 Philips Electronic Associated A high mobility semiconductor device
US5362972A (en) * 1990-04-20 1994-11-08 Hitachi, Ltd. Semiconductor device using whiskers
KR950012911B1 (ko) * 1991-02-19 1995-10-23 후지쓰 가부시끼가이샤 산소가 보강된 격리 영역이 있는 반도체와 그 제조방법
JP3635683B2 (ja) * 1993-10-28 2005-04-06 ソニー株式会社 電界効果トランジスタ
US5793055A (en) * 1995-11-30 1998-08-11 Forschungszentrum Julich Gmbh Hybrid electronic devices, particularly Josephson transistors
JP2002083931A (ja) * 2000-09-08 2002-03-22 Nec Corp 半導体集積回路装置
IL138471A0 (en) * 2000-09-14 2001-10-31 Yissum Res Dev Co Novel semiconductor materials and their uses

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111036A (ja) * 1988-10-20 1990-04-24 Fujitsu Ltd 高移動度トランジスタ
JPH04174560A (ja) * 1990-07-18 1992-06-22 Fujitsu Ltd 半導体装置とその製造方法
JPH07142513A (ja) * 1993-06-28 1995-06-02 Nec Corp 電界効果トランジスタ
JPH08255898A (ja) * 1994-12-14 1996-10-01 Toshiba Corp 半導体装置
WO2002080280A1 (en) * 2001-03-30 2002-10-10 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP2004532133A (ja) * 2001-03-30 2004-10-21 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置

Also Published As

Publication number Publication date
US20070267626A1 (en) 2007-11-22
EP1711964A1 (de) 2006-10-18
JP5335194B2 (ja) 2013-11-06
DE102004005363A1 (de) 2005-09-08
WO2005076363A1 (de) 2005-08-18

Similar Documents

Publication Publication Date Title
US11742424B2 (en) Three dimensional vertically structured electronic devices
KR101663200B1 (ko) 터널 전계 효과 트랜지스터 및 그 제조 방법
US5198879A (en) Heterojunction semiconductor device
KR102059101B1 (ko) 터널 전계 효과 트랜지스터
US20140312381A1 (en) Nanoelectronic structure and method of producing such
US20110089400A1 (en) Nanowire wrap gate devices
CN112020762B (zh) 增强型薄膜器件
del Giudice et al. Ultrathin catalyst-free InAs nanowires on silicon with distinct 1D sub-band transport properties
US4872038A (en) Lateral surface superlattice having negative differential conductivity novel process for producing same
US5729030A (en) Semiconductor device
JPH06232417A (ja) 半導体装置およびその製造方法
JP3709486B2 (ja) 半導体素子及びその製造方法
JP5335194B2 (ja) 半導体構造
JPH07326730A (ja) 半導体装置，その製造方法，単一電子デバイス，及びその製造方法
JP5580138B2 (ja) 電界効果トランジスタ
JPWO2004040638A1 (ja) ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置
JPH07307462A (ja) 半導体装置およびその製造方法
Yao et al. Physics and applications of semiconductor quantum structures
US7285794B2 (en) Quantum semiconductor device and method for fabricating the same
US20200335606A1 (en) Vertical tunneling field-effect transistor and method of fabricating the same
Böer et al. Carrier Transport in Low-Dimensional Semiconductors
JP4243593B2 (ja) ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置
JP2920279B2 (ja) 半導体素子
Samuelson et al. Epitaxial Quantum Wires: Growth, Properties and Applications
Menon et al. Comparative study of mathematically modelled High Electron Mobility Transistors and silicon nanowire transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071213

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111222

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20120111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S801 Written request for registration of abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311801

ABAN Cancellation due to abandonment
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350