JPH08251834A - コンバータ装置 - Google Patents
コンバータ装置Info
- Publication number
- JPH08251834A JPH08251834A JP7046872A JP4687295A JPH08251834A JP H08251834 A JPH08251834 A JP H08251834A JP 7046872 A JP7046872 A JP 7046872A JP 4687295 A JP4687295 A JP 4687295A JP H08251834 A JPH08251834 A JP H08251834A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- power supply
- converter device
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Rectifiers (AREA)
Abstract
の電源を自家用発電機から商用電源に切り換えた瞬間に
おける、過電流、過電圧等の発生を防止した、簡単な構
成のコンバータ装置を提供する。 【構成】 三相交流電源7,8,9と直流電源14との
間に接続され、交流を直流に変換するコンバータ装置1
3において、三相交流電源の各相電圧または各線間電圧
を三相/二相変換して得た二相側の成分の一つを他の成
分で除した商の逆正接値θが、単位時間内に所定の値以
上に変化したときに、三相交流電源異常と判断するよう
に構成する。 【効果】 簡単な構成でコンバータ装置の交流電源異常
を速やかに検出でき、過電流,過電圧の発生を未然に防
げるので、無停電電源装置に使用すればその効果は特に
顕著である。
Description
するコンバータ装置であって、その三相交流側の異常を
速やかに検出する方式に関するものである。
の3組のスイッチング素子をオン/オフさせるための、
代表的な制御回路のブロック線図である。同図中21は
図2の18で示す直流電流の指令値、22はその直流電
流のフィードバック値、23は加算器、24は例えばP
I増幅器のような誤差演算増幅器、25は乗算器、26
は正弦波発生器、27は三角波発生器であって、28は
比較器、29はゲート信号発生器、30は前記正弦波発
生器のR相同期信号である。同様に、30′及び30″
はそれぞれS相及びT相同期信号である。点線で示した
32、32′及び32″はそれぞれR、S及びT相に特
有の部分を示し、内部の同一符号は同一機能を有する部
分を示す。31はゲート信号群で、図2の13に示すコ
ンバータ部のスイッチング素子に供給される。
流電流の指令値21と同フィードバック値22との偏差
を誤差演算増幅器24で演算増幅した値と正弦波発生器
26の出力とを乗算器25で乗算し、その出力112、
112′、112″を三角波発生器27の出力と比較器
28において比較して、その大小を示す信号114、1
14′、114″をゲート信号発生器29に供給する。
ゲート信号発生器29はその入力の極性によって図2の
スイッチチング素子をオン/オフさせる。すなわち、入
力が正の場合には上側出力端子にオン信号を下側出力端
子にはオフ信号を発生し、入力が負の場合には上側出力
端子にオフ信号を下側出力端子にはオン信号を発生す
る。ゲート信号発生器29の二つの出力は上側はコンバ
ータの正側のスイッチング素子へ供給され、下側はコン
バータの負側のスイッチング素子へ供給されるものであ
って、これらの信号は常に逆の関係にある。
ある。簡単化のために2相分、例えばR相及びS相のみ
を示した。同図中(a)に示した、a1は図3の三角波
発生器27の出力113でり、a2,a3はそれぞれ図
3の比較器28の片方の入力112,112′で、例え
ばR相及びS相のものであり、(b),(c)はそれぞ
れ比較器28の出力114,114′を示し、波形
(b)から波形(c)を減じた波形(d)は図2のコン
バータ部13の交流側の線間電圧20の波形、例えばR
〜S相間の線間電圧の波形を示している。また図3のゲ
ート信号発生器29のもう一つの入力60は、ゲート信
号31を一時的にオフさせるためのものである。
正弦波発生器26の従来例の詳細図である。図4におい
て、33はその入力信号30の正から負及び負から正へ
の変換点を検出するゼロクロス検出器、34は位相比較
器、35は例えばPI増幅器のような誤差演算器、36
は電圧制御発振器、37はカウンタであり、38はリー
ドオンリーメモリ、39はディジタル/アナログ変換器
である。
相比較器34の二つの入力115と119との位相が一
致してなければ、その出力116は位相ずれ分に比例す
るので、誤差演算増幅器35の出力117は位相ずれを
修正する方向に電圧制御発振器36を駆動する。入力1
19の方が入力115より位相が遅れていれば、電圧制
御発振器36の出力周波数が高くなる方向に制御され
る。電圧制御発振器36の出力118の周波数はその入
力117に比例する。カウンタ37は電圧制御発振器3
6の出力周波数を1/nに分周した出力119を前記位
相比較器34に供給するとともに、その入力118の計
数値0〜n−1をアドレス情報120としてリードオン
リーメモリ38に供給する。リードオンリーメモリ38
はその入力120を電気角度情報として、それに対応す
るSINまたはCOS値に比例する値を出力121とす
る。ディジタル/アナログ変換器39はリードオンリー
メモリ38の出力121がディジタル値なので、これを
アナログ値に変換する。
閉ループ、いわゆるフエーズロックループ(PLL)を
構成しているので、位相比較器の二つの入力115と1
19とは同一位相で且つ同一周波数、すなわちR相同期
信号30とディジタル/アナログ変換器39の出力11
1とは同位相で且つ同周波数となる。ここで、図3のR
相同期信号30は図2のR相に相当する交流電源から、
例えば変圧器等で降圧して得ているから、図3の正弦波
発生器26の出力と図2の交流電源の位相及び周波数も
また同一である。
従来例では二つの問題点がある。第1の問題点は、三相
電源とコンバータ装置との同期をとるのにPLL方式を
採用しているために、電源位相が急変した場合、例えば
コンバータ装置の電源を自家用発電機から商用電源に切
り換えた瞬間には、PLLの応答遅れを生じるために、
一時的に図2の交流電源8,8,9の位相と、図3の正
弦波発生器26,26′,26″の出力位相とが互いに
ずれてしまい、過電流、過電圧等の発生原因になり得
る。第2の問題点は、第1の問題点の影響を少なくする
ために、図示しない安定化回路や補償回路等を設けなけ
ればならないので、制御系の設計が難しく、また制御系
が不安定になりやすいという欠点があった。
解決するためのものであって、その目的は、電源位相の
急変をなるべく早く検知して、コンバータの運転を一時
的に停止するなどして過電流,過電圧の発生を防ぐ手段
を提供するにある。具体的には、三相交流電圧を二相交
流電圧に等価変換してその瞬時位相をベクトル演算して
計算し、単位時間内にその位相が定められた値以上に変
化した時に、電源異常と判断する。
説明図である。図6中のVr,Vs,Vtはそれぞれ三
相交流のR,S,T相の瞬時電圧ベクトル、Vα,Vβ
は二相交流のα相,β相の瞬時電圧ベクトルを示す。V
rとVαとを図のごとく同一位相に選べば、互いの関係
は次式で示される。
に示すごとく定義すれば
0msであるから、1ms当たりで18°、同様に60
Hzならば21.6°づつ変化するので、これに比べて
大幅な変化、例えば1ms当たりで30°以上の変化が
あれば、電源異常と判断できる。
は本発明を適用するのに最も望ましいコンバータの主回
路図である。図2の13は半導体スイッチング素子を使
用したコンバータ部、7,8,9は三相を構成する各相
の交流電源、10,11,12はリアクトル、14は直
流電源、18は直流電流、15,16,17は各相の交
流電流、20はコンバータ部の交流線間電圧、19は交
流電源の線間電圧である。コンバータ部13を構成する
半導体スイッチング素子を所定の手順でオン/オフし
て、直流電流18、交流電流15,16,17を所望の
値に制御する。
ブロック線図である。図1において1は三相/二相変換
器、2は除算器、3は逆正接演算器、4はサンプルアン
ドホールド回路、5は記憶回路、6は比較器である。三
相/二相変換器1は(1)、(2)式を実現するもの
で、その入力101,102,103はそれぞれ図2の
交流電源7,8,9の電圧の瞬時値に比例し、(1)、
(2)式のVr,Vs,Vtに相当し、またその出力1
04,105は(1)、(2)式のVα,Vβに相当す
る。除算器2はその入力105を、その入力104で除
算した結果を出力106とする。逆正接演算器3は、そ
の入力106の逆正接値を出力107とする。従って除
算器2と逆正接演算器3とで(3)式を実現し、逆正接
演算器3の出力107は(3)式の瞬時位相θに相当す
る。
位相θを所定の時間間隔でサンプリングして、比較器6
と記憶回路5とに出力108を供給する。記憶回路5は
一回前の入力をその出力109として出力する。比較器
6はその二つの入力108と109、すなわち現在のサ
ンプルホールド値と前回のサンプルホールド値とを比較
して、その偏差が所定値以上であればその出力110を
論理「1」にし、それ以外の場合は論理「0」にする。
この出力110の信号は、図示しない論理回路を経由し
て、図3のゲート停止信号60に接続され、出力110
が論理「1」であれば図3のゲート信号群31をオフさ
せてコンバータ停止に到らしめる。このゲート信号群3
1をオン状態に復帰するには、例えば前述のPLLの応
答遅れが解消し、安定になったことを条件にして、前記
論理回路にリセット信号を送ればよい。
れば、簡単な構成でコンバータ装置の交流電源異常を速
やかに検出でき、過電流、過電圧の発生を未然に防げる
ので、その実用的効果は極めて大きく、UPS(無停電
電源装置)を構成するコンバータ装置に適用すれば、そ
の効果は特に顕著である。また、本発明はコンバータ装
置に限らず、交流電源と同期制御する必要のある他の装
置、例えばサイリスタレオナード装置の電源異常検出に
も応用できることは勿論である。
路図である。
的な制御回路のブロック線図である。
ック線図である。
ある。
s,Vtの瞬時値 104,105 変換された二相電圧Vα,Vβの瞬時
値 106 除算器の出力 107 逆正接演算器の出力すなわち瞬時位相θ 108 今回のサンプルホールド値 109 前回のサンプルホールド値 110 比較器の出力すなわちゲート停止信号 111 ディジタル/アナログ変換器すなわち正弦波発
生器の出力 112,112′,112″ 乗算器の出力すなわち比
較器の一方の入力 113 三角波発生器の出力すなち比較器の一方の入力 114,114′,114″ 比較器の出力すなわちゲ
ート信号発生器入力 115 ゼロクロス検出器の出力すなわち位相比較器の
一方の入力 116 位相ずれ分に比例する比較器の出力 117 誤差演算増幅器の出力すなわち電圧制御発振器
の入力 118 電圧制御発振器の出力すなわちカウンタの入力 119 カウンタの出力すなわち位相比較器の一方の入
力 120 アドレス情報すなわち電気角度情報 121 リードオンリメモリ出力すなわちディジタル/
アナログ変換器入力
Claims (1)
- 【請求項1】 三相交流電源と直流電源との間に接続さ
れ、交流を直流に変換するコンバータ装置において、三
相交流電源の各相電圧または各線間電圧を三相/二相変
換して得た二相側の成分の一つを他の成分で除した商の
逆正接値が、単位時間内に所定の値以上に変化したとき
に、三相交流電源異常と判断するように構成したことを
特徴とするコンバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04687295A JP3553180B2 (ja) | 1995-03-07 | 1995-03-07 | コンバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04687295A JP3553180B2 (ja) | 1995-03-07 | 1995-03-07 | コンバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08251834A true JPH08251834A (ja) | 1996-09-27 |
JP3553180B2 JP3553180B2 (ja) | 2004-08-11 |
Family
ID=12759447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04687295A Expired - Lifetime JP3553180B2 (ja) | 1995-03-07 | 1995-03-07 | コンバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3553180B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005261055A (ja) * | 2004-03-10 | 2005-09-22 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
-
1995
- 1995-03-07 JP JP04687295A patent/JP3553180B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005261055A (ja) * | 2004-03-10 | 2005-09-22 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3553180B2 (ja) | 2004-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0492396B1 (en) | Parallel inverter system | |
JP2526992B2 (ja) | 交流出力変換器の並列運転システム | |
US5091839A (en) | Method and apparatus for supplying voltage to a three-phase voltage system having a load-carrying neutral conductor with a pulse width modulated three phase invertor | |
JP3553180B2 (ja) | コンバータ装置 | |
JPH0515070A (ja) | 並列運転制御装置 | |
JPH0515069A (ja) | 3相交流出力変換器の並列運転制御装置 | |
JP3167534B2 (ja) | 無停電電源装置 | |
JP3550573B2 (ja) | 電力変換装置 | |
JPH09131077A (ja) | コンバータ装置 | |
JP3479954B2 (ja) | インバータの並列運転装置 | |
JPH05297030A (ja) | 電圧低下検出方法 | |
JPS6114737B2 (ja) | ||
JP2721884B2 (ja) | インバータを含む電源装置の並列接続装置 | |
JP3235651B2 (ja) | 周期性信号制御装置 | |
JPH0247560A (ja) | 瞬時電圧低下高速検出方式 | |
JPH0357116Y2 (ja) | ||
JPS62290318A (ja) | デイジタル保護制御装置 | |
JPH02134574A (ja) | 交流電圧検出装置 | |
JPH0488847A (ja) | 交流無停電電源装置 | |
KR20000003696A (ko) | 입력 교류전원의 전류위상 보정장치 | |
JP3031108B2 (ja) | インバ−タ装置を含む3相電源装置 | |
JPS6032204B2 (ja) | 直流−交流変換装置の制御装置 | |
JPS6155343B2 (ja) | ||
JPS61221533A (ja) | 無効電力補償装置の制御装置 | |
JPH08256480A (ja) | Pwmインバータの制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |