JP3553180B2 - コンバータ装置 - Google Patents
コンバータ装置 Download PDFInfo
- Publication number
- JP3553180B2 JP3553180B2 JP04687295A JP4687295A JP3553180B2 JP 3553180 B2 JP3553180 B2 JP 3553180B2 JP 04687295 A JP04687295 A JP 04687295A JP 4687295 A JP4687295 A JP 4687295A JP 3553180 B2 JP3553180 B2 JP 3553180B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- power supply
- converter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Rectifiers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、三相交流を直流に変換するコンバータ装置であって、その三相交流側の異常を速やかに検出する方式に関するものである。
【０００２】
【従来の技術】
図３は、図２に示すコンバータ主回路図の３組のスイッチング素子をオン／オフさせるための、代表的な制御回路のブロック線図である。同図中２１は図２の１８で示す直流電流の指令値、２２はその直流電流のフィードバック値、２３は加算器、２４は例えばＰＩ増幅器のような誤差演算増幅器、２５は乗算器、２６は正弦波発生器、２７は三角波発生器であって、２８は比較器、２９はゲート信号発生器、３０は前記正弦波発生器のＲ相同期信号である。同様に、３０′及び３０″はそれぞれＳ相及びＴ相同期信号である。点線で示した３２、３２′及び３２″はそれぞれＲ、Ｓ及びＴ相に特有の部分を示し、内部の同一符号は同一機能を有する部分を示す。３１はゲート信号群で、図２の１３に示すコンバータ部のスイッチング素子に供給される。
【０００３】
このブロック線図の動作を説明すると、直流電流の指令値２１と同フィードバック値２２との偏差を誤差演算増幅器２４で演算増幅した値と正弦波発生器２６の出力とを乗算器２５で乗算し、その出力１１２、１１２′、１１２″を三角波発生器２７の出力と比較器２８において比較して、その大小を示す信号１１４、１１４′、１１４″をゲート信号発生器２９に供給する。ゲート信号発生器２９はその入力の極性によって図２のスイッチチング素子をオン／オフさせる。すなわち、入力が正の場合には上側出力端子にオン信号を下側出力端子にはオフ信号を発生し、入力が負の場合には上側出力端子にオフ信号を下側出力端子にはオン信号を発生する。ゲート信号発生器２９の二つの出力は上側はコンバータの正側のスイッチング素子へ供給され、下側はコンバータの負側のスイッチング素子へ供給されるものであって、これらの信号は常に逆の関係にある。
【０００４】
これをタイムチャートで示したのが図５である。簡単化のために２相分、例えばＲ相及びＳ相のみを示した。同図中（ａ）に示した、ａ１は図３の三角波発生器２７の出力１１３でり、ａ２，ａ３はそれぞれ図３の比較器２８の片方の入力１１２，１１２′で、例えばＲ相及びＳ相のものであり、（ｂ），（ｃ）はそれぞれ比較器２８の出力１１４，１１４′を示し、波形（ｂ）から波形（ｃ）を減じた波形（ｄ）は図２のコンバータ部１３の交流側の線間電圧２０の波形、例えばＲ〜Ｓ相間の線間電圧の波形を示している。また図３のゲート信号発生器２９のもう一つの入力６０は、ゲート信号３１を一時的にオフさせるためのものである。
【０００５】
図４は、図３に示す制御ブロック線図中の正弦波発生器２６の従来例の詳細図である。図４において、３３はその入力信号３０の正から負及び負から正への変換点を検出するゼロクロス検出器、３４は位相比較器、３５は例えばＰＩ増幅器のような誤差演算器、３６は電圧制御発振器、３７はカウンタであり、３８はリードオンリーメモリ、３９はディジタル／アナログ変換器である。
【０００６】
このブロック線図の動作を説明すると、位相比較器３４の二つの入力１１５と１１９との位相が一致してなければ、その出力１１６は位相ずれ分に比例するので、誤差演算増幅器３５の出力１１７は位相ずれを修正する方向に電圧制御発振器３６を駆動する。入力１１９の方が入力１１５より位相が遅れていれば、電圧制御発振器３６の出力周波数が高くなる方向に制御される。電圧制御発振器３６の出力１１８の周波数はその入力１１７に比例する。カウンタ３７は電圧制御発振器３６の出力周波数を１／ｎに分周した出力１１９を前記位相比較器３４に供給するとともに、その入力１１８の計数値０〜ｎ−１をアドレス情報１２０としてリードオンリーメモリ３８に供給する。リードオンリーメモリ３８はその入力１２０を電気角度情報として、それに対応するＳＩＮまたはＣＯＳ値に比例する値を出力１２１とする。ディジタル／アナログ変換器３９はリードオンリーメモリ３８の出力１２１がディジタル値なので、これをアナログ値に変換する。
【０００７】
上記のブロック３４，３５，３６，３７は閉ループ、いわゆるフエーズロックループ（ＰＬＬ）を構成しているので、位相比較器の二つの入力１１５と１１９とは同一位相で且つ同一周波数、すなわちＲ相同期信号３０とディジタル／アナログ変換器３９の出力１１１とは同位相で且つ同周波数となる。ここで、図３のＲ相同期信号３０は図２のＲ相に相当する交流電源から、例えば変圧器等で降圧して得ているから、図３の正弦波発生器２６の出力と図２の交流電源の位相及び周波数もまた同一である。
【０００８】
【発明が解決しようとする課題】
図３と図４とに示した従来例では二つの問題点がある。第１の問題点は、三相電源とコンバータ装置との同期をとるのにＰＬＬ方式を採用しているために、電源位相が急変した場合、例えばコンバータ装置の電源を自家用発電機から商用電源に切り換えた瞬間には、ＰＬＬの応答遅れを生じるために、一時的に図２の交流電源８，８，９の位相と、図３の正弦波発生器２６，２６′，２６″の出力位相とが互いにずれてしまい、過電流、過電圧等の発生原因になり得る。第２の問題点は、第１の問題点の影響を少なくするために、図示しない安定化回路や補償回路等を設けなければならないので、制御系の設計が難しく、また制御系が不安定になりやすいという欠点があった。
【０００９】
【課題を解決するための手段】
本発明は以上の問題点を解決するためのものであって、その目的は、電源位相の急変をなるべく早く検知して、コンバータの運転を一時的に停止するなどして過電流，過電圧の発生を防ぐ手段を提供するにある。具体的には、三相交流電圧を二相交流電圧に等価変換してその瞬時位相をベクトル演算して計算し、単位時間内にその位相が定められた値以上に変化した時に、電源異常と判断する。
【００１０】
【作用】
図６は、三相交流を二相交流に変換するための説明図である。図６中のＶｒ，Ｖｓ，Ｖｔはそれぞれ三相交流のＲ，Ｓ，Ｔ相の瞬時電圧ベクトル、Ｖα，Ｖβは二相交流のα相，β相の瞬時電圧ベクトルを示す。ＶｒとＶαとを図のごとく同一位相に選べば、互いの関係は次式で示される。
【数１】
Ｖα＝ｋ（Ｖｒ−Ｖｓ／２−Ｖｔ／２） ……（１）
Ｖβ＝ｋ（３１／２ Ｖｓ／２−３１／２ Ｖｔ／２） ……（２）
ただし、ｋは定数である。二相交流の瞬時位相θを図６に示すごとく定義すれば
【数２】
θ＝ｔａｎ−１（Ｖβ／Ｖα） ……（３）
【００１１】
θは電源周波数が５０Ｈｚならば１周期２０ｍｓであるから、１ｍｓ当たりで１８°、同様に６０Ｈｚならば２１．６°づつ変化するので、これに比べて大幅な変化、例えば１ｍｓ当たりで３０°以上の変化があれば、電源異常と判断できる。
【００１２】
【実施例】
以下、図面に基づき本発明を説明する。図２は本発明を適用するのに最も望ましいコンバータの主回路図である。図２の１３は半導体スイッチング素子を使用したコンバータ部、７，８，９は三相を構成する各相の交流電源、１０，１１，１２はリアクトル、１４は直流電源、１８は直流電流、１５，１６，１７は各相の交流電流、２０はコンバータ部の交流線間電圧、１９は交流電源の線間電圧である。コンバータ部１３を構成する半導体スイッチング素子を所定の手順でオン／オフして、直流電流１８、交流電流１５，１６，１７を所望の値に制御する。
【００１３】
図１は本発明の一実施例を示す制御回路のブロック線図である。図１において１は三相／二相変換器、２は除算器、３は逆正接演算器、４はサンプルアンドホールド回路、５は記憶回路、６は比較器である。三相／二相変換器１は（１）、（２）式を実現するもので、その入力１０１，１０２，１０３はそれぞれ図２の交流電源７，８，９の電圧の瞬時値に比例し、（１）、（２）式のＶｒ，Ｖｓ，Ｖｔに相当し、またその出力１０４，１０５は（１）、（２）式のＶα，Ｖβに相当する。除算器２はその入力１０５を、その入力１０４で除算した結果を出力１０６とする。逆正接演算器３は、その入力１０６の逆正接値を出力１０７とする。従って除算器２と逆正接演算器３とで（３）式を実現し、逆正接演算器３の出力１０７は（３）式の瞬時位相θに相当する。
【００１４】
サンプルアンドホールド回路４はその瞬時位相θを所定の時間間隔でサンプリングして、比較器６と記憶回路５とに出力１０８を供給する。記憶回路５は一回前の入力をその出力１０９として出力する。比較器６はその二つの入力１０８と１０９、すなわち現在のサンプルホールド値と前回のサンプルホールド値とを比較して、その偏差が所定値以上であればその出力１１０を論理「１」にし、それ以外の場合は論理「０」にする。この出力１１０の信号は、図示しない論理回路を経由して、図３のゲート停止信号６０に接続され、出力１１０が論理「１」であれば図３のゲート信号群３１をオフさせてコンバータ停止に到らしめる。このゲート信号群３１をオン状態に復帰するには、例えば前述のＰＬＬの応答遅れが解消し、安定になったことを条件にして、前記論理回路にリセット信号を送ればよい。
【００１５】
【発明の効果】
以上詳細に説明したように、本発明によれば、簡単な構成でコンバータ装置の交流電源異常を速やかに検出でき、過電流、過電圧の発生を未然に防げるので、その実用的効果は極めて大きく、ＵＰＳ（無停電電源装置）を構成するコンバータ装置に適用すれば、その効果は特に顕著である。また、本発明はコンバータ装置に限らず、交流電源と同期制御する必要のある他の装置、例えばサイリスタレオナード装置の電源異常検出にも応用できることは勿論である。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック線図である。
【図２】本発明を適用するのに望ましいコンバータ主回路図である。
【図３】図２に示したコンバータ主回路を制御する代表的な制御回路のブロック線図である。
【図４】図３に示した正弦波発生器の詳細例を示すブロック線図である。
【図５】従来の実施例を示すタイムチャートである。
【図６】三相交流を二相交流に変換するための説明図である。
【符号の説明】
１ 三相／二相変換器
２ 除算器
３ 逆正接演算器
４ サンプルアンドホールド回路
５ 記憶回路
６ 比較器
７，８，９ 三相を構成する各相の交流電源
１０，１１，１２ リアクトル
１３ コンバータ部
１４ 直流電源
１５，１６，１７ 各相の交流電流
１８ 直流電流
１９ 交流電源の線間電圧
１８ 直流電流
２０ コンバータの交流側の線間電圧
２１ 直流電流の指令値
２２ 直流電流のフィードバック値
２３ 加算器
２４ 例えばＰＩ増幅器のような誤差演算増幅器
２５ 乗算器
２６ 正弦波発生器
２７ 三角波発生器
２８ 比較器
２９ ゲート信号発生器
３０ 正弦波発生器のＲ相同期信号
３０′正弦波発生器のＳ相同期信号
３０″正弦波発生器のＴ相同期信号
３１ ゲート信号群
３２ Ｒ相に特有の部分
３２′Ｓ相に特有の部分
３２″Ｔ相に特有の部分
３３ ゼロクロス検出器
３４ 位相比較器
３５ 例えばＰＩ増幅器のような誤差演算器
３６ 電圧制御発振器
３７ カウンタ
３８ リードオンリーメモリ
３９ ディジタル／アナログ変換器
６０ ゲート信号を一時的にオフするための信号
１０１，１０２，１０３ 三相交流電源電圧Ｖｒ，Ｖｓ，Ｖｔの瞬時値
１０４，１０５ 変換された二相電圧Ｖα，Ｖβの瞬時値
１０６ 除算器の出力
１０７ 逆正接演算器の出力すなわち瞬時位相θ
１０８ 今回のサンプルホールド値
１０９ 前回のサンプルホールド値
１１０ 比較器の出力すなわちゲート停止信号
１１１ ディジタル／アナログ変換器すなわち正弦波発生器の出力
１１２，１１２′，１１２″ 乗算器の出力すなわち比較器の一方の入力
１１３ 三角波発生器の出力すなち比較器の一方の入力
１１４，１１４′，１１４″ 比較器の出力すなわちゲート信号発生器入力
１１５ ゼロクロス検出器の出力すなわち位相比較器の一方の入力
１１６ 位相ずれ分に比例する比較器の出力
１１７ 誤差演算増幅器の出力すなわち電圧制御発振器の入力
１１８ 電圧制御発振器の出力すなわちカウンタの入力
１１９ カウンタの出力すなわち位相比較器の一方の入力
１２０ アドレス情報すなわち電気角度情報
１２１ リードオンリメモリ出力すなわちディジタル／アナログ変換器入力
【産業上の利用分野】
本発明は、三相交流を直流に変換するコンバータ装置であって、その三相交流側の異常を速やかに検出する方式に関するものである。
【０００２】
【従来の技術】
図３は、図２に示すコンバータ主回路図の３組のスイッチング素子をオン／オフさせるための、代表的な制御回路のブロック線図である。同図中２１は図２の１８で示す直流電流の指令値、２２はその直流電流のフィードバック値、２３は加算器、２４は例えばＰＩ増幅器のような誤差演算増幅器、２５は乗算器、２６は正弦波発生器、２７は三角波発生器であって、２８は比較器、２９はゲート信号発生器、３０は前記正弦波発生器のＲ相同期信号である。同様に、３０′及び３０″はそれぞれＳ相及びＴ相同期信号である。点線で示した３２、３２′及び３２″はそれぞれＲ、Ｓ及びＴ相に特有の部分を示し、内部の同一符号は同一機能を有する部分を示す。３１はゲート信号群で、図２の１３に示すコンバータ部のスイッチング素子に供給される。
【０００３】
このブロック線図の動作を説明すると、直流電流の指令値２１と同フィードバック値２２との偏差を誤差演算増幅器２４で演算増幅した値と正弦波発生器２６の出力とを乗算器２５で乗算し、その出力１１２、１１２′、１１２″を三角波発生器２７の出力と比較器２８において比較して、その大小を示す信号１１４、１１４′、１１４″をゲート信号発生器２９に供給する。ゲート信号発生器２９はその入力の極性によって図２のスイッチチング素子をオン／オフさせる。すなわち、入力が正の場合には上側出力端子にオン信号を下側出力端子にはオフ信号を発生し、入力が負の場合には上側出力端子にオフ信号を下側出力端子にはオン信号を発生する。ゲート信号発生器２９の二つの出力は上側はコンバータの正側のスイッチング素子へ供給され、下側はコンバータの負側のスイッチング素子へ供給されるものであって、これらの信号は常に逆の関係にある。
【０００４】
これをタイムチャートで示したのが図５である。簡単化のために２相分、例えばＲ相及びＳ相のみを示した。同図中（ａ）に示した、ａ１は図３の三角波発生器２７の出力１１３でり、ａ２，ａ３はそれぞれ図３の比較器２８の片方の入力１１２，１１２′で、例えばＲ相及びＳ相のものであり、（ｂ），（ｃ）はそれぞれ比較器２８の出力１１４，１１４′を示し、波形（ｂ）から波形（ｃ）を減じた波形（ｄ）は図２のコンバータ部１３の交流側の線間電圧２０の波形、例えばＲ〜Ｓ相間の線間電圧の波形を示している。また図３のゲート信号発生器２９のもう一つの入力６０は、ゲート信号３１を一時的にオフさせるためのものである。
【０００５】
図４は、図３に示す制御ブロック線図中の正弦波発生器２６の従来例の詳細図である。図４において、３３はその入力信号３０の正から負及び負から正への変換点を検出するゼロクロス検出器、３４は位相比較器、３５は例えばＰＩ増幅器のような誤差演算器、３６は電圧制御発振器、３７はカウンタであり、３８はリードオンリーメモリ、３９はディジタル／アナログ変換器である。
【０００６】
このブロック線図の動作を説明すると、位相比較器３４の二つの入力１１５と１１９との位相が一致してなければ、その出力１１６は位相ずれ分に比例するので、誤差演算増幅器３５の出力１１７は位相ずれを修正する方向に電圧制御発振器３６を駆動する。入力１１９の方が入力１１５より位相が遅れていれば、電圧制御発振器３６の出力周波数が高くなる方向に制御される。電圧制御発振器３６の出力１１８の周波数はその入力１１７に比例する。カウンタ３７は電圧制御発振器３６の出力周波数を１／ｎに分周した出力１１９を前記位相比較器３４に供給するとともに、その入力１１８の計数値０〜ｎ−１をアドレス情報１２０としてリードオンリーメモリ３８に供給する。リードオンリーメモリ３８はその入力１２０を電気角度情報として、それに対応するＳＩＮまたはＣＯＳ値に比例する値を出力１２１とする。ディジタル／アナログ変換器３９はリードオンリーメモリ３８の出力１２１がディジタル値なので、これをアナログ値に変換する。
【０００７】
上記のブロック３４，３５，３６，３７は閉ループ、いわゆるフエーズロックループ（ＰＬＬ）を構成しているので、位相比較器の二つの入力１１５と１１９とは同一位相で且つ同一周波数、すなわちＲ相同期信号３０とディジタル／アナログ変換器３９の出力１１１とは同位相で且つ同周波数となる。ここで、図３のＲ相同期信号３０は図２のＲ相に相当する交流電源から、例えば変圧器等で降圧して得ているから、図３の正弦波発生器２６の出力と図２の交流電源の位相及び周波数もまた同一である。
【０００８】
【発明が解決しようとする課題】
図３と図４とに示した従来例では二つの問題点がある。第１の問題点は、三相電源とコンバータ装置との同期をとるのにＰＬＬ方式を採用しているために、電源位相が急変した場合、例えばコンバータ装置の電源を自家用発電機から商用電源に切り換えた瞬間には、ＰＬＬの応答遅れを生じるために、一時的に図２の交流電源８，８，９の位相と、図３の正弦波発生器２６，２６′，２６″の出力位相とが互いにずれてしまい、過電流、過電圧等の発生原因になり得る。第２の問題点は、第１の問題点の影響を少なくするために、図示しない安定化回路や補償回路等を設けなければならないので、制御系の設計が難しく、また制御系が不安定になりやすいという欠点があった。
【０００９】
【課題を解決するための手段】
本発明は以上の問題点を解決するためのものであって、その目的は、電源位相の急変をなるべく早く検知して、コンバータの運転を一時的に停止するなどして過電流，過電圧の発生を防ぐ手段を提供するにある。具体的には、三相交流電圧を二相交流電圧に等価変換してその瞬時位相をベクトル演算して計算し、単位時間内にその位相が定められた値以上に変化した時に、電源異常と判断する。
【００１０】
【作用】
図６は、三相交流を二相交流に変換するための説明図である。図６中のＶｒ，Ｖｓ，Ｖｔはそれぞれ三相交流のＲ，Ｓ，Ｔ相の瞬時電圧ベクトル、Ｖα，Ｖβは二相交流のα相，β相の瞬時電圧ベクトルを示す。ＶｒとＶαとを図のごとく同一位相に選べば、互いの関係は次式で示される。
【数１】
Ｖα＝ｋ（Ｖｒ−Ｖｓ／２−Ｖｔ／２） ……（１）
Ｖβ＝ｋ（３１／２ Ｖｓ／２−３１／２ Ｖｔ／２） ……（２）
ただし、ｋは定数である。二相交流の瞬時位相θを図６に示すごとく定義すれば
【数２】
θ＝ｔａｎ−１（Ｖβ／Ｖα） ……（３）
【００１１】
θは電源周波数が５０Ｈｚならば１周期２０ｍｓであるから、１ｍｓ当たりで１８°、同様に６０Ｈｚならば２１．６°づつ変化するので、これに比べて大幅な変化、例えば１ｍｓ当たりで３０°以上の変化があれば、電源異常と判断できる。
【００１２】
【実施例】
以下、図面に基づき本発明を説明する。図２は本発明を適用するのに最も望ましいコンバータの主回路図である。図２の１３は半導体スイッチング素子を使用したコンバータ部、７，８，９は三相を構成する各相の交流電源、１０，１１，１２はリアクトル、１４は直流電源、１８は直流電流、１５，１６，１７は各相の交流電流、２０はコンバータ部の交流線間電圧、１９は交流電源の線間電圧である。コンバータ部１３を構成する半導体スイッチング素子を所定の手順でオン／オフして、直流電流１８、交流電流１５，１６，１７を所望の値に制御する。
【００１３】
図１は本発明の一実施例を示す制御回路のブロック線図である。図１において１は三相／二相変換器、２は除算器、３は逆正接演算器、４はサンプルアンドホールド回路、５は記憶回路、６は比較器である。三相／二相変換器１は（１）、（２）式を実現するもので、その入力１０１，１０２，１０３はそれぞれ図２の交流電源７，８，９の電圧の瞬時値に比例し、（１）、（２）式のＶｒ，Ｖｓ，Ｖｔに相当し、またその出力１０４，１０５は（１）、（２）式のＶα，Ｖβに相当する。除算器２はその入力１０５を、その入力１０４で除算した結果を出力１０６とする。逆正接演算器３は、その入力１０６の逆正接値を出力１０７とする。従って除算器２と逆正接演算器３とで（３）式を実現し、逆正接演算器３の出力１０７は（３）式の瞬時位相θに相当する。
【００１４】
サンプルアンドホールド回路４はその瞬時位相θを所定の時間間隔でサンプリングして、比較器６と記憶回路５とに出力１０８を供給する。記憶回路５は一回前の入力をその出力１０９として出力する。比較器６はその二つの入力１０８と１０９、すなわち現在のサンプルホールド値と前回のサンプルホールド値とを比較して、その偏差が所定値以上であればその出力１１０を論理「１」にし、それ以外の場合は論理「０」にする。この出力１１０の信号は、図示しない論理回路を経由して、図３のゲート停止信号６０に接続され、出力１１０が論理「１」であれば図３のゲート信号群３１をオフさせてコンバータ停止に到らしめる。このゲート信号群３１をオン状態に復帰するには、例えば前述のＰＬＬの応答遅れが解消し、安定になったことを条件にして、前記論理回路にリセット信号を送ればよい。
【００１５】
【発明の効果】
以上詳細に説明したように、本発明によれば、簡単な構成でコンバータ装置の交流電源異常を速やかに検出でき、過電流、過電圧の発生を未然に防げるので、その実用的効果は極めて大きく、ＵＰＳ（無停電電源装置）を構成するコンバータ装置に適用すれば、その効果は特に顕著である。また、本発明はコンバータ装置に限らず、交流電源と同期制御する必要のある他の装置、例えばサイリスタレオナード装置の電源異常検出にも応用できることは勿論である。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック線図である。
【図２】本発明を適用するのに望ましいコンバータ主回路図である。
【図３】図２に示したコンバータ主回路を制御する代表的な制御回路のブロック線図である。
【図４】図３に示した正弦波発生器の詳細例を示すブロック線図である。
【図５】従来の実施例を示すタイムチャートである。
【図６】三相交流を二相交流に変換するための説明図である。
【符号の説明】
１ 三相／二相変換器
２ 除算器
３ 逆正接演算器
４ サンプルアンドホールド回路
５ 記憶回路
６ 比較器
７，８，９ 三相を構成する各相の交流電源
１０，１１，１２ リアクトル
１３ コンバータ部
１４ 直流電源
１５，１６，１７ 各相の交流電流
１８ 直流電流
１９ 交流電源の線間電圧
１８ 直流電流
２０ コンバータの交流側の線間電圧
２１ 直流電流の指令値
２２ 直流電流のフィードバック値
２３ 加算器
２４ 例えばＰＩ増幅器のような誤差演算増幅器
２５ 乗算器
２６ 正弦波発生器
２７ 三角波発生器
２８ 比較器
２９ ゲート信号発生器
３０ 正弦波発生器のＲ相同期信号
３０′正弦波発生器のＳ相同期信号
３０″正弦波発生器のＴ相同期信号
３１ ゲート信号群
３２ Ｒ相に特有の部分
３２′Ｓ相に特有の部分
３２″Ｔ相に特有の部分
３３ ゼロクロス検出器
３４ 位相比較器
３５ 例えばＰＩ増幅器のような誤差演算器
３６ 電圧制御発振器
３７ カウンタ
３８ リードオンリーメモリ
３９ ディジタル／アナログ変換器
６０ ゲート信号を一時的にオフするための信号
１０１，１０２，１０３ 三相交流電源電圧Ｖｒ，Ｖｓ，Ｖｔの瞬時値
１０４，１０５ 変換された二相電圧Ｖα，Ｖβの瞬時値
１０６ 除算器の出力
１０７ 逆正接演算器の出力すなわち瞬時位相θ
１０８ 今回のサンプルホールド値
１０９ 前回のサンプルホールド値
１１０ 比較器の出力すなわちゲート停止信号
１１１ ディジタル／アナログ変換器すなわち正弦波発生器の出力
１１２，１１２′，１１２″ 乗算器の出力すなわち比較器の一方の入力
１１３ 三角波発生器の出力すなち比較器の一方の入力
１１４，１１４′，１１４″ 比較器の出力すなわちゲート信号発生器入力
１１５ ゼロクロス検出器の出力すなわち位相比較器の一方の入力
１１６ 位相ずれ分に比例する比較器の出力
１１７ 誤差演算増幅器の出力すなわち電圧制御発振器の入力
１１８ 電圧制御発振器の出力すなわちカウンタの入力
１１９ カウンタの出力すなわち位相比較器の一方の入力
１２０ アドレス情報すなわち電気角度情報
１２１ リードオンリメモリ出力すなわちディジタル／アナログ変換器入力
Claims (1)
- 三相交流電源と直流電源との間に接続され、交流を直流に変換するコンバータ装置において、三相交流電源の各相電圧または各線間電圧を三相／二相変換して得た二相側の成分の一つを他の成分で除した商の逆正接値が、単位時間内に所定の値以上に変化したときに、三相交流電源異常と判断するように構成したことを特徴とするコンバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04687295A JP3553180B2 (ja) | 1995-03-07 | 1995-03-07 | コンバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04687295A JP3553180B2 (ja) | 1995-03-07 | 1995-03-07 | コンバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08251834A JPH08251834A (ja) | 1996-09-27 |
| JP3553180B2 true JP3553180B2 (ja) | 2004-08-11 |
Family
ID=12759447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04687295A Expired - Lifetime JP3553180B2 (ja) | 1995-03-07 | 1995-03-07 | コンバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3553180B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005261055A (ja) * | 2004-03-10 | 2005-09-22 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
-
1995
- 1995-03-07 JP JP04687295A patent/JP3553180B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08251834A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526992B2 (ja) | 交流出力変換器の並列運転システム | |
| US5212630A (en) | Parallel inverter system | |
| CA2066490C (en) | Parallel operation system of ac output inverters | |
| US5943246A (en) | Voltage detection of utility service disturbances | |
| US5091839A (en) | Method and apparatus for supplying voltage to a three-phase voltage system having a load-carrying neutral conductor with a pulse width modulated three phase invertor | |
| WO2005112239A2 (en) | Power converter apparatus and methods using a phase reference derived from a dc bus voltage | |
| US5239252A (en) | Method and apparatus for controlling single or multiphase a.c. power controllers | |
| EP1333568A2 (en) | Direct conversion programmable power source controller | |
| US4349867A (en) | Control apparatus for a cycloconverter | |
| EP1333569A2 (en) | Direct conversion programmable power source controller:three phase input with programmable single-phase output | |
| JP3553180B2 (ja) | コンバータ装置 | |
| JP3550573B2 (ja) | 電力変換装置 | |
| JPH0515069A (ja) | ３相交流出力変換器の並列運転制御装置 | |
| JP3167534B2 (ja) | 無停電電源装置 | |
| JPH0775342A (ja) | 電力変換装置 | |
| KR100967785B1 (ko) | 인버터의 전압제어장치 | |
| JPH05297030A (ja) | 電圧低下検出方法 | |
| JPH09131077A (ja) | コンバータ装置 | |
| US5717583A (en) | Power converter control apparatus for controlling commutation of switching devices under transient conditions | |
| JP2721884B2 (ja) | インバータを含む電源装置の並列接続装置 | |
| JP3479954B2 (ja) | インバータの並列運転装置 | |
| JPS6114737B2 (ja) | ||
| JPH10145977A (ja) | インバータ装置 | |
| JPH03212162A (ja) | パルス幅変調制御整流器の制御回路 | |
| JP3031108B2 (ja) | インバ−タ装置を含む３相電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |