JP2721884B2 - インバータを含む電源装置の並列接続装置 - Google Patents

インバータを含む電源装置の並列接続装置

Info

Publication number
JP2721884B2
JP2721884B2 JP63018450A JP1845088A JP2721884B2 JP 2721884 B2 JP2721884 B2 JP 2721884B2 JP 63018450 A JP63018450 A JP 63018450A JP 1845088 A JP1845088 A JP 1845088A JP 2721884 B2 JP2721884 B2 JP 2721884B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
phase difference
phase
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63018450A
Other languages
English (en)
Other versions
JPH01194870A (ja
Inventor
井山  治
守 谷合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP63018450A priority Critical patent/JP2721884B2/ja
Publication of JPH01194870A publication Critical patent/JPH01194870A/ja
Application granted granted Critical
Publication of JP2721884B2 publication Critical patent/JP2721884B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はインバータを含む電源装置の並列接続装置に
関する。
[従来の技術及び発明が解決しようとする課題] インバータを含む電源装置を並列運転するために、共
通の発振器を設け、複数台のインバータを同期運転し、
且つ電流バランス回路を設けることがある。しかし、こ
の方式には、信頼性を高めるために発振器を二重に設け
ること等が必要になり、コスト高になるという問題、及
び複数のインバータを含む電源装置の相互間及び共通の
発振器との間の接続が複雑になるという問題がある。
そこで、本発明の目的は、構成が簡単であり、且つ位
相制御を円滑に行うことができるインバータを含む電源
装置の並列接続装置を提供することにある。
[課題を解決するための手段] 上記目的を達成するための本発明は、負荷に電力を供
給するために複数の電源装置が並列接続された装置であ
って、各電源装置が、位相制御及び電圧制御が可能なイ
ンバータ装置と、前記インバータ装置と前記負荷との間
に接続された平滑用リアクトルと、前記リアクトルと前
記負荷との間に接続された電流検出器と、前記電流検出
器で検出された電流と前記リアクトルよりも負荷側の電
圧とに基づいて有効電流Ipを検出する有効電流検出手段
と、前記リアクトルの出力段の電流と電圧とに基づいて
無効電流を検出する無効電流検出手段と、前記無効電流
検出手段の出力に基づいて前記インバータ装置の出力電
圧を所定値に制御する電圧制御回路と、前記有効電流検
出手段で検出された有効電流Ipに第1の定数K1(但し、
K1はωL/2VKに従う定数であり、ここで、ωは角周波
数、Lは前記リアクトルのインダクタンス値、Vは前記
インバータ装置の出力電圧、Kは定数である。)を乗算
して位相差信号φpを求める第1の演算回路と、前記第
1の演算回路から得られた前記位相差信号φpに第2の
定数K2(但し、K2は1よりも小さい値である。)を乗算
して演算位相差信号K2φpを求める第2の演算回路と、
前記リアクトルよりも負荷側の電圧を矩形波に整形する
波形整形回路と、前記出力電圧と同一の周波数の基準矩
形波を発生する基準矩形波発生回路と、前記波形整形回
路から得られた矩形波と前記基準矩形波発生回路から得
られた基準矩形波との位相を比較して実測位相差信号φ
1を出力する位相比較回路と、前記位相比較回路から得
られた前記実測位相差信号φ1から前記第2の演算回路
から得られた前記演算位相差信号K2φpを減算して補正
位相差信号を求める減算回路と、前記減算回路から得ら
れた補正位相差信号に基づいて前記補正位相差信号が零
になるように前記インバータ装置の出力電圧の位相を制
御する位相制御回路とを備えていることを特徴とするイ
ンバータを含む電源装置の並列接続装置に係わるもので
ある。
なお、請求項2に示すように、アナログ・ディジタル
変換器、周波数てい倍回路、カウンタ、減算及び分周回
路を設けてディジタル的に位相を制御することができ
る。
[発明の作用及び効果] 請求項1の発明によれば、有効電流Ipに基づいて位相
差信号φpを求め、更にこれに1よりも小さい定数K2を
乗算して演算位相差信号K2φpを求め、実測位相差信号
φ1をそのまま位相制御に使用しないで、実測位相差信
号φ1からこれよりも位相差の小さい演算位相差信号K2
φpを減算して補正位相差信号を形成し、これによって
インバータ装置の位相を制御する。従って、インバータ
装置の出力電圧の位相の急変が生じ、実測位相差信号が
大きくなっても、実測位相差信号に基づく急激な位相制
御が行われず、補正位相差信号によって位相がゆっくり
制御され、円滑な位相制御が達成される。
請求項2の発明によれば、請求項1と同様の位相制御
をディジタル的に容易に達成することができる。
[第1の実施例] 次に、第1図〜第9図を参照して本発明の第1の実施
例に係わる電源装置を説明する。第1図には負荷1の左
側に第1の電源装置2aが配置され、右側に第2の電源装
置2bが配置されている。第2の電源装置2bは第1の電源
装置2aと全く同一の構成であるので、単にブロックで示
されている。
電源装置2aは、インバータ装置3aを含み、このインバ
ータ装置3aがリアクトル4と及びコンデンサ34から成る
平滑回路と交流スイッチ5とを介して負荷1に接続され
ている。第2図に示す如く、インバータ装置3aは、スイ
ッチ素子としての第1〜第4のトランジスタQ1、Q2
Q3、Q4をブリッジ接続した交換回路を含む。この変換回
路の一対の直流電源ライン6、7は整流器等から成る直
流電源8に接続されている。なお、インバータ装置3aの
一対の出力ライン9、10間の出力電圧の値を制御するた
めに、電源ライン6に直列にチョッパ用スイッチ素子と
してのトランジスタS1が接続されている。このトランジ
スタS1はインバータ出力電圧の周波数(例えば50Hz)よ
りも十分に高い周波数(例えば20kHz)でオン・オフ制
御され、デュティ比の調整でインバータ出力電圧を制御
する。
リアクトル4と負荷1との間に電流検出器11と電圧検
出器12とが配設されている。電流検出器11及び電圧検出
器12にそれぞれ接続されている有効電流検出回路13及び
無効電流検出回路14は周知の方法でインバータ3の出力
電流の有効電流成分及び無効電流成分を検出するように
構成されている。
有効電流検出回路13に接続された位相差信号形成回路
15は、第1の演算回路16と第2の演算回路17とから成
る。第1の演算回路16は有効電流検出回路13で検出され
た有効電流を示す信号Ipに第1の定数K1を乗算して位相
差信号φpに変換するものである。第2の演算回路17は
位相差信号φpに定数K2(例えば0.99)を乗算し、位相
差に対応する信号K2φpを得る回路である。
交流スイッチ5と負荷1との間に接続された電圧検出
トランス18はリアクトル4よりも負荷側の電圧即ち負荷
端電圧V0の位相を検出するためのものである。このトラ
ンス18に接続された波形整形回路19は正弦波出力電圧を
矩形波に整形する。
基準矩形波発生回路20は、発振器21と分周器22とから
成り、要求される出力電圧と同一の周波数で矩形波を発
生する。基準矩形波発生回路20はインバータ制御回路23
に接続されていると共に、位相比較回路24に接続されて
いる。
位相比較回路24は、基準矩形波と波形整形回路19から
得られる出力電圧対応矩形波との位相差φ1を示す信号
を出力する。
アナログ減算回路25は位相比較回路24と第2の演算回
路17とに接続され、位相比較回路24から得られる実測の
位相差φ1から演算で求めた位相差φpに対応するK2φp
を減算し、位相シフト信号φを制御回路23に与える。制
御回路23は、インバータ装置3aの制御信号の位相を基準
矩形波発生回路20の出力に対してφだけシフトする。も
し、位相比較回路24から得られる実測の位相差φ1を解
消するように、位相差φ1のみに基づいてインバータ装
置3aの出力電圧の位相を制御すると、急激な位相変化が
生じるおそれがある。これに対して、本実施例では演算
で求めた位相差φpに1より小さい定数K2を乗算したK2
φpを求め、実測の位相差φ1と演算に基づく位相差信号
K2φpとの差(φ1−K2φp)だけ位相を補正するので、
急激な位相変化は発生しない。
第1図のインバータ装置3aの出力電圧を調整するため
の制御信号を形成するために、無効電流検出回路14に第
3の演算回路26が設けられている。無効電流検出回路14
から得られる無効電流IQは電圧調整値に対応した値を有
する。第3の演算回路26では無効電流IQに計数K3を乗算
し調整すべき電圧値を求める。加算回路27には、演算回
路26が接続さていると共に、リアクトル4の出力ライン
に接続された電圧検出回路28も接続されている。従っ
て、加算回路27からは、出力電圧V0に調整すべき電圧IQ
K3が加算された値が出力される。加算回路27から得られ
る信号は誤差増幅器29で基準電圧源30の基準電圧と比較
され、誤差信号が制御回路23に送られる。
制御回路23は、第4図に示す如く、三角波発生回路31
と、電圧比較器32と、位相シフト回路33と、スイッチン
グ制御信号形成回路34とを含む。比較器32の一方の入力
端子は三角波発生回路31に接続され、他方の入力端子は
ライン29aによって第1図の誤差増幅器29の出力端子に
接続されている。三角波発生回路31はインバータ装置3a
の出力電圧の周波数(50Hz)よりも十分に高い周波数
(例えば20kHz)の三角波を発生し、ライン29aの誤差信
号のレベルは三角波を横切るように設定される。従っ
て、誤差信号のレベルが変化すると、比較器32の出力パ
ルスのデュティ比が変化する。比較器32の出力端子は第
2図のインバータ装置3aに内蔵されているトランジスタ
S1のベースに結合されている。トランジスタS1が比較器
32から得られるパルス幅制御されたパルス列に応答して
オン・オフ動作すると、電源8の直流電圧Eが断続さ
れ、第3図(A)に原理的に示すような断続された直流
電圧が得られる。第3図(A)には図示の都合上長い周
期でパルスが示されているが、実際には極めて短い周期
でパルスが得られる。
第2図の変換回路を構成するトランジスタQ1〜Q4のベ
ースは、第4図のスイッチング制御信号形成回路34に接
続されている。スイッチング制御信号形成回路34は周知
の方法に従って第3図(B)(C)(D)(E)に原理
的に示す各トランジスタQ1〜Q4のスイッチング制御信号
を形成する。トランジスタQ1〜Q4が第3図(B)(C)
(D)(E)に示す如くオン・オフ制御されると、出力
ライン9、10間に第3図(F)に示す交流出力電圧が得
られる。この交流出力電圧は第3図(A)に示したパル
スに対応しているので、第3図(A)のパルスのデュテ
ィ比を変えると、交流出力電圧も変化する。
(原理説明) 第1図の方式で位相及び電圧制御が可能であることを
次に述べる。第1図の第1及び第2の電源装置2a、2bの
第1及び第2のインバータ装置3a、3bの相互接続の等価
回路は第6図で示すことができる。今、第1及び第2の
インバータ装置3a、3bの出力電圧をV1、V2とし、これ等
が同相且つ同一電圧値であれば、横流は流れない。な
お、説明を簡略化するために、無負荷の場合について説
明する。第7図に示す如く第1のインバータ出力電圧V1
と第2のインバータ出力電圧V2とが同相で電圧値(振
幅)のみが異なる場合には、両電圧V1、V2の差の電圧V1
−V2が2つのリアクトル4の両端に印加され、90度遅れ
の電流Iが流れる。即ち無効電流Iqのみが流れ、有効電
流Ipは流れない。
一方、第8図に示す如く第1及び第2のインバータ出
力電圧V1、V2が電圧値(振幅)が同一で僅かな位相差φ
aを有しているとすれば、V1とV2の差の電圧ΔVに基づ
く横流Iが流れる。この横流Iは差の電圧ΔVに対して
90度遅れるので、V1とV2との中間の位相を有する。即
ち、負荷端電圧V0と同相になる。V1とV2の位相差φa
予め小さくすることは可能であるので、φaが小さいと
すれば、横流IがV1とV2とに同相であると見なしてもさ
ほど問題が生じない。この結果、横流Iを有効電圧Ip
見なすことができる。第8図の横流Iの大きさは、位相
差φa即ち差電圧ΔVに比例して変化する。従って、横
流I即ち有効電流Ipを検出すれば、位相差φaを知るこ
とができる。
次に、式によって説明する。第1及び第2のインバー
タ出力電圧V1、V2が同相で振幅が異なる場合には、V1
V2を次式で示すことができる。
V1=Vasinωt ……(1) V2=Vbsinωt ……(2) 式(1)(2)でVa、Vbは最大値を示す。
2つのリアクトル4の両端にはV1とV2との差の電圧が
印加され、90度遅れの横流Iが流れる。この横流Iは次
式で示される。
I={(Va−Vb)/2ωL}sin(ωt−π/2) ……(3) この横流は90度遅れの電流であるので、無効電流Iq
ある。横流Iに基づいて1つのリアクトル4に生じる電
圧降下は1ωLである。第7図のベクトル図において負
荷端電圧V0を得るためには、第1のインバータ出力電圧
V1をIωLだけ低下させ、第2のインバータ出力電圧V2
をIωLだけ高くすればよいことが分る。従って、調整
すべき電圧値を横流(無効電流)Iの無効電流成分Iq
基づいて知ることができる。
そこで、第1図では、無効電流検出回路14で無効電流
成分Iqを検出し、これを整流及び平滑して直流の無効電
流信号IQを求め、第3の演算回路26において定数K3=ω
LをIQに乗算することによって電圧調整分IQK3を得てい
る。この電圧調整分IQK3は電圧検出回路28で検出された
電圧V01に加算されて誤差増幅器29の入力となり、基準
電圧Vr(目標電圧)と比較され、誤差信号が発生する。
一方、第8図に示す如く、第1及び第2のインバータ
出力電圧V1、V2が同一振幅値で位相が僅かに異なる場合
には各電圧V1、V2を次式で示すことができる。
V1=Vsin(ωt+φa) ……(4) V12=Vsinωt ……(5) この時の横流は次式になる。
I=V/L∫{sin(ωt+φa)−sinωt}dt……(6) sin(α+β)=sinαcosβ+cos αsinβ の公式により、次の関係が成立する。
sin(ω+φa)−sinωt =sinωcosa+cosωtsinφa−sinωt =sinφacosωt−(1−cosφa)sinωt ……(7) この(7)式を(6)式に代入することによって次式
が得られる。
φaが零近傍の時には(8)式の第2項が極めて小さ
くなるので、これを無視することが可能になり、横流を
次式で示すことができる。
I≒(V/ωL)sinφasinωt ……(9) また、φaが零近傍の時には(9)式のsinφaとφa
は比例関係にあるので、(9)式を次式に近似させるこ
とができる。
I=(V/ωL)Kφasinωt ……(10) (8)式の第1項、(9)式及び(10)式は電圧に同
相の電流即ち有効電流成分Ipである。(10)式の横流I
(有効電流成分Ip)の振幅の最大値(V/ωL)Kφa
は位相差をφaが含まれている。従って、第1図の有効
電流検出回路13によって有効電流成分Ipを検出し、この
振幅の最大値を有効電流信号Ipとして出力し、第1の演
算回路16で有効電流信号Ipに定数K1を乗算すれば、位相
差信号φpを得ることができる。なお、第8図において
負荷端電圧V0と第1及び第2のインバータ出力電圧V1
V2との位相差φpはφa/2であるので、第1の演算回路16
における定数K1をωL/2VKとする。これによって位相差
信号φpが次式で得られる。
φp=K1・Ip ……(11) 第1図の第1の演算回路16からは演算に基づいて近似
的に位相差信号φpが直流信号の形式で得られる。この
まま減算回路25に演算による位相差信号φpを入力させ
ると、測定による位相差信号φ1と一致し、制御不可能
になることがある。そこで、第2の演算回路17において
1よりも小さい定数K2(例えば0.99)をφpに乗算して
減算回路25に加える。
第5図は第1のインバータ出力電圧V1と負荷端電圧V0
との位相差φ1を低減させる時の動作を示す波形図であ
る。第5図(A)に示す負荷端電圧V0は、波形整形回路
19によって第5図(B)に示す如く波形整形され、位相
比較回路24に入力する。位相比較回路24においては、第
5図(E)に示す基準矩形波と第5図(B)の検出矩形
波との位相差φ1に対応する直流信号が得られる。基準
矩形波発生回路20の位相は並列運転開始前に母線(負荷
端子)の電圧位相に一致するように予め決められてい
る。従って大幅な位相差は生じない。実測による位相差
φ1を示す信号はこのまま制御回路23に加えられずに、
減算回路25でφ1−K2φpに対応する信号に変換されて加
えられる。第5図(D)は第1の演算回路16の出力段の
位相差φpを有する矩形波を示し、第5図(C)はK2φp
の位相差を有する矩形波を示す。減算回路25は補正位相
差φ=φ1−K2φpを示す信号を制御回路23の第4図に示
す位相シフト回路33に与える。位相シフト回路33はライ
ン20aで与えられる基準矩形波発生回路20の第5図
(E)に示す矩形波を、ライン25aによって減算回路25
から与えられる位相φを示す信号によって第5図(C)
に示すようにシフトする。これにより、負荷端電圧V0
基準矩形波との位相差をφ1の一部が補正される。位相
差φ1は一度に全部補正されずに徐々に補正され、負荷
端電圧V0の位相は基準矩形波に近づく。
なお、第1及び第2の電源装置2a、2bの並列運転開始
時に、基準矩形波発生回路20の出力位相を負荷端電圧V0
に一致するように設定しても、その後に第1及び第2の
電源装置のインバータ出力電圧V1、V2の位相がずれるこ
とがあり、これが位相シフト回路33によって補正され
る。
第1及び第2のインバータ出力電圧V1、V2の電圧値
(振幅)と位相との両方が異なる場合には、無効電流成
分と有効電流成分とに基づいて電圧制御と位相制御の両
方が行われる。
以上の説明は無負荷の場合であったが、負荷が有る場
合にも横流が零になる様な補正動作が生じ、電圧及び位
相が補正される。即ち、負荷1に抵抗が接続されている
場合には常に有効電流が流れるために、常にK2φpが生
じ、常に位相シフト動作が生じる。しかし、負荷端電圧
V0に対して第1及び第2のインバータ出力電圧V1、V2
同相になるように動作し、結局、第1及び第2のインバ
ータ出力電圧V1、V2の位相はほぼ一致するので、電流は
ほぼバランスし、横流も小さい値に抑えられる。
次に負荷が有る場合における第1及び第2の電源2a、
2bのインバータ出力電圧V1、V2の位相補正動作、横流低
減動作を更に詳しく説明する。
まず、第1図の負荷1が抵抗負荷であり、且つ第1及
び第2の電源2a、2bのインバータ出力電圧V1、V2が同一
値であると共に、同位相であって、出力電流がバランス
している場合の動作を説明する。この場合には第1及び
第2の電源2a、2bから負荷1に同一値の有効電流が流れ
込む。この結果、第1の電源2aにおける有効電流検出回
路13によって検出された有効電流Ipに基づいて決定され
たφpK2の値と第2の電源2bにおける有効電流の検出に
基づいて第1の電源2aと同様に決定された。φpK2の値
とが同一になり、第1及び第2の電源2a、2bにおける位
相制御動作は同一になり、第1及び第2の電源2a、2bの
出力電流のバランス状態が維持される。また、電圧検出
回路28、及び無効電流検出回路14の出力に基づく電圧制
御も、第1及び第2の電源2a、2bにおいて同一になり、
第1及び第2の電源2a、2bの出力電圧V1、V2が同一値に
維持される。
次に、負荷1が抵抗負荷であって、第1及び第2の電
源2a,2bのインバータ出力電圧V1、V2は同一値である
が、両者の間に位相差があり、第1の電源2aのインバー
タ装置3aの出力電圧V1の位相が負荷端電圧V0よりも進ん
でおり、第2の電源2bのインバータ装置の出力電圧V2の
位相が負荷端電圧V0よりも遅れており、第1及び第2の
電源2a、2bの出力電流I1,I2が同一でないアンバランス
状態からバランス状態に移行する動作を説明する。この
場合には、抵抗負荷であるので出力電流I1、I2はそれぞ
れ有効電流であり、(I1−I2)/2の有効電流の横流が流
れていることになる。今、理解を容易にするためにI1=
10A、I2=6Aとすれば、2Aの横流が流れていることにな
る。第1の電源2aにおいて検出される有効電流の大きさ
は第2の電源2bにおいて検出される有効電流の大きさよ
りも大きいので、第1の電源2aにおけるK2φpの値は第
2の電源2bにおけるK2φpの値よりも大きくなる。第1
及び第2の電源2a、2bにおいてK2φpに基づく位相シフ
ト動作即ち位相を遅らせる動作がそれぞれ生じるが、出
力電流I1が大きい第1の電源2aにおける位相シフト量
(位相遅れ量)が出力電流がI2が小さい第2の電源2bに
おける位置シフト量(位相遅れ量)よりも大きいので、
第1電源2aのインバータ出力電圧V1の位相が第2の電源
2bのインバータ出力電圧V2の位相に徐々に近づき、ほぼ
同一位相になる。第1及び第2の電源2a、2bのインバー
タ出力電圧V1、V2の位相が徐々に近づくと横流成分も徐
々に小さくなり、理想的には例えばI1=12=8Aとなる。
なお、この場合にはインバータ出力電圧1、V2の振幅は
同一としたので、電圧検出回路28、無効電流検出回路14
等よる出力電圧値の補正動作は実質的に発生しない。
次に、第1図の負荷1がリアクトル負荷であり、且つ
第1及び第2の電源2a、2bのインバータ出力電圧V1、V2
が同一値であると共に同位相であって、出力電流がバラ
ンスしている場合の動作を説明する。この場合には、第
1及び第2の電源2a、2bから負荷1に無効電流がそれぞ
れ流れる。これ等の無効電流は互いに同一値であって、
第1及び第2の電源2a、2bの無効電流検出回路14で検出
される。これに基づき第1及び第2の電源2a、2bにおい
て同一値のIQK3が得られ、IQK3に基づく電圧制御が行わ
れる。第1及び第2の電源2a,2bの電圧制御量は互いに
同一であるので、第1及び第2の電源2a、2bのバランス
状態は維持される。なお、この場合は第1及び第2のイ
ンバータ出力電圧V1、V2が同相であるので位相シフト動
作は発生しない。
次に、第1図の負荷1がリアクトル負荷であり、且つ
第1及び第2の電源2a、2bのインバータ出力電圧V1、V2
の位相は互いに同一であるが、第1のインバータ出力電
圧V1が第2のインバータ出力電圧V2より高く、出力電流
I1、I2がアンバランスの場合の動作を説明する。この場
合には第1の電源2aの無効電流から成る出力電流I1が第
2の電源2bの無効電流から成る出力電流I2よりも大きく
成り、(I1−I2)/2の無効電流から成る横流が第1の電
源2aから第2の電源2bへ流れる。第1の電源2aの無効電
流が第2の電源2bの無効電流よりも大きいので、第1の
電源2aのIQK3の値も第2の電源2bのIQK3の値よりも大き
くなる。これにより、第1の電源2aのインバータ出力電
圧V1を低下させる電圧制御幅が第2の電源2bのインバー
タ出力電圧V2を低下させる電圧制御幅よりも大きくな
り、結局、第1及び第2の電源2a、2bのインバータ出力
電圧V1、V2は互いに同一値になり、出力電流I1、I2も同
一値になる。
なお、負荷1が抵抗とリアクトルとの合成の場合に
は、位相シフト動作と電圧下げの動作との両方が生じ、
第1及び第2の電源2a、2bの有効電流及び無効電流がそ
れぞれ互いに同一になるような動作が生じバランス状態
が得られる。
[第2の実施例] 次に、第9図〜第11図によって本発明の第2の実施例
の電源装置を説明する。但し、第9図において第1図と
共通する部分には同一の符号を付してその説明を省略す
る。この実施例では演算結果による位相差K2φpを示す
信号A/D変換器41でディジタル信号に変換し、減算及び
分周回路42に入力させている。一方、波形整形回路19の
出力はてい倍回路43を介してカウンタ44に接続されてい
る。
てい倍回路43は第11図(A)に示す波形整形出力を第
11図(B)に示すようにこれよりも十分に高い周波数に
てい倍する。
カウンタ44は、第11図(C)に示す如く波形整形回路
19の出力波形に同期して計数を開始し、1周期の終了に
同期してリセットされる。従って、カウンタ44は負荷端
電圧V0の位相情報をディジタル値で出力していることに
なる。
減算及び分周回路42は、第10図に示す如く複数の分周
出力端子を有するディジタル減算器45から成る。減算器
45にはカウンタ44の出力ライン44aとA/D変換器41の出力
ライン41aが接続されている。この減算器45は例えばテ
キサス社のSN54283であり、第11図(A)の波形の1周
期に対応するカウント値65536からA/D変換器41から得ら
れる位相差対応値1820を減算した値63716になった時
に、216の出力端子の電圧レベルが第11図(D)に示す
如く反転する。215の出力端子は1/2分周出力であるの
で、第11図(E)の波形を出力する。第11図(A)の波
形と第11図(E)の波形との比較から明らかな如く、第
11図(E)の波形との比較から明らかな如く、第11図
(E)の波形は第11図(A)の波形を基準にして位相角
φだけ位相シフトした波形に相当する。第11図(E)の
波形は制御信号形成回路46に供給され、例えば第3図
(B)(E)の信号(Q1、Q4のベース信号)となる。な
お、トランジスタQ2、Q3の制御信号は第11図(D)の位
相反転信号で形成される。インバータ装置3aのトランジ
スタQ1〜Q4が第11図(E)の波形に基づいて制御される
と、負荷端電圧V0の位相が変化し、第11図(A)の矩形
波は新しいものに置き換えられる。この結果、第1及び
第2のインバータ装置3a、3bの出力位相が負荷端電圧V0
の位相に一致するように各インバータ装置が動作し、電
流バランスが得られる。なお、負荷1が抵抗であると、
位相差に基づく有効電流成分(横流)の他に、負荷の有
効電流が流れ、常に位相補正動作が行われている状態と
なり、周波数が僅かに低下するが、負荷1が一定の周波
数を要求していない回路の場合には問題がない。
第9図の回路における電圧制御は、誤差増幅器29の出
力段のパルス幅制御回路47によって行われる。このパル
ス幅制御回路47は、第2図に示したスイッチS1を制御す
るパルスを形成するために第4図に示す三角波発生回路
31と比較器32とから成る。
第9図の矩形波発生回路49は起動のために必要なもの
であり、第11図(A)に対応するような基準矩形波を発
生し、起動時にスイッチ50を介しててい倍回路43に送
る。
第9図の実施例によれば、減算及び分周回路42から得
られる信号でインバータ装置3aのスイッチング素子とし
てのトランジスタQ1〜Q4の制御信号を容易に形成するこ
とができる。
[変形例] 本発明は上述の実施例に限定されるものでなく、例え
ば次の変形が可能なものである。
(1)有効電流、無効電流を検出する代りに、有効電
力、無効電力を検出して位相及び電圧を制御してもよ
い。一般に、負荷端電圧はさほど変化しないので、有効
電力はほぼ対応し、無効電力は無効電流にほぼ対応し、
第1及び第2の実施例と実質的に同様な制御が可能にな
る。
(2)インバータ出力電圧の調整を第2図のトランジス
タS1の断続動作によらずに、電源8の直流電圧Eのレベ
ルを制御することによって行ってもよい。又、トランジ
スタQ1〜Q4から成るインバータをパルス幅制御(PWM制
御)で動作され、各パルスの幅を制御することによって
インバータ出力電圧を調整してもよい。
(3)インバータを含む電源装置を3台以上並列に接続
する場合にも適用可能である。
(4)トランス12、18及び電圧検出回路28を独立に設け
ずにこれ等の1部又は全部を共用するようにしてもよ
い。
(5)多相回路にも適用可能である。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係わる電源装置を示す
ブロック図、 第2図はインバータ装置を示す回路図、 第3図は第2図の各部の状態を原理的に示す図、 第4図は第1図の制御回路を示すブロック図、 第5図は第1図における位相制御の原理を示す波形図、 第6図は第1図の装置の位相及び電圧制御の原理を説明
するためのブロック図、 第7図は第1及び第2のインバータ出力電圧が同相の場
合のベクトル図、 第8図は第1及び第2のインバータ出力電圧が位相差を
有する状態を示すベクトル図、 第9図は本発明の第2の実施例の電源装置を示すブロッ
ク図、 第10図は第9図の減算及び分周回路を示す図、 第11図は第9図の各部の状態を示す図である。 1…負荷、2a…第1の電源装置、2b…第2の電源装置、
3a,3b…インバータ装置、4…リアクトル、11…電流検
出器、13…有効電流検出回路、14…無効電流検出回路、
15…位相差信号形成回路、25…減算回路。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】負荷に電力を供給するために複数の電源装
    置が並列接続された装置であって、各電源装置が、 位相制御及び電圧制御が可能なインバータ装置と、 前記インバータ装置と前記負荷との間に接続された平滑
    用リアクトルと、 前記リアクトルと前記負荷との間に接続された電流検出
    器と、 前記電流検出器で検出された電流と前記リアクトルより
    も負荷側の電圧とに基づいて有効電流Ipを検出する有効
    電流検出手段と、 前記リアクトルの出力段の電流と電圧とに基づいて無効
    電流を検出する無効電流検出手段と、 前記無効電流検出手段の出力に基づいて前記インバータ
    装置の出力電圧を所定値に制御する電圧制御回路と、 前記有効電流検出手段で検出された有効電流Ipに第1の
    定数K1 (但し、K1はωL/2VKに従う定数であり、ここで、 ωは角周波数、 Lは前記リアクトルのインダクタンス値、 Vは前記インバータ装置の出力電圧、 Kは定数である。) を乗算して位相差信号φpを求める第1の演算回路と、 前記第1の演算回路から得られた前記位相差信号φp
    第2の定数K2(但し、K2は1よりも小さい値である。)
    を乗算して演算位相差信号K2φpを求める第2の演算回
    路と、 前記リアクトルよりも負荷側の電圧を矩形波に整形する
    波形整形回路と、 前記出力電圧と同一の周波数の基準矩形波を発生する基
    準矩形波発生回路と、 前記波形整形回路から得られた矩形波と前記基準矩形波
    発生回路から得られた基準矩形波との位相を比較して実
    測位相差信号φ1を出力する位相比較回路と、 前記位相比較回路から得られた前記実測位相差信号φ1
    から前記第2の演算回路から得られた前記演算位相差信
    号K2φpを減算して補正位相差信号を求める減算回路
    と、 前記減算回路から得られた補正位相差信号に基づいて前
    記補正位相差信号が零になるように前記インバータ装置
    の出力電圧の位相を制御する位相制御回路とを備えてい
    ることを特徴とするインバータを含む電源装置の並列接
    続装置。
  2. 【請求項2】負荷に電力を供給するために複数の電源装
    置が並列接続された装置であって、各電源装置が、 位相制御及び電圧制御が可能なインバータ装置と、 前記インバータ装置と前記負荷との間に接続された平滑
    用リアクトルと、 前記リアクトルと前記負荷との間に接続された電流検出
    器と、 前記電流検出器で検出された電流と前記リアクトルより
    も負荷側の電圧とに基づいて有効電流Ipを検出する有効
    電流検出手段と、 前記リアクトルの出力段の電流と電圧とに基づいて無効
    電流を検出する無効電流検出手段と、 前記無効電流検出手段の出力に基づいて前記インバータ
    装置の出力電圧を所定値に制御する電圧制御回路と、 前記有効電流検出手段で検出された有効電流Ipに第1の
    定数K1 (但し、K1はωL/2VKに従う定数であり、ここで、 ωは角周波数、 Lは前記リアクトルのインダクタンス値、 Vは前記インバータ装置の出力電圧、 Kは定数である。) を乗算して位相差信号φpを求める第1の演算回路と、 前記第1の演算回路から得られた前記位相差信号φp
    第2の定数K2(但し、K2は1よりも小さい値である。)
    を乗算して演算位相差信号K2φpを求める第2の演算回
    路と、 前記第2の演算回路から得られたアナログの演算位相差
    信号をディジタル演算位相差信号に変換するアナログ・
    ディジタル変換器と、 前記リアクトルよりも負荷側の電圧を矩形波に整形する
    波形整形回路と、 前記波形整形回路から得られた矩形波に基づいてこの周
    波数よりも十分に高い周波数信号を形成する周波数てい
    倍回路と、 前記波形整形回路から得られた矩形波の前縁に同期して
    前記周波数てい倍回路から得られた周波数信号の計数を
    開始し、前記矩形波の1周期の終了毎にリセットされ、
    前記矩形波の1周期の時間長に対応する計数出力をディ
    ジタル値で出力するカウンタと、 前記カウンタから得られたディジタル値から前記アナロ
    グ・ディジタル変換器から得られたディジタル値を減算
    することによって補正ディジタル値を得、この補正ディ
    ジタル値に対応する周期を有する補正矩形波を形成する
    減算及び分周回路と、 前記減算及び分周回路から得られた補正矩形波に基づい
    て前記インバータ装置の位相制御信号を形成する制御信
    号形成回路と、 前記インバータ装置の起動時にのみ前記インバータ装置
    の出力電圧の所望周期に等しい周期で起動用矩形波を前
    記周波数てい倍回路に供給する起動時矩形波信号供給手
    段と を備えていることを特徴とするインバータを含む電源装
    置の並列接続装置。
JP63018450A 1988-01-27 1988-01-27 インバータを含む電源装置の並列接続装置 Expired - Fee Related JP2721884B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63018450A JP2721884B2 (ja) 1988-01-27 1988-01-27 インバータを含む電源装置の並列接続装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63018450A JP2721884B2 (ja) 1988-01-27 1988-01-27 インバータを含む電源装置の並列接続装置

Publications (2)

Publication Number Publication Date
JPH01194870A JPH01194870A (ja) 1989-08-04
JP2721884B2 true JP2721884B2 (ja) 1998-03-04

Family

ID=11971962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63018450A Expired - Fee Related JP2721884B2 (ja) 1988-01-27 1988-01-27 インバータを含む電源装置の並列接続装置

Country Status (1)

Country Link
JP (1) JP2721884B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3578030B2 (ja) * 1999-12-27 2004-10-20 新神戸電機株式会社 交流無停電電源装置
JP6286801B2 (ja) * 2014-11-12 2018-03-07 パナソニックIpマネジメント株式会社 電力変換装置
JP6286802B2 (ja) * 2014-12-05 2018-03-07 パナソニックIpマネジメント株式会社 電力変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634582B2 (ja) * 1983-07-14 1994-05-02 株式会社明電舍 インバータの並列運転制御装置

Also Published As

Publication number Publication date
JPH01194870A (ja) 1989-08-04

Similar Documents

Publication Publication Date Title
JP2526992B2 (ja) 交流出力変換器の並列運転システム
US6771522B2 (en) Inverter parallel operation system
EP0492396B1 (en) Parallel inverter system
JP4082438B2 (ja) 電流制御形電力変換装置
JPH0530661A (ja) 電力変換ユニツトの並列運転装置
JPH0634594B2 (ja) 電圧形インバ−タ
US6005784A (en) Voltage type inverter device and method of controlling the same
JP2721884B2 (ja) インバータを含む電源装置の並列接続装置
JPH0777516B2 (ja) 多相インバータの出力直流分防止装置
JP2708648B2 (ja) 並列運転制御装置
JP2887013B2 (ja) 3相交流出力変換器の並列運転制御装置
JP2924601B2 (ja) 電力変換装置
JP2674402B2 (ja) 交流出力変換器の並列運転制御装置
JPH07213067A (ja) Pwmコンバータの制御回路
JP2781602B2 (ja) 電力変換器の制御装置及びそのシステム
JP3031108B2 (ja) インバ−タ装置を含む3相電源装置
JP2639151B2 (ja) 電動機駆動制御装置
JPH074066B2 (ja) 3相インバータの制御回路
JPH1189237A (ja) インバ−タの制御方法及びインバ−タ装置
JPH1127946A (ja) パルス幅変調制御コンバータ
JP2730383B2 (ja) 交流出力変換器の並列運転制御装置
JP2957613B2 (ja) インバータ装置
JP2626274B2 (ja) インバータ
JP2000270563A (ja) 電力変換装置の制御回路
JPH05316737A (ja) 電圧形インバータ装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees