JPH08250647A - 半導体装置およびバッファ回路 - Google Patents

Abstract

(57)【要約】 【目的】 部品点数を減らし、その結果、省スペースと
コストダウンを目指す半導体装置およびバッファ回路を
提供することを目的とする。 【構成】 入力信号はコンデンサ１によって直流バイア
スを除去され、ツェナーダイオード３で決まるバイアス
電圧を半導体装置４で１Ｖ_Dダウンした電圧に変換さ
れ、トランジスタ５と抵抗器６から成るエミッタフォロ
ワから出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、抵抗器とダイオードを
ワンチップ化した半導体装置と、それを応用したバッフ
ァ回路に関する。

【０００２】

【従来の技術】近年、半導体装置は、高集積化が著しい
ことは衆知の事実である。その一方で、これら高集積化
された回路間を結ぶ場合、依然として抵抗器やダイオー
ドを介したディスクリート部品で接続されているのも事
実である。この原因は、電源電圧の違いや接地電位の違
いを放置して接続すると、高集積化されているだけに、
入力部の耐圧や耐電流が小さくなっている為、高価な高
集積回路そのものを破壊する恐れがあるためである。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うなディスクリート部品を用いた保護回路等を用いる場
合、必然的に部品点数が多くなり、またその部品を実装
する基板の面積が、ランドマークを多く必要としたり、
このランドマークをエッチング時に接触したりしないよ
うに所定の幅だけ離してやる必要があるため、大きくな
り、コスト高と小型化の障害となるという問題点があっ
た。

【０００４】本発明は、上記問題点に鑑み成されたもの
であり、部品点数を減らし、その結果、省スペースとコ
ストダウンを目指す半導体装置およびバッファ回路を提
供することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、ダイオードと、このダイオ
ードに供給する電流を制限するための抵抗器とを備え、
上記ダイオードの第１の電極側と上記抵抗器を接続し、
その接続点につながる第１端子と、前記抵抗器の他端に
つながる第２端子と、前記ダイオードの他端につながる
第３端子を設け、かつ上記ダイオードと上記抵抗器を１
つのモールド・パッケージに収めたことを特徴とするも
のである。

【０００６】また、本発明のバッファ回路は、前記第１
端子をエミッタフォロワトランジスタのベースに接続す
るとともに、信号入力端子に接続し、第２端子を基準電
位点に接続し、第３端子をツェナーダイオードに接続し
て成るものである。

【０００７】

【作用】上記した構成により、請求項１の半導体装置で
は、ダイオードの第１の電極側と抵抗器を接続し、その
接続点につながる第１端子と、この抵抗器の他端につな
がる第２端子と、ダイオードの他端につながる第３端子
を設け、かつダイオードと抵抗器を１つのモールド・パ
ッケージに収めたことにより、部品点数を減らし、その
結果、省スペースとコストダウンを目指すこととなる。

【０００８】上記した構成により、請求項２のバッファ
回路では、前記第１端子をエミッタフォロワトランジス
タのベースに接続するとともに、信号入力端子に接続
し、第２端子を基準電位点に接続し、第３端子をツェナ
ーダイオードに接続して成るので、部品点数を減らし、
その結果、省スペースとコストダウンを目指すこととな
る。

【０００９】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は本発明の一実施例における
半導体装置とそれを応用したバッファ回路の回路図を示
すものである。図１において、１はコンデンサ、２と６
は抵抗器、３はツェナーダイオード、５はトランジス
タ、４は本願の半導体装置である。以上のように構成さ
れた本発明の半導体装置とそれを応用したバッファ回路
につき、以下にその動作を説明する。

【００１０】入力されて来た信号は、コンデンサ１でカ
ップリングされ、直流成分を除去され、半導体装置４の
Ｂ端子に入力されて、バイアス電圧を与えられる。この
バイアス電圧は、ツェナーダイオード３によって決まる
電圧であり、通常５．６Ｖである。抵抗器２はこのツェ
ナーダイオードにバイアス電流を供給するために電源電
圧Ｖｃｃに吊られている。

【００１１】半導体装置４はダイオード４ａと抵抗器４
ｂが、ダイオード４ａのアノードで接続されており、ダ
イオード４ａのカソード端子Ａは、ツェナーダイオード
３で決まる電位に接続されている。また抵抗器４ｂの他
端Ｃは接地されている。これによって、抵抗器４ｂとダ
イオード４ａの接続された点Ｂの電位は約０．７Ｖ降下
し、４．９Ｖとなる。このバイアス電圧４．９Ｖが入力
信号に重畳され、トランジスタ５のベースに印加され
る。

【００１２】このトランジスタ５と抵抗器６によって構
成されるエミッタフォロワによって出力には、トランジ
スタ５のベース・エミッタ間電圧０．７Ｖだけ降下した
バイアス４．２Ｖに入力信号の振幅がそのまま変化せず
重畳された電圧信号が出力される。

【００１３】ここで、半導体装置４は、ワンチップのモ
ールド樹脂でコーティングされた１個の素子であり、図
２の（ａ）のような配置でパッケージ内に内蔵されてい
る。従って、この回路の素子数は全てで６個であり、半
導体装置４を別々の素子で構成した場合に較べて、１個
削減できている。また、半導体素子４をプリント基板上
に実装する際は、端子数が３個であるから、別々の素子
を組み合わせた場合には４個となることを考慮すると、
１個のランドマークが削減できることになる。

【００１４】なお、以上の実施例では、図２の（ａ）の
ような半導体装置を用いたが、例えば、その他の回路と
しては図２の（ｂ）のようにダイオードのカソードに抵
抗器を繋いだ物、図２の（ｃ）のようにアノードに抵抗
器を繋ぐが、その抵抗器を２つに分割して使用する物、
あるいは図２の（ｄ）のように図２の（ｂ）と（ｃ）を
組み合わせたものが考えられる。これらの用途として
は、上述のようなアナログのバッファ回路のみではな
く、例えば従来の技術の項で述べたように集積回路間の
接続に例えば図２の（ａ）では、Ａ端子からＣ端子を接
続しても良い。その他、本発明は、上記実施例に限定さ
れる物ではなく、種々変形実施可能である。

【００１５】

【発明の効果】以上のように本発明によれば、請求項１
の半導体装置では、ダイオードの第１の電極側と抵抗器
を接続し、その接続点につながる第１端子と、この抵抗
器の他端につながる第２端子と、ダイオードの他端につ
ながる第３端子を設け、かつダイオードと抵抗器を１つ
のモールド・パッケージに収めたことにより、部品点数
を減らし、その結果、省スペースとコストダウンを目指
すことができるという効果がある。

【００１６】さらにまた、回路面積を小さくすることに
より、伝送の速度が向上することができるという効果が
ある。また、基板上の隣接する電子部品間の配線数が削
減できるので、雑音を拾うことが少なくなり、高性能化
が図れるという効果もある。また、基板上の電子部品の
実装数が減るので、実装不良を自ずと低減できるという
効果もある。

【００１７】請求項２のバッファ回路では、前記第１端
子をエミッタフォロワトランジスタのベースに接続する
とともに、信号入力端子に接続し、第２端子を基準電位
点に接続し、第３端子をツェナーダイオードに接続して
成るので、部品点数を減らし、その結果、省スペースと
コストダウンを目指すことができるという効果がある。

【００１８】さらにまた、回路面積を小さくすることに
より、伝送の速度が向上することができるという効果が
ある。また、基板上の隣接する電子部品間の配線数が削
減できるので、雑音を拾うことが少なくなり、高性能化
が図れるという効果もある。また、基板上の電子部品の
実装数が減るので、実装不良を自ずと低減できるという
効果もある。

【図面の簡単な説明】

【図１】 本発明の一実施例に係る半導体装置を応用し
たバッファ回路の回路図である。

【図２】 同実施例における半導体装置の他の構成例を
示す図である。

【符号の説明】

１ コンデンサ ２ 抵抗器 ３ ツェナーダイオード ４ 半導体装置 ５ トランジスタ ６ 抵抗器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ダイオードと、 このダイオードに供給する電流を制限するための抵抗器
   と、を備え、上記ダイオードの第１の電極側と上記抵抗
   器を接続し、その接続点につながる第１端子と、前記抵
   抗器の他端につながる第２端子と、前記ダイオードの他
   端につながる第３端子を設け、かつ上記ダイオードと上
   記抵抗器を１つのモールド・パッケージに収めたことを
   特徴とする半導体装置。
2. 【請求項２】 前記第１端子をエミッタフォロワトラン
   ジスタのベースに接続するとともに、信号入力端子に接
   続し、前記第２端子を基準電位点に接続し、前記第３端
   子をツェナーダイオードに接続して成るバッファ回路。