JPH05292663A - 電子回路及び半導体回路 - Google Patents

Abstract

(57)【要約】 【目的】 複数の回路ブロック間の電源やグラウンドを
通るノイズを抑えつつ、素子破壊を防ぐ。 【構成】 半導体回路の複数の回路ブロック11,12に対
し、各ブロック間の電源線や、グラウンド線を抵抗16、
17で接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子回路または同一基
板上に形成された半導体回路において、複数系統の電源
を持つ回路に関する。

【０００２】

【従来の技術】半導体回路において、複数の回路ブロッ
ク電源線またはグラウンド線を接続する場合、この接続
を介して複数の回路ブロック間でノイズが伝わることが
ある。図３に複数の回路ブロック間の電源線とグラウン
ド線を伝わるノイズを説明する図を示す。図３におい
て、３１は第１の回路ブロック、３２は第２の回路ブロ
ック、３３は電源、３４は回路ブロック間の信号、３５
は第１の電源線、３６は第１のグラウンド線、３７は第
２の電源線、３８は第２のグラウンド線、３９は回路ブ
ロック間の電源線、３１０は回路ブロック間のグラウン
ド線である。図３の様な回路で第１または第２の回路ブ
ロック３１,３２で発生するノイズが互いの回路ブロッ
クを接続する電源線３９またはグラウンド線３１０を通
して伝わり、互いの動作を危うくする場合がある。特に
ディジタル回路のブロックとアナログ回路ブロックのよ
うに発生するノイズのレベルとノイズに対する感度が異
なる場合に、この問題が著しくなる。

【０００３】従来、回路ブロック間のノイズを抑えるた
めには、図４に示すように電源線とグラウンド線を分離
していた。図４において、４１は第１の回路ブロック、
４２は第２の回路ブロック、４３は第１の電源、４４は
第２の電源、４５は回路ブロック間の信号、４６は第１
の電源線、４７は第１のグラウンド線、４８は第２の電
源線、４９は第２のグラウンド線である。第１の回路ブ
ロック４１と第２の回路ブロック４２の間で互いに信号
の入出力が行われる。第１の回路ブロック４１は、第１
の電源線と第１のグラウンド線により第１の電源が供給
され、第２の回路ブロック４２は、第２の電源線と第２
のグラウンド線により第２の電源が供給されている。こ
のように電源系が分離されているので、回路ブロックの
間で電源線または、グラウンド線を通してノイズが伝わ
ることはない。

【０００４】

【発明が解決しようとする課題】しかしながら図４のよ
うな構成では、複数の電源を用いるので、それらの電源
を立ち上げる場合、立ち上げ時間のズレにより、信号線
４５を介して電圧パルスが加わる場合がある。これに従
い、ＣＭＯＳ回路の場合にはラッチアップを起したり、
回路素子が破壊したりする可能性がある。

【０００５】本発明では、複数の回路ブロックを接続す
る電源線またはグラウンド線を通るノイズを抑えつつ、
ラッチアップと回路素子の破壊を抑える電子回路及び半
導体回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は、複数の回路ブ
ロックに供給するそれぞれの電源に対し、互いの電源線
とグラウンド線の間を抵抗性の物質で接続するものであ
る。

【０００７】

【作用】本発明によると、複数の回路ブロックの間を接
続する電源線とグラウンド線に存在する抵抗成分によ
り、互いの回路ブロックで発生するノイズを抑える。ま
た、抵抗成分で電源線とグラウンド線が接続されている
ので複数の回路ブロックの電源電圧差を抑えることがで
きる。

【０００８】

【実施例】図１に請求項１記載の半導体回路のブロック
図を示す。図１において、１１は第１の回路ブロック、
１２は第２の回路ブロック、１３は第１の電源、１４は
第２の電源、１５は回路ブロック間の信号、１６は回路
ブロック間の電源線を接続する抵抗、１７は回路ブロッ
ク間のグラウンド線を接続する抵抗、１８は第１の電源
線、１９は第１のグラウンド線、１１０は第２の電源
線、１１１は第２のグラウンド線である。以下、図１に
基づいて構成を説明する。第１の回路ブロック１１は第
１の電源線１８と第２のグラウンド線１９により第１の
電源１３に接続されており、第２の回路ブロック１２は
第２の電源線１１０と第２のグラウンド線１１１により
第２の電源１４に接続されている。また、第１の回路ブ
ロック１１の電源線と第２の回路ブロック１２の電源線
が抵抗１６で接続され、第１の回路ブロック１１のグラ
ウンド線と第２の回路ブロック１２のグラウンド線が抵
抗１７で接続されている。

【０００９】図２（ａ）及び（ｂ）に請求項２記載の半
導体回路の抵抗部の模式図を示す。図２（ａ）におい
て、２１は半導体基板、２２は基板２１内に形成された
抵抗の高い領域、２３は第１の回路ブロックの電源線ま
たはグラウンド線、２４は第１の回路ブロックの電源線
またはグラウンド線である。図２（ｂ）において、２５
は半導体基板、２６は基板２５上に形成された抵抗の高
い配線、２７は第１の回路ブロックの電源線またはグラ
ウンド線、２８は第１の回路ブロックの電源線またはグ
ラウンド線である。図１に示した回路を同一半導体基板
を用いて形成し、回路ブロック間の電源線を接続する抵
抗１６と回路ブロック間のグラウンド線を接続する抵抗
１７を、図２（ａ）または図２（ｂ）ように形成した半
導体回路である。

【００１０】抵抗１６と１７により、直接に電源線とグ
ラウンド線を接続する場合に比べ、互いの回路ブロック
で発生するノイズの伝達を抑制する働きをする。抵抗で
電源線とグラウンド線が接続されているので回路ブロッ
クの電源電圧差が増加するのを抑えることができる。

【００１１】

【発明の効果】以上述べたように、本発明によれば、直
接に電源線とグラウンド線を接続する場合に比べ、互い
の回路ブロックで発生するノイズの伝達を抑えつつ、抵
抗で電源線とグラウンド線が接続されているので回路ブ
ロックの電源電圧差が増加するのを抑えることができ、
ラッチアップ、回路素子の破壊を防ぐことができる。

【００１２】また、複数の回路ブロックが同一基板半導
体を用いて形成された場合、同一基板半導体回路の一部
として抵抗を作り込むことにより、抵抗を接続するため
の端子を削減することができるので、本発明の効果は大
きい。

【図面の簡単な説明】

【図１】本発明請求項１記載の半導体回路の構成図

【図２】本発明請求項２記載の半導体回路の抵抗部の一
実施例を示す断面図

【図３】ノイズの伝達を説明する図

【図４】従来の電源分離の一例を示す図

【符号の説明】

１１ 第１の回路ブロック １２ 第２の回路ブロック １３ 第１の電源 １４ 第２の電源 １５ 回路ブロック間の信号 １６ 回路ブロック間の電源線を接続する抵抗 １７ 回路ブロック間のグラウンド線を接続する抵抗 １８ 第１の電源線 １９ 第１のグラウンド線 １１０ 第２の電源線 １１１ 第２のグラウンド線 ２１ 半導体基板 ２２ 基板内に形成された抵抗の高い領域 ２３ 第１の回路ブロックの電源線またはグラウンド線 ２４ 第１の回路ブロックの電源線またはグラウンド線 ２５ 半導体基板 ２６ 基板上に形成された抵抗の高い配線 ２７ 第１の回路ブロックの電源線またはグラウンド線 ２８ 第１の回路ブロックの電源線またはグラウンド線

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数系統の電源を持つ電子回路において、
   異なる系統の電源線または、異なる系統のグラウンド線
   を抵抗の高い素子を介して接続した電子回路。
2. 【請求項２】複数系統の電源を持つ同一半導体基板を用
   いて形成した半導体回路において、異なる系統の電源ま
   たは、異なる系統のグラウンド線を前記基板内に形成し
   た抵抗の高い領域を介するか前記基板の上に形成した抵
   抗の高い配線により接続した半導体回路。