JPH05292663A - Electronic circuit and semiconductor circuit - Google Patents

Electronic circuit and semiconductor circuit

Info

Publication number
JPH05292663A
JPH05292663A JP4092519A JP9251992A JPH05292663A JP H05292663 A JPH05292663 A JP H05292663A JP 4092519 A JP4092519 A JP 4092519A JP 9251992 A JP9251992 A JP 9251992A JP H05292663 A JPH05292663 A JP H05292663A
Authority
JP
Japan
Prior art keywords
power supply
circuit
line
circuit block
ground line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4092519A
Other languages
Japanese (ja)
Inventor
Maki Toyokura
真木 豊蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4092519A priority Critical patent/JPH05292663A/en
Publication of JPH05292663A publication Critical patent/JPH05292663A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress noises passing through power supply lines connecting a plurality of circuit blocks or ground lines, and to prevent a latch-up and the breakage of circuit elements by connecting sections among the mutual power supply lines and the ground lines by resistive elements to each power supply fed to a plurality of the circuit blocks. CONSTITUTION:A first circuit block 11 is bonded with a first power supply 13 by a first power supply line 18 and a first ground line 19. On the other hand, a second circuit block 12 is connected to a second power supply 14 by a second power supply line 110 and a second ground line 111. The power supply line of the first circuit block 11 and the power supply line of the second circuit block 12 are connected by a resistor 16. The ground line of the first circuit block 11 and the ground line of the second circuit block 12 are bonded by a resistor 17. Accordingly, the transmission of noises generated in the mutual circuit blocks can be inhibited, and the increase of the power-supply voltage difference of the circuit blocks can be suppressed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子回路または同一基
板上に形成された半導体回路において、複数系統の電源
を持つ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit or a semiconductor circuit formed on the same substrate and having a plurality of power sources.

【0002】[0002]

【従来の技術】半導体回路において、複数の回路ブロッ
ク電源線またはグラウンド線を接続する場合、この接続
を介して複数の回路ブロック間でノイズが伝わることが
ある。図3に複数の回路ブロック間の電源線とグラウン
ド線を伝わるノイズを説明する図を示す。図3におい
て、31は第1の回路ブロック、32は第2の回路ブロ
ック、33は電源、34は回路ブロック間の信号、35
は第1の電源線、36は第1のグラウンド線、37は第
2の電源線、38は第2のグラウンド線、39は回路ブ
ロック間の電源線、310は回路ブロック間のグラウン
ド線である。図3の様な回路で第1または第2の回路ブ
ロック31,32で発生するノイズが互いの回路ブロッ
クを接続する電源線39またはグラウンド線310を通
して伝わり、互いの動作を危うくする場合がある。特に
ディジタル回路のブロックとアナログ回路ブロックのよ
うに発生するノイズのレベルとノイズに対する感度が異
なる場合に、この問題が著しくなる。
2. Description of the Related Art In a semiconductor circuit, when a plurality of circuit block power supply lines or ground lines are connected, noise may be transmitted between the plurality of circuit blocks through this connection. FIG. 3 is a diagram illustrating noise transmitted through the power supply line and the ground line between the plurality of circuit blocks. In FIG. 3, 31 is a first circuit block, 32 is a second circuit block, 33 is a power supply, 34 is a signal between circuit blocks, and 35 is a circuit block.
Is a first power line, 36 is a first ground line, 37 is a second power line, 38 is a second ground line, 39 is a power line between circuit blocks, and 310 is a ground line between circuit blocks. .. In the circuit as shown in FIG. 3, noises generated in the first or second circuit blocks 31 and 32 may be transmitted through the power supply line 39 or the ground line 310 connecting the circuit blocks to each other, which may impair their operations. In particular, when the level of noise generated in a digital circuit block and the analog circuit block are different from each other and the sensitivity to the noise is different, this problem becomes significant.

【0003】従来、回路ブロック間のノイズを抑えるた
めには、図4に示すように電源線とグラウンド線を分離
していた。図4において、41は第1の回路ブロック、
42は第2の回路ブロック、43は第1の電源、44は
第2の電源、45は回路ブロック間の信号、46は第1
の電源線、47は第1のグラウンド線、48は第2の電
源線、49は第2のグラウンド線である。第1の回路ブ
ロック41と第2の回路ブロック42の間で互いに信号
の入出力が行われる。第1の回路ブロック41は、第1
の電源線と第1のグラウンド線により第1の電源が供給
され、第2の回路ブロック42は、第2の電源線と第2
のグラウンド線により第2の電源が供給されている。こ
のように電源系が分離されているので、回路ブロックの
間で電源線または、グラウンド線を通してノイズが伝わ
ることはない。
Conventionally, in order to suppress noise between circuit blocks, the power supply line and the ground line are separated as shown in FIG. In FIG. 4, 41 is a first circuit block,
42 is a second circuit block, 43 is a first power supply, 44 is a second power supply, 45 is a signal between circuit blocks, and 46 is a first
, 47 is a first ground line, 48 is a second power line, and 49 is a second ground line. Signals are mutually input and output between the first circuit block 41 and the second circuit block 42. The first circuit block 41 has a first
The first power source is supplied by the first power line and the first ground line, and the second circuit block 42 is connected to the second power line and the second power line.
The second power source is supplied by the ground line of the. Since the power supply system is separated in this way, noise is not transmitted between the circuit blocks through the power supply line or the ground line.

【0004】[0004]

【発明が解決しようとする課題】しかしながら図4のよ
うな構成では、複数の電源を用いるので、それらの電源
を立ち上げる場合、立ち上げ時間のズレにより、信号線
45を介して電圧パルスが加わる場合がある。これに従
い、CMOS回路の場合にはラッチアップを起したり、
回路素子が破壊したりする可能性がある。
However, in the configuration as shown in FIG. 4, since a plurality of power supplies are used, when the power supplies are started up, a voltage pulse is applied via the signal line 45 due to the deviation of the start-up time. There are cases. According to this, in the case of a CMOS circuit, latch-up may occur,
The circuit element may be destroyed.

【0005】本発明では、複数の回路ブロックを接続す
る電源線またはグラウンド線を通るノイズを抑えつつ、
ラッチアップと回路素子の破壊を抑える電子回路及び半
導体回路を提供することを目的とする。
In the present invention, while suppressing the noise passing through the power supply line or the ground line connecting a plurality of circuit blocks,
An object of the present invention is to provide an electronic circuit and a semiconductor circuit that suppress latch-up and destruction of circuit elements.

【0006】[0006]

【課題を解決するための手段】本発明は、複数の回路ブ
ロックに供給するそれぞれの電源に対し、互いの電源線
とグラウンド線の間を抵抗性の物質で接続するものであ
る。
According to the present invention, a power source and a ground line are connected with a resistive material for each power source supplied to a plurality of circuit blocks.

【0007】[0007]

【作用】本発明によると、複数の回路ブロックの間を接
続する電源線とグラウンド線に存在する抵抗成分によ
り、互いの回路ブロックで発生するノイズを抑える。ま
た、抵抗成分で電源線とグラウンド線が接続されている
ので複数の回路ブロックの電源電圧差を抑えることがで
きる。
According to the present invention, the noise components generated in the circuit blocks are suppressed by the resistance components existing in the power supply line and the ground line connecting between the plurality of circuit blocks. Further, since the power supply line and the ground line are connected by the resistance component, the power supply voltage difference between the plurality of circuit blocks can be suppressed.

【0008】[0008]

【実施例】図1に請求項1記載の半導体回路のブロック
図を示す。図1において、11は第1の回路ブロック、
12は第2の回路ブロック、13は第1の電源、14は
第2の電源、15は回路ブロック間の信号、16は回路
ブロック間の電源線を接続する抵抗、17は回路ブロッ
ク間のグラウンド線を接続する抵抗、18は第1の電源
線、19は第1のグラウンド線、110は第2の電源
線、111は第2のグラウンド線である。以下、図1に
基づいて構成を説明する。第1の回路ブロック11は第
1の電源線18と第2のグラウンド線19により第1の
電源13に接続されており、第2の回路ブロック12は
第2の電源線110と第2のグラウンド線111により
第2の電源14に接続されている。また、第1の回路ブ
ロック11の電源線と第2の回路ブロック12の電源線
が抵抗16で接続され、第1の回路ブロック11のグラ
ウンド線と第2の回路ブロック12のグラウンド線が抵
抗17で接続されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a block diagram of a semiconductor circuit according to claim 1. In FIG. 1, 11 is a first circuit block,
Reference numeral 12 is a second circuit block, 13 is a first power supply, 14 is a second power supply, 15 is a signal between circuit blocks, 16 is a resistor for connecting a power supply line between circuit blocks, and 17 is a ground between circuit blocks. A resistor connecting the lines, 18 is a first power supply line, 19 is a first ground line, 110 is a second power supply line, and 111 is a second ground line. The configuration will be described below with reference to FIG. The first circuit block 11 is connected to the first power supply 13 by a first power supply line 18 and a second ground line 19, and the second circuit block 12 is connected to the second power supply line 110 and a second ground line. It is connected to the second power supply 14 by the line 111. Further, the power supply line of the first circuit block 11 and the power supply line of the second circuit block 12 are connected by the resistor 16, and the ground line of the first circuit block 11 and the ground line of the second circuit block 12 are connected by the resistor 17. Connected by.

【0009】図2(a)及び(b)に請求項2記載の半
導体回路の抵抗部の模式図を示す。図2(a)におい
て、21は半導体基板、22は基板21内に形成された
抵抗の高い領域、23は第1の回路ブロックの電源線ま
たはグラウンド線、24は第1の回路ブロックの電源線
またはグラウンド線である。図2(b)において、25
は半導体基板、26は基板25上に形成された抵抗の高
い配線、27は第1の回路ブロックの電源線またはグラ
ウンド線、28は第1の回路ブロックの電源線またはグ
ラウンド線である。図1に示した回路を同一半導体基板
を用いて形成し、回路ブロック間の電源線を接続する抵
抗16と回路ブロック間のグラウンド線を接続する抵抗
17を、図2(a)または図2(b)ように形成した半
導体回路である。
2 (a) and 2 (b) are schematic views of the resistance portion of the semiconductor circuit according to the second aspect. In FIG. 2A, 21 is a semiconductor substrate, 22 is a high resistance region formed in the substrate 21, 23 is a power supply line or ground line of the first circuit block, and 24 is a power supply line of the first circuit block. Or the ground line. In FIG. 2B, 25
Is a semiconductor substrate, 26 is a wiring having high resistance formed on the substrate 25, 27 is a power supply line or ground line of the first circuit block, and 28 is a power supply line or ground line of the first circuit block. The circuit shown in FIG. 1 is formed using the same semiconductor substrate, and a resistor 16 for connecting a power supply line between circuit blocks and a resistor 17 for connecting a ground line between circuit blocks are connected to each other as shown in FIG. It is a semiconductor circuit formed as in b).

【0010】抵抗16と17により、直接に電源線とグ
ラウンド線を接続する場合に比べ、互いの回路ブロック
で発生するノイズの伝達を抑制する働きをする。抵抗で
電源線とグラウンド線が接続されているので回路ブロッ
クの電源電圧差が増加するのを抑えることができる。
The resistors 16 and 17 have a function of suppressing the transmission of noises generated in the circuit blocks, as compared with the case where the power line and the ground line are directly connected. Since the power supply line and the ground line are connected by the resistor, it is possible to suppress an increase in the power supply voltage difference between the circuit blocks.

【0011】[0011]

【発明の効果】以上述べたように、本発明によれば、直
接に電源線とグラウンド線を接続する場合に比べ、互い
の回路ブロックで発生するノイズの伝達を抑えつつ、抵
抗で電源線とグラウンド線が接続されているので回路ブ
ロックの電源電圧差が増加するのを抑えることができ、
ラッチアップ、回路素子の破壊を防ぐことができる。
As described above, according to the present invention, as compared with the case where the power supply line and the ground line are directly connected, the resistance of the power supply line is suppressed by the resistance while suppressing the transmission of noises generated in the circuit blocks. Since the ground line is connected, it is possible to suppress an increase in the power supply voltage difference of the circuit block,
It is possible to prevent latch-up and destruction of circuit elements.

【0012】また、複数の回路ブロックが同一基板半導
体を用いて形成された場合、同一基板半導体回路の一部
として抵抗を作り込むことにより、抵抗を接続するため
の端子を削減することができるので、本発明の効果は大
きい。
Further, when a plurality of circuit blocks are formed by using the same substrate semiconductor, by forming a resistor as a part of the same substrate semiconductor circuit, the number of terminals for connecting the resistors can be reduced. The effect of the present invention is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明請求項1記載の半導体回路の構成図FIG. 1 is a configuration diagram of a semiconductor circuit according to claim 1 of the present invention.

【図2】本発明請求項2記載の半導体回路の抵抗部の一
実施例を示す断面図
FIG. 2 is a sectional view showing an embodiment of a resistance portion of a semiconductor circuit according to claim 2 of the present invention.

【図3】ノイズの伝達を説明する図FIG. 3 is a diagram for explaining noise transmission.

【図4】従来の電源分離の一例を示す図FIG. 4 is a diagram showing an example of conventional power supply separation.

【符号の説明】[Explanation of symbols]

11 第1の回路ブロック 12 第2の回路ブロック 13 第1の電源 14 第2の電源 15 回路ブロック間の信号 16 回路ブロック間の電源線を接続する抵抗 17 回路ブロック間のグラウンド線を接続する抵抗 18 第1の電源線 19 第1のグラウンド線 110 第2の電源線 111 第2のグラウンド線 21 半導体基板 22 基板内に形成された抵抗の高い領域 23 第1の回路ブロックの電源線またはグラウンド線 24 第1の回路ブロックの電源線またはグラウンド線 25 半導体基板 26 基板上に形成された抵抗の高い配線 27 第1の回路ブロックの電源線またはグラウンド線 28 第1の回路ブロックの電源線またはグラウンド線 11 First Circuit Block 12 Second Circuit Block 13 First Power Supply 14 Second Power Supply 15 Signal Between Circuit Blocks 16 Resistor Connecting Power Supply Line Between Circuit Blocks 17 Resistance Connecting Ground Line Between Circuit Blocks 18 First Power Line 19 First Ground Line 110 Second Power Line 111 Second Ground Line 21 Semiconductor Substrate 22 High Resistance Region Formed in Substrate 23 Power Line or Ground Line of First Circuit Block 24 Power Line or Ground Line of First Circuit Block 25 Semiconductor Substrate 26 Highly Resistive Wiring Formed on Substrate 27 Power Line or Ground Line of First Circuit Block 28 Power Line or Ground Line of First Circuit Block

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】複数系統の電源を持つ電子回路において、
異なる系統の電源線または、異なる系統のグラウンド線
を抵抗の高い素子を介して接続した電子回路。
1. An electronic circuit having a plurality of power sources,
An electronic circuit in which power lines of different systems or ground lines of different systems are connected via a high resistance element.
【請求項2】複数系統の電源を持つ同一半導体基板を用
いて形成した半導体回路において、異なる系統の電源ま
たは、異なる系統のグラウンド線を前記基板内に形成し
た抵抗の高い領域を介するか前記基板の上に形成した抵
抗の高い配線により接続した半導体回路。
2. In a semiconductor circuit formed by using the same semiconductor substrate having a plurality of power sources, a power source of a different system or a ground line of a different system is formed through a high resistance region formed in the substrate or the substrate. Semiconductor circuit connected by high resistance wiring formed on the top.
JP4092519A 1992-04-13 1992-04-13 Electronic circuit and semiconductor circuit Pending JPH05292663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4092519A JPH05292663A (en) 1992-04-13 1992-04-13 Electronic circuit and semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4092519A JPH05292663A (en) 1992-04-13 1992-04-13 Electronic circuit and semiconductor circuit

Publications (1)

Publication Number Publication Date
JPH05292663A true JPH05292663A (en) 1993-11-05

Family

ID=14056584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4092519A Pending JPH05292663A (en) 1992-04-13 1992-04-13 Electronic circuit and semiconductor circuit

Country Status (1)

Country Link
JP (1) JPH05292663A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101500727B1 (en) * 2008-01-30 2015-03-09 엘지전자 주식회사 Projection display device
JP2015109496A (en) * 2013-12-03 2015-06-11 株式会社東芝 Semiconductor device
JP2018114102A (en) * 2017-01-18 2018-07-26 株式会社サンセイアールアンドディ Game machine

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101500727B1 (en) * 2008-01-30 2015-03-09 엘지전자 주식회사 Projection display device
JP2015109496A (en) * 2013-12-03 2015-06-11 株式会社東芝 Semiconductor device
JP2018114102A (en) * 2017-01-18 2018-07-26 株式会社サンセイアールアンドディ Game machine

Similar Documents

Publication Publication Date Title
US5023753A (en) Printed circuit
US6452442B1 (en) Apparatus for obtaining noise immunity in electrical circuits
US5406636A (en) Signal processing device
JPH05292663A (en) Electronic circuit and semiconductor circuit
JPH05219729A (en) Dc power supply
JPH0194646A (en) Semiconductor device
CA2153127A1 (en) Application-Specific Integrated Circuits Having Programmable Functions
KR19980049792A (en) PCB layout method of electronic control module
JPH04348559A (en) Protecting circuit
JPH04192389A (en) Electric circuit
US6400181B1 (en) Method and circuitry for the transmission of signals
US4313090A (en) Car-mounted audio equipment
JP2757701B2 (en) Circuit for preventing electrostatic breakdown of LSI chips, etc.
JPH07154076A (en) Emi countermeasure for multilayer printed board
JP2662156B2 (en) Noise reduction device for integrated circuits
JPH05235679A (en) Circuit board
JPH08139581A (en) Power supply control circuit
US5313115A (en) Comparator
JPH098633A (en) Power supply circuit for mixed mounting of high-speed logic circuit and analog circuit
JPH089252A (en) Video signal switching circuit
JPH08250647A (en) Semiconductor device and buffer circuit
JPH06149429A (en) Pull-up resistor switching circuit
JPH0917958A (en) Ac/ dc signal multiplexing method and device
JPS603726A (en) Reference power source
JPS6315526A (en) Circuit for creating dots