JPH06149429A - Pull-up resistor switching circuit - Google Patents
Pull-up resistor switching circuitInfo
- Publication number
- JPH06149429A JPH06149429A JP29504992A JP29504992A JPH06149429A JP H06149429 A JPH06149429 A JP H06149429A JP 29504992 A JP29504992 A JP 29504992A JP 29504992 A JP29504992 A JP 29504992A JP H06149429 A JPH06149429 A JP H06149429A
- Authority
- JP
- Japan
- Prior art keywords
- external input
- pull
- output devices
- computer
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、プルアップ抵抗切り替
え回路、特に異なるインピーダンス規格を持つ複数の外
部入出力装置を接続するためのプルアップ抵抗切り替え
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pull-up resistance switching circuit, and more particularly to a pull-up resistance switching circuit for connecting a plurality of external input / output devices having different impedance standards.
【0002】[0002]
【従来の技術】図2は、コンピュータと複数の外部入出
力装置を接続するためのプルアップ抵抗を備えた従来の
コンピュータシステムのブロック図である。2. Description of the Related Art FIG. 2 is a block diagram of a conventional computer system having a pull-up resistor for connecting a computer and a plurality of external input / output devices.
【0003】図において、従来のこの種のコンピュータ
システムは、コンピュータ10と、複数の外部入出力装
置11及び12とから構成され、コンピュータ10はデ
ータ処理回路13と、入出力バッファ14と、双方向信
号線15と、入力信号線16と、電源電圧17と、外部
入出力装置11用のプルアップ抵抗18と、外部入出力
装置12用のプルアップ抵抗19と、信号線20とから
構成されている。また、外部入出力装置11は、電源電
圧23と、抵抗24と、入出力バッファ25とを備え、
外部入出力装置12は出力バッファ26を備えて構成さ
れている。そして、コンピュータ10と外部入出力装置
11及び12は、コネクタ21及び22により相互に接
続されている。In the figure, a conventional computer system of this type comprises a computer 10 and a plurality of external input / output devices 11 and 12, and the computer 10 includes a data processing circuit 13, an input / output buffer 14, and a bidirectional. The signal line 15, the input signal line 16, the power supply voltage 17, the pull-up resistor 18 for the external input / output device 11, the pull-up resistor 19 for the external input / output device 12, and the signal line 20. There is. Further, the external input / output device 11 includes a power supply voltage 23, a resistor 24, and an input / output buffer 25,
The external input / output device 12 includes an output buffer 26. The computer 10 and the external input / output devices 11 and 12 are connected to each other by the connectors 21 and 22.
【0004】上記の通り構成される従来のコンピュータ
システムのプルアップ抵抗の動作について説明する。図
から明らかなように、従来のコンピュータシステムは複
数の外部入出力装置11及び12に対応して複数のコネ
クタ21及び22を備えている。そして、外部入出力装
置11からの入出力データは、コネクタ21と信号線2
0を介して入出力バッファ14に入出力され、プルアッ
プ抵抗18により外部入出力装置11とのインピーダン
ス調整がなされていた。また、外部入出力装置12から
の入力データは、コネクタ22と入力信号線16を介し
てデータ処理回路13に入力され、プルアップ抵抗19
により外部入出力装置12とのインピーダンス調整がな
されていた。The operation of the pull-up resistor of the conventional computer system configured as described above will be described. As is apparent from the figure, the conventional computer system has a plurality of connectors 21 and 22 corresponding to the plurality of external input / output devices 11 and 12. Then, the input / output data from the external input / output device 11 is input to the connector 21 and the signal line 2
Input / output is performed to the input / output buffer 14 via 0, and impedance adjustment with the external input / output device 11 is performed by the pull-up resistor 18. Input data from the external input / output device 12 is input to the data processing circuit 13 via the connector 22 and the input signal line 16, and the pull-up resistor 19 is supplied.
Therefore, impedance adjustment with the external input / output device 12 is performed.
【0005】[0005]
【発明が解決しようとする課題】従来のプルアップ抵抗
切り替え回路は、上述のようにそれぞれの外部入出力装
置に対応して個別のコネクタやプルアップ抵抗を構成す
るようにしていたので、使用頻度の少ない外部入出力装
置を多数データ処理回路に接続するコンピュータシステ
ムでは、それら複数の外部入出力装置ために常時複数の
コネクタを必要とし、装置の小型化を阻む大きな要因と
なっていた。また、コンピュータの電源がOFFであっ
て外部入出力装置の電源がONの場合、外部入出力装置
の電源電圧が自装置の抵抗及びコンピュータのプルアッ
プ抵抗を介してコンピュータの電源電圧を浮かせ、コン
ピュータの誤動作あるいは回路の素子の破壊を引き起こ
すという問題点があった。In the conventional pull-up resistor switching circuit, as described above, the individual connectors and pull-up resistors are configured in correspondence with the respective external input / output devices. In a computer system in which a large number of external input / output devices are connected to a large number of data processing circuits, a plurality of external input / output devices are always required to have a plurality of connectors, which has been a major obstacle to the miniaturization of the device. When the power of the computer is OFF and the power of the external input / output device is ON, the power supply voltage of the external input / output device floats the power supply voltage of the computer through the resistance of the own device and the pull-up resistor of the computer, However, there is a problem in that the malfunction of the device or the destruction of the circuit element is caused.
【0006】本発明は上記のような問題点を解消するた
めになされたもので、使用頻度の少ない複数の外部入出
力装置を接続するためのコネクタを共用することにより
コンピュータ装置の小型化を実現すると共に、コンピュ
ータの電源がOFFであって外部入出力装置の電源がO
Nの場合であっても、コンピュータが誤動作や回路素子
の破壊を引き起こすことのないプルアップ抵抗切り替え
回路を得ることを目的としている。The present invention has been made in order to solve the above problems, and realizes miniaturization of a computer device by sharing a connector for connecting a plurality of external input / output devices which are rarely used. In addition, the power of the computer is turned off and the power of the external input / output device is turned on.
Even in the case of N, the purpose is to obtain a pull-up resistor switching circuit that does not cause a computer to malfunction or destroy circuit elements.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るプルアップ抵抗切り替え回路は、複数
の外部入出力装置を接続する共用コネクタと、それらの
複数の外部入出力装置の異なるインピーダンス規格を満
足するインピーダンス切り替え手段と、複数の外部入出
力装置からの漏れ電位による誤動作を防止する漏れ電流
防止手段とを備えたことを特徴とする。In order to achieve the above object, a pull-up resistance switching circuit according to the present invention includes a common connector for connecting a plurality of external input / output devices and a plurality of external input / output devices. The present invention is characterized by comprising impedance switching means satisfying different impedance standards and leakage current prevention means for preventing malfunction due to leakage potentials from a plurality of external input / output devices.
【0008】[0008]
【作用】従って、本発明のプルアップ抵抗切り替え回路
によれば、異なるインピーダンス規格を持つ複数の外部
入出力装置を共用コネクタとインピーダンス切り替え手
段により装置の小型化を維持したまま接続することがで
き、しかも漏れ電流防止手段によりコンピュータの電源
がOFFであって外部入出力装置の電源がONの場合で
あっても、コンピュータが誤動作や回路素子の破壊を引
き起こすことなく接続できるようになる。Therefore, according to the pull-up resistance switching circuit of the present invention, a plurality of external input / output devices having different impedance standards can be connected by the common connector and the impedance switching means while maintaining the miniaturization of the device. Moreover, the leakage current prevention means enables the computer to be connected without causing malfunction or destruction of circuit elements even when the computer is powered off and the external input / output device is powered on.
【0009】[0009]
【実施例】以下、本発明の好適な実施例を図に基づいて
説明する。図1は本実施例に係るプルアップ抵抗切り替
え回路を構成したコンピュータシステムのブロック図で
ある。なお、図において、従来のコンピュータシステム
と同一あるいは相当部分には同一符号を付加して説明を
省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a computer system that constitutes a pull-up resistance switching circuit according to this embodiment. In the figure, the same or corresponding parts as those of the conventional computer system are designated by the same reference numerals and the description thereof will be omitted.
【0010】図1において、本実施例のコンピュータシ
ステムでは、コンピュータ10は抵抗31,34と、M
OS FET32と、ダイオード33と、データ処理回
路13とを備えて構成され、外部入出力装置11と外部
入出力装置12とは共用コネクタ35によりコンピュー
タ10に接続されている。また、データ処理回路13か
らの出力信号である信号線20のイネーブル信号を図1
ではイネーブル信号30として図示してある。In FIG. 1, in the computer system of this embodiment, the computer 10 includes resistors 31, 34 and M
The OS FET 32, the diode 33, and the data processing circuit 13 are provided, and the external input / output device 11 and the external input / output device 12 are connected to the computer 10 by a common connector 35. In addition, an enable signal of the signal line 20 which is an output signal from the data processing circuit 13 is shown in FIG.
Is shown as enable signal 30.
【0011】次に、上記の通り構成される本実施例のコ
ンピュータシステムの動作について説明する。まず、コ
ンピュータ10に外部入出力装置11を接続する場合
は、データ処理回路13により信号線20のイネーブル
信号30をオンする。これにより入出力バッファ14が
データイネーブルとなり、信号線20は双方向信号線1
5と導通状態となる。従って、データ処理回路13と外
部入出力装置11は共用コネクタ35を介してデータの
入出力が可能な接続状態となる。Next, the operation of the computer system of the present embodiment configured as described above will be described. First, when the external input / output device 11 is connected to the computer 10, the data processing circuit 13 turns on the enable signal 30 of the signal line 20. As a result, the input / output buffer 14 becomes data enable, and the signal line 20 becomes the bidirectional signal line 1.
It becomes conductive with 5. Therefore, the data processing circuit 13 and the external input / output device 11 are in a connected state in which data can be input / output through the shared connector 35.
【0012】その時のプルアップ抵抗値については、デ
ータ処理回路13からの信号線20のイネーブル信号3
0が抵抗31を介してMOS FET32のベースに印
加されることによりMOS FET32がON状態とな
り、それにより抵抗34と抵抗18が並列に接続されて
その合成抵抗値が図2における抵抗19の値と同等にな
るように設計されている。従って、本実施例のプルアッ
プ抵抗切り替え回路が外部入出力装置11のインピーダ
ンス規格を満足できることが分かる。Regarding the pull-up resistance value at that time, the enable signal 3 of the signal line 20 from the data processing circuit 13 is used.
When 0 is applied to the base of the MOS FET 32 via the resistor 31, the MOS FET 32 is turned on, whereby the resistor 34 and the resistor 18 are connected in parallel, and the combined resistance value thereof is the same as the value of the resistor 19 in FIG. Designed to be equivalent. Therefore, it is understood that the pull-up resistance switching circuit of this embodiment can satisfy the impedance standard of the external input / output device 11.
【0013】また、コンピュータ10に共用コネクタ3
5を介して外部入出力装置12を接続する場合は、デー
タ処理回路13からの信号線20のイネーブル信号30
をオフ状態とする。これにより入出力バッファ14がデ
ータディセーブルとなり、信号線20は入力信号線16
と接続状態となるので、信号線20が図2に示す入力信
号線16と同等の機能を実現し、入力データがデータ処
理回路13で処理可能となる。Also, the computer 10 has a common connector 3
When the external input / output device 12 is connected via 5, the enable signal 30 of the signal line 20 from the data processing circuit 13
Is turned off. As a result, the input / output buffer 14 becomes data disable, and the signal line 20 becomes the input signal line 16
Then, the signal line 20 realizes the same function as the input signal line 16 shown in FIG. 2, and the input data can be processed by the data processing circuit 13.
【0014】その時のプルアップ抵抗値については、デ
ータ処理回路13からの信号線20のイネーブル信号3
0がオフとなるので、MOS FET32はOFF状態
となり、抵抗18のみが電源電圧17に接続されること
になる。従って、この場合の合成抵抗値は図2における
抵抗19の値と同等になり、本実施例のプルアップ抵抗
切り替え回路が外部入出力装置12のインピーダンス規
格を満足できることが分かる。なお、本実施例のプルア
ップ抵抗切り替え回路のダイオード33やMOS FE
T32のON抵抗は、複数の外部入出力装置のインピー
ダンス規格に対して無視できる程に十分小さいものとす
る。Regarding the pull-up resistance value at that time, the enable signal 3 of the signal line 20 from the data processing circuit 13 is used.
Since 0 is turned off, the MOS FET 32 is turned off and only the resistor 18 is connected to the power supply voltage 17. Therefore, the combined resistance value in this case becomes equal to the value of the resistor 19 in FIG. 2, and it is understood that the pull-up resistance switching circuit of this embodiment can satisfy the impedance standard of the external input / output device 12. The diode 33 and the MOS FE of the pull-up resistance switching circuit of this embodiment are
The ON resistance of T32 should be small enough to be ignored with respect to the impedance standard of a plurality of external input / output devices.
【0015】さらに、例えば、外部入出力装置11とコ
ンピュータ10が接続状態であり、外部入出力装置11
の入出力信号線が抵抗24を介して電源電圧23に接続
されている場合、コンピュータ10の電源電圧17がO
FF状態で、外部入出力装置11の電源電圧23がON
状態であると、外部入出力装置11の電源電圧23から
の漏れ電流が、抵抗24、共用コネクタ35、信号線2
0、及び抵抗18あるいは抵抗34を経由してコンピュ
ータ10の電源電圧17に流れ込む回路構成となってい
るが(これにより、従来はコンピュータの誤動作あるい
は回路の素子の破壊を引き起こしていた)、本実施例の
プルアップ抵抗切り替え回路ではこの漏れ電流はダイオ
ード33により防止されるようになっている。Further, for example, when the external input / output device 11 and the computer 10 are connected, the external input / output device 11
Is connected to the power supply voltage 23 through the resistor 24, the power supply voltage 17 of the computer 10 becomes O.
In the FF state, the power supply voltage 23 of the external input / output device 11 is turned on.
In the state, the leakage current from the power supply voltage 23 of the external input / output device 11 causes the resistance 24, the common connector 35, and the signal line 2 to flow.
Although the circuit configuration is such that it flows into the power supply voltage 17 of the computer 10 via 0 and the resistor 18 or the resistor 34 (this has conventionally caused malfunction of the computer or destruction of circuit elements). In the pull-up resistor switching circuit of the example, this leakage current is prevented by the diode 33.
【0016】[0016]
【発明の効果】以上説明したように、本発明のプルアッ
プ抵抗切り替え回路によれば、異なるインピーダンス規
格を持つ複数の外部入出力装置を共用コネクタにより接
続し、それらの外部入出力装置の異なるインピーダンス
規格をインピーダンス切り替え手段により満足できるよ
うに構成したので、コンピュータ装置の小型化を維持し
たまま複数のインピーダンスの異なる外部入出力装置を
接続することができるという効果がある。また、コンピ
ュータ電源がOFFであって外部入出力装置の電源がO
Nの場合に発生する漏れ電流を漏れ電流防止手段により
防止するように構成したので、コンピュータの誤動作や
回路素子の破壊を防止できるという効果がある。As described above, according to the pull-up resistance switching circuit of the present invention, a plurality of external input / output devices having different impedance standards are connected by the common connector, and the different impedances of the external input / output devices are connected. Since the standard is configured to be satisfied by the impedance switching means, there is an effect that a plurality of external input / output devices having different impedances can be connected while maintaining the miniaturization of the computer device. Also, when the computer power is off and the external input / output device power is on,
Since the leakage current generated in the case of N is configured to be prevented by the leakage current prevention means, there is an effect that it is possible to prevent the malfunction of the computer and the destruction of the circuit element.
【図1】本実施例のプルアップ抵抗切り替え回路を備え
たコンピュータシステムのブロック図である。FIG. 1 is a block diagram of a computer system including a pull-up resistance switching circuit according to an embodiment.
【図2】従来のプルアップ抵抗を備えた複数の外部入出
力装置を接続するコンピュータシステムのブロック図で
ある。FIG. 2 is a block diagram of a computer system for connecting a plurality of external input / output devices having conventional pull-up resistors.
10 コンピュータ 11,12 外部入出力装置 13 データ処理回路 14,25 入出力バッファ 15 双方向信号線 16 入力信号線 17,23 電源電圧 18,19,24,31,34 抵抗 20 信号線 21,22 コネクタ 26 出力バッファ 32 MOS FET 33 ダイオード 35 共用コネクタ 10 computer 11,12 external input / output device 13 data processing circuit 14,25 input / output buffer 15 bidirectional signal line 16 input signal line 17,23 power supply voltage 18,19,24,31,34 resistance 20 signal line 21,22 connector 26 Output Buffer 32 MOS FET 33 Diode 35 Shared Connector
Claims (1)
つ複数の外部入出力装置を接続するコンピュータシステ
ムで用いられるプルアップ抵抗切り替え回路において、 前記複数の外部入出力装置を接続する共用コネクタと、
それらの複数の外部入出力装置の異なるインピーダンス
規格を満足するインピーダンス切り替え手段と、複数の
外部入出力装置からの漏れ電位による回路素子破壊や誤
動作を防止する漏れ電流防止手段とを備えたことを特徴
とするプルアップ抵抗切り替え回路。1. A pull-up resistor switching circuit used in a computer system for connecting a plurality of external input / output devices each having a different impedance standard, wherein a shared connector for connecting the plurality of external input / output devices is provided.
Impedance switching means satisfying different impedance standards of the plurality of external input / output devices, and leakage current prevention means for preventing circuit element destruction or malfunction due to leakage potential from the plurality of external input / output devices are provided. A pull-up resistor switching circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29504992A JPH06149429A (en) | 1992-11-04 | 1992-11-04 | Pull-up resistor switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29504992A JPH06149429A (en) | 1992-11-04 | 1992-11-04 | Pull-up resistor switching circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06149429A true JPH06149429A (en) | 1994-05-27 |
Family
ID=17815661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29504992A Pending JPH06149429A (en) | 1992-11-04 | 1992-11-04 | Pull-up resistor switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06149429A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006043546A1 (en) * | 2004-10-19 | 2006-04-27 | Pioneer Corporation | Communication status control apparatus and communication status control method |
WO2006043547A1 (en) * | 2004-10-19 | 2006-04-27 | Pioneer Corporation | Communication status control apparatus, communication control apparatus, communication processing apparatus, and communication status control method |
KR100698494B1 (en) * | 2006-02-08 | 2007-03-23 | 대창기계공업 주식회사 | Blow pin cutting sleeve of blow molding machnine capable of forming stepped inlet |
-
1992
- 1992-11-04 JP JP29504992A patent/JPH06149429A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006043546A1 (en) * | 2004-10-19 | 2006-04-27 | Pioneer Corporation | Communication status control apparatus and communication status control method |
WO2006043547A1 (en) * | 2004-10-19 | 2006-04-27 | Pioneer Corporation | Communication status control apparatus, communication control apparatus, communication processing apparatus, and communication status control method |
JPWO2006043546A1 (en) * | 2004-10-19 | 2008-08-07 | パイオニア株式会社 | Communication state control device and communication state control method |
KR100698494B1 (en) * | 2006-02-08 | 2007-03-23 | 대창기계공업 주식회사 | Blow pin cutting sleeve of blow molding machnine capable of forming stepped inlet |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5107142A (en) | Apparatus for minimizing the reverse bias breakdown of emitter base junction of an output transistor in a tristate bicmos driver circuit | |
JPH084221B2 (en) | Bus auxiliary circuit for data processing system | |
KR940022279A (en) | Signal transmission method, signal transmission circuit and information processing system using the same | |
KR960042413A (en) | Data processing system | |
JPH06149429A (en) | Pull-up resistor switching circuit | |
JP2528091B2 (en) | Integrated circuit | |
JPS6014460A (en) | Semiconductor integrated circuit | |
EP0464468B1 (en) | Semiconductor memory device | |
US5471161A (en) | Circuit for calculating the minimum value | |
JPH038126B2 (en) | ||
US5467030A (en) | Circuit for calculating a maximum value | |
US6529032B1 (en) | Methods and apparatus for full I/O functionality and blocking of backdrive current | |
JP2739785B2 (en) | Test signal input circuit | |
JPH02283123A (en) | Semiconductor device | |
JPS63156422A (en) | Two-way input/output circuit | |
JP2691595B2 (en) | Interface circuit | |
JP2536311B2 (en) | Interface circuit | |
JPH0718187Y2 (en) | Electronic device including CMOS circuit | |
JP2801342B2 (en) | Power ON-OFF circuit | |
JP2751387B2 (en) | Input circuit of ECL circuit | |
JPH1188130A (en) | Waveform shaping circuit | |
JPH1079963A (en) | Failsafe circuit in inter-transmission device | |
JPH03148913A (en) | Low power consumption type input circuit | |
JPH01225388A (en) | Circuit for printed wiring board | |
JPH0746298B2 (en) | Reset circuit |