JPH0746298B2 - Reset circuit - Google Patents
Reset circuitInfo
- Publication number
- JPH0746298B2 JPH0746298B2 JP61104122A JP10412286A JPH0746298B2 JP H0746298 B2 JPH0746298 B2 JP H0746298B2 JP 61104122 A JP61104122 A JP 61104122A JP 10412286 A JP10412286 A JP 10412286A JP H0746298 B2 JPH0746298 B2 JP H0746298B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- reset
- power supply
- voltage
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電子コントロールによりソフトウエアで電源を
オン・オフする、車載無線機等に使用するリセット回路
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reset circuit used for an in-vehicle wireless device or the like, which is turned on / off by software by electronic control.
従来の技術 第２図は従来のリセット回路の構成を示している。第２
図において１はマイクロプロセッサであり、電源として
外部より電源５が加えられている。またマイクロプロセ
ッサ１は電源スイッチ９を制御している。２は電圧比較
器であり、この出力ｂはリセット信号としてマイクロプ
ロセッサ１のリセット端子７に加えられている。また電
圧比較器２の入力８は抵抗３を介して電源５に接続され
ると同時にコンデンサ４が対アースに接続されている。
またここには、トランジスタスイッチ６が対アースに接
続されている。トランジスタスイッチ６の入力は外部リ
セット信号ａである。2. Prior Art FIG. 2 shows the configuration of a conventional reset circuit. Second
In the figure, reference numeral 1 is a microprocessor, and a power source 5 is externally added as a power source. The microprocessor 1 also controls the power switch 9. Reference numeral 2 is a voltage comparator, and its output b is applied to the reset terminal 7 of the microprocessor 1 as a reset signal. The input 8 of the voltage comparator 2 is connected to the power source 5 via the resistor 3 and at the same time, the capacitor 4 is connected to the ground.
Further, the transistor switch 6 is connected to the ground here. The input of the transistor switch 6 is the external reset signal a.
次に上記従来例の動作について説明する。第２図におい
て、初期状態として電源５がO(v)であったとし、ここに
マイクロプロセッサ１を動作させるに足る電源電圧を印
加すると、電圧比較器２の入力８は抵抗３、コンデンサ
４による時間遅れが存在するため、マイクロプロセッサ
１の電源の立上りよりも電圧比較器２の入力８の電圧の
立上りを一定時間遅れるように抵抗３、コンデンサ４の
時定数を選び、かつ電圧比較器のしきい値を、マイクロ
プロセッサ１が正常動作するしきい値に選べば、パワー
オンリセット動作が実現する。また、電源５の電圧が低
下して上記しきい値を下まわる際にはやはり電圧比較器
２からリセット信号ｂが発生するため、マイクロプロセ
ッサ１が正常動作しないような電圧低下におけるリセッ
ト動作が実現する。また外部リセット信号ａによりトラ
ンジスタスイッチ６で電圧比較器２の入力を強制的にア
ースに落すことにより、外部リセット動作も実現でき
る。このように上記従来のリセット回路でもパワーオ
ンリセット、電源電圧低下時のリセット、外部リセ
ットの３種類のリセット動作を実現出来る。Next, the operation of the above conventional example will be described. In FIG. 2, it is assumed that the power supply 5 is O (v) in the initial state, and if a power supply voltage sufficient to operate the microprocessor 1 is applied, the input 8 of the voltage comparator 2 depends on the resistor 3 and the capacitor 4. Since there is a time delay, the time constants of the resistor 3 and the capacitor 4 are selected so that the rise of the voltage of the input 8 of the voltage comparator 2 is delayed by a certain time relative to the rise of the power supply of the microprocessor 1, and the voltage comparator is operated. If the threshold value is selected as a threshold value for the microprocessor 1 to operate normally, the power-on reset operation is realized. Further, when the voltage of the power supply 5 drops below the threshold value, the reset signal b is also generated from the voltage comparator 2, so that the reset operation in the voltage drop such that the microprocessor 1 does not operate normally is realized. To do. Further, by externally forcing the input of the voltage comparator 2 to the ground by the transistor switch 6 by the external reset signal a, an external reset operation can be realized. As described above, the conventional reset circuit can also realize three types of reset operations: power-on reset, reset when the power supply voltage drops, and external reset.
発明が解決しようとする問題点 しかしながら上記従来のリセット回路では、マイクロプ
ロセッサ１がリセットから復帰すると必ず一定の状態に
なるため、電源スイッチ９の状態はオンかオフのいずれ
かしか取り得ない。従ってリセット状態が起こる前の状
態を再現できないケースが存在し、そのために一瞬の電
源電圧低下によっても電源が切断される（あるいはひと
りでに入る）という不都合が起こる問題があった。Problems to be Solved by the Invention However, in the above-described conventional reset circuit, since the microprocessor 1 always returns to a constant state after returning from the reset, the power switch 9 can only be turned on or off. Therefore, there is a case where the state before the reset state cannot be reproduced, and there is a problem that the power is cut off (or entered by itself) even if the power supply voltage drops for a moment.
本発明はこのような従来の問題を解決するものであり、
電源電圧の低下等でマイクロプロセッサ１にリセットが
かかった場合も、リセット状態が解除されればリセット
以前の電源状態を再現することの出来る優れたリセット
回路を提供することを目的とするものである。The present invention solves such conventional problems,
It is an object of the present invention to provide an excellent reset circuit that can reproduce the power supply state before the reset even if the microprocessor 1 is reset due to a decrease in the power supply voltage or the like, if the reset state is released. .
問題点を解決するための手段 本発明は上記目的を達成するために、マイクロプロセッ
サよりもはるかに低い電源電圧で情報を保持できる（動
作電圧が低い）フリップフロップを設け、電源電圧が低
下する前の電源スイッチの情報をこのフリップフロップ
に保持しておき、リセット解除時にマイクロプロセッサ
がこの状態を読み出すことによって電源電圧低下前の状
態を再現するようにしたものである。Means for Solving the Problems In order to achieve the above-mentioned object, the present invention provides a flip-flop capable of holding information (a low operating voltage) at a power supply voltage much lower than that of a microprocessor, before the power supply voltage drops. The information of the power switch is held in this flip-flop, and the microprocessor reads this state when reset is released so that the state before the power supply voltage drop is reproduced.
作用 したがって、本発明によれば、フリップフロップが動作
する範囲の電源電圧までの低下ならば、電源の低下して
いる時間に依らず電源接断情報を保持させることが出来
るため必ず電源を復旧させることが出来るという効果を
有する。Therefore, according to the present invention, if the power supply voltage drops to the range in which the flip-flop operates, the power supply disconnection information can be retained regardless of the time during which the power supply is down, so the power supply must be restored. It has the effect of being able to.
実施例 第１図は本発明の一実施例の構成を示すものである。同
図で、第２図と同様の符号は同一の名称を表わすものと
する。10はＪ−Ｋフリップフロップ（FF）で、その電源
端子は電源５に接続されると共に、Ｑ端子及び端子11は
マイクロプロセッサ１のポートPin,Poutにそれぞれ接続
され、またJ,K端子はいずれも接地され、さらにリセッ
ト端子Ｒは電圧比較器２の入力８に接続されている。FF
10としてはマイクロプロセッサ１よりも低い動作電圧の
機種を使用するようになっている。Embodiment FIG. 1 shows the structure of an embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 2 represent the same names. Reference numeral 10 is a J-K flip-flop (FF), the power supply terminal of which is connected to the power supply 5, the Q terminal and the terminal 11 are connected to the ports Pin and Pout of the microprocessor 1, and the J and K terminals are Is also grounded and the reset terminal R is connected to the input 8 of the voltage comparator 2. FF
As for 10, a model having an operating voltage lower than that of the microprocessor 1 is used.
次に上記実施例では、従来例の１〜３の動作以外に電源
５の電圧（Bv）が低下ししかもFF10の動作電圧範囲内の
最も低い電源電圧（VF）以上の場合の動作が加わる。さ
らにマイクロプロセッサ１についてはFF10の出力Ｑの1,
0に対応して電源スイッチ９をそれぞれオン、オフに制
御し、またマイクロプロセッサ１は、リセット状態から
復帰すると、直ちにFF10の状態をＱ端子及びPout端子を
介して読み出し、この結果Ｑ端子の出力に合せて電源ス
イッチ９をオンまたはオフに制御する。またマイクロプ
ロセッサ１は電源スイッチ９の状態を反転させる際は必
ずFF10の状態を反転させ、この時上述の対応が取れてい
るものとする。Next, in the above embodiment, the lowest power supply voltage (V F) or more when the operation of the operating voltage range of the conventional example 1-3 operation other than the voltage of the power source 5 (Bv) is reduced yet FF10 is applied . For the microprocessor 1, the output Q of FF10 is 1,
The power switch 9 is controlled to be turned on and off corresponding to 0, and when the microprocessor 1 returns from the reset state, the state of FF10 is immediately read out through the Q terminal and the Pout terminal, and as a result, the output of the Q terminal is output. Then, the power switch 9 is controlled to be turned on or off. When the microprocessor 1 inverts the state of the power switch 9, it always inverts the state of FF10, and at this time, the above correspondence is taken.
このようにすれば、各種リセットに対応して以下のよう
に電源スイッチ９が切替わる。By doing so, the power switch 9 is switched as follows in response to various resets.
（１）イニシァルリセット： マイクロプロセッサ１、FF10が共にリセット状態になる
ため、電源スイッチ９はオフとなる。(1) Initial reset: Since both the microprocessor 1 and FF10 are in the reset state, the power switch 9 is turned off.
（２）電源電圧低下によるリセット （２−ａ）FF10の動作電圧範囲内の低下： マイクロプロセッサ１のみリセットされ、FF10は状態が
変らないので、電源スイッチ９はリセット前の状態に復
帰する。(2) Reset due to power supply voltage drop (2-a) Drop within the operating voltage range of FF10: Since only the microprocessor 1 is reset and the FF10 does not change its state, the power switch 9 returns to the state before the reset.
（２−ｂ）FF10の動作電圧範囲以下の低下： マイクロプロセッサ１はリセットされ、FF10の出力は不
定となる。但し電源５の電圧復帰時にイニシャルリセッ
トされ、結果的に電源スイッチ９はオフとなる。(2-b) Reduction below the operating voltage range of FF10: The microprocessor 1 is reset, and the output of FF10 becomes undefined. However, when the voltage of the power supply 5 is restored, it is initially reset, and as a result the power switch 9 is turned off.
（３）外部リセット： マイクロプロセッサ１とFF10の両方がリセットされるた
め、電源スイッチ９はオフになる。なお、上述の実施例
ではＪ−Ｋ型のフリップフロップを用いたが他の型のフ
リップフロップでも良い。Ｊ−Ｋ型を用いれば、マイク
ロプロセッサ１のリセット入力７により、マイクロプロ
セッサ１のリセット時にFF10の状態をホールドし、下記
のような変化に対する影響を防止出来る効果がある。(3) External reset: Since both the microprocessor 1 and the FF 10 are reset, the power switch 9 is turned off. Although the JK type flip-flop is used in the above embodiment, another type of flip-flop may be used. If the JK type is used, the reset input 7 of the microprocessor 1 has the effect of holding the state of the FF 10 when the microprocessor 1 is reset, and preventing the influence on the following changes.
（ｉ）リセット時の各回路の電流変化に伴うノイズの影
響。(I) Effect of noise due to current change of each circuit at reset.
（ii）電圧降下時のリセットに伴う電圧低下によるノイ
ズマージンの減少の影響。(Ii) Effect of noise margin reduction due to voltage drop due to reset at the time of voltage drop.
上記実施例では時間によらず電源電圧低下に対して電源
スイッチの状態の保護ができるため、例えば、車載装置
におけるエンジン立上げのような急激で長時間の電圧低
下に対しても状態保持の効果を有する。In the above embodiment, since the state of the power switch can be protected against the power supply voltage drop regardless of the time, for example, the effect of maintaining the state even when the voltage is drastically dropped for a long time such as the engine startup in an in-vehicle device. Have.
発明の効果 本発明は上記実施例より明らかなように、以下に示す効
果を有する。EFFECTS OF THE INVENTION The present invention has the following effects, as is apparent from the above-described embodiments.
（１）フリップフロップの低電圧動作により電源の接断
情報をスタティックに保持するので、フリップフロップ
の動作電圧範囲内の電圧低下に対しては必ず復旧でき
る。(1) Since the connection / disconnection information of the power supply is statically held by the low-voltage operation of the flip-flop, the voltage drop within the operating voltage range of the flip-flop can be recovered without fail.
（２）ハード的にフリップフロップを外部よりリセット
可能なため暴走等の際に電源を強制切断できる。(2) Since the flip-flop can be externally reset by hardware, the power can be forcibly turned off in the event of a runaway.
（３）ハードウエア的には、低電圧動作可能のフリップ
フロップ１個の追加でよく、コスト的にも有利である。(3) In terms of hardware, only one flip-flop capable of operating at a low voltage may be added, which is advantageous in terms of cost.
第１図は本発明の一実施例におけるリセット回路のブロ
ック図、第２図は従来のリセット回路のブロック図であ
る。 １…マイクロプロセッサ、２…電圧比較器、５…電源、
６…トランジスタスイッチ、９…電源スイッチ、10…フ
リップフロップ（FF）、ａ…外部リセット信号、ｂ…リ
セット信号。FIG. 1 is a block diagram of a reset circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional reset circuit. 1 ... Microprocessor, 2 ... Voltage comparator, 5 ... Power supply,
6 ... Transistor switch, 9 ... Power switch, 10 ... Flip-flop (FF), a ... External reset signal, b ... Reset signal.
Claims (1)
クロプロセッサにより制御される電源スイッチと、前記
電源と外部リセット端子に入力が接続され前記マイクロ
プロセッサの動作電圧以下の入力電圧により前記マイク
ロプロセッサに対しリセット信号を発生する電圧比較器
と、前記マイクロプロセッサより低い動作電圧で作動す
るフリップフロップとを備え、前記電源電圧が前記マイ
クロプロセッサの動作電圧以下でかつフリップフロップ
の動作電圧以上の時には、前記フリップフロップの出力
を前記マイクロプロセッサで読み出すことにより前記電
源スイッチを電源電圧低下前の状態に復帰するようにし
たリセット回路。1. A power switch, one end of which is connected to a power supply and whose on / off is controlled by a microprocessor, and inputs to the power supply and an external reset terminal, the input voltage being lower than an operating voltage of the microprocessor causes the microprocessor to operate. And a flip-flop that operates at an operating voltage lower than that of the microprocessor, wherein the power supply voltage is equal to or lower than the operating voltage of the microprocessor and equal to or higher than the operating voltage of the flip-flop. A reset circuit for restoring the power switch to the state before the power supply voltage is lowered by reading the output of a flip-flop by the microprocessor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104122A JPH0746298B2 (en) | 1986-05-07 | 1986-05-07 | Reset circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104122A JPH0746298B2 (en) | 1986-05-07 | 1986-05-07 | Reset circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62260218A JPS62260218A (en) | 1987-11-12 |
| JPH0746298B2 true JPH0746298B2 (en) | 1995-05-17 |
Family
ID=14372318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61104122A Expired - Fee Related JPH0746298B2 (en) | 1986-05-07 | 1986-05-07 | Reset circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746298B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3740078C1 (en) * | 1987-11-26 | 1988-12-08 | Kloeckner Moeller Elektrizit | Circuit arrangement for the safety-effective determination of the state of an output storage stage |
-
1986
- 1986-05-07 JP JP61104122A patent/JPH0746298B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62260218A (en) | 1987-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5951071B2 (en) | memory protection circuit | |
| JPH0746298B2 (en) | Reset circuit | |
| EP0375998A2 (en) | Low power transient suppressor circuit | |
| JPS5814623A (en) | Device for protecting shortcircuit of electric load | |
| JPH038126B2 (en) | ||
| JPH0115239Y2 (en) | ||
| JPS63257420A (en) | Rush current eliminating circuit | |
| JPS6176027A (en) | Preventive circuit for inrush current | |
| JP2580047Y2 (en) | Switch input circuit | |
| JPH06149429A (en) | Pull-up resistor switching circuit | |
| JPS6119536Y2 (en) | ||
| JP2627341B2 (en) | Timer circuit | |
| JPS6090914U (en) | FET protection circuit | |
| JPS633171Y2 (en) | ||
| JPH0534040Y2 (en) | ||
| JP2501666Y2 (en) | Unit duplication device | |
| JP2581948Y2 (en) | Electronic circuit malfunction prevention device | |
| JPS6124120A (en) | Reset circuit of latching relay | |
| JPS5844602U (en) | Failure mode discrimination circuit | |
| JPH04116783A (en) | Power supply circuit device for ic card and ic card | |
| JPS5897721A (en) | Power supply circuit | |
| JPS6012631A (en) | Drive circuit of latching relay | |
| JPS5819321U (en) | load control device | |
| JPS595999B2 (en) | memory protection circuit | |
| JPS59222034A (en) | Input protecting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |