JP2627341B2 - Timer circuit - Google Patents
Timer circuitInfo
- Publication number
- JP2627341B2 JP2627341B2 JP22857189A JP22857189A JP2627341B2 JP 2627341 B2 JP2627341 B2 JP 2627341B2 JP 22857189 A JP22857189 A JP 22857189A JP 22857189 A JP22857189 A JP 22857189A JP 2627341 B2 JP2627341 B2 JP 2627341B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output terminal
- output
- mode state
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、マイクロコンピューターを使用したタイマ
ー回路に関する。The present invention relates to a timer circuit using a microcomputer.
（ロ）従来の技術 電話回線より到来する呼出し信号に応答し、磁気テー
プ等に記録されている信号を呼出し者に送出した後呼出
し者からのメッセージを磁気テープ等に記録するように
した留守電話自動応対装置と呼ばれる装置が普及してい
る。斯かる留守電話自動応対装置の各種の制御動作を行
なう回路としてマイクロコンピューターを使用した装置
が増加しており、斯かるマイクロコンピューターを使用
した技術は、例えば特公昭63−37991号公報に記載され
ている。(B) Conventional technology An answering machine which responds to a call signal coming from a telephone line, sends a signal recorded on a magnetic tape or the like to a caller, and then records a message from the caller on a magnetic tape or the like. A device called an automatic response device has become widespread. Devices using microcomputers as circuits for performing various control operations of such answering machine automatic answering devices are increasing, and techniques using such microcomputers are described, for example, in Japanese Patent Publication No. 63-37991. I have.
（ハ）発明が解決しようとする課題 マイクロコンピューターを使用した装置において、ス
イッチの切換操作に対応して所定時間切換信号を出力さ
せるというタイマー動作を行なう場合入力端子と出力端
子とを別々に設けることは出来るが、斯かる構成では入
力端子及び出力端子の数が多くなるという問題がある。
本発明は、斯かる点を改良したタイマー回路を提供しよ
うとするものである。(C) Problems to be Solved by the Invention In a device using a microcomputer, when performing a timer operation of outputting a switching signal for a predetermined time in response to a switch operation, providing an input terminal and an output terminal separately. However, such a configuration has a problem that the number of input terminals and output terminals increases.
An object of the present invention is to provide a timer circuit in which this point is improved.
（ニ）課題を解決するための手段 本発明のタイマー回路は、入力モード状態及び出力モ
ード状態にあるとき入力端子及び出力端子として動作す
る入出力端子を有するマイクロコンピューターと、前記
入出力端子と電源との間に接続されている抵抗と、前記
入出力端子と接地間に直列接続されたスイッチ及び電圧
設定用手段と、前記マイクロコンピューターの入出力端
子が前記スイッチの閉成によって入力モード状態より出
力モード状態に切換えられたとき該入出力端子より所定
時間出力される制御信号によって反転せしめられるとと
もにその間タイマー信号を出力するスイッチング素子と
より構成されている。(D) Means for Solving the Problems A timer circuit according to the present invention comprises a microcomputer having an input / output terminal that operates as an input terminal and an output terminal when in an input mode state and an output mode state, and the input / output terminal and a power supply. And a switch and voltage setting means connected in series between the input / output terminal and ground, and the input / output terminal of the microcomputer is output from the input mode state by closing the switch. A switching element which is inverted by a control signal output from the input / output terminal for a predetermined time when switched to the mode state and outputs a timer signal during that time.
（ホ）作 用 本発明は、マイクロコンピューターに設けられている
入出力端子と接地間にスイッチ及び電圧設定用手段を直
列接続し、該入出力端子が入力モード状態にあるとき前
記スイッチが閉成されると該入出力端子を出力モード状
態に切換えるようにしたものである。(E) Operation In the present invention, a switch and a voltage setting means are connected in series between an input / output terminal provided in a microcomputer and a ground, and the switch is closed when the input / output terminal is in an input mode state. Then, the input / output terminal is switched to the output mode state.
（ヘ）実施例 第１図に示した回路は、本発明の一実施例、第２図及
び第３図は本発明の動作を説明するための図である。第
１図において、（１）は例えば留守電話自動応対装置の
各種の制御動作を行なうマイクロコンピューターであ
り、図示していないが周知のように多数の入力端子及び
出力端子を備えている。（２）はマイクロコンピュータ
ー（１）に設けられている入出力端子であり、入力モー
ド状態にあるとき入力端子として動作するとともに出力
モード状態にあるとき出力端子として動作するように構
成されている。（３）は前記入出力端子（２）と電源と
の間に接続されている抵抗、（４）及び（５）は前記入
出力端子（２）と接地間に直列に接続されているスイッ
チ及び電圧設定用抵抗である。（６）はベースが抵抗
（７）を介して前記入出力端子（２）に接続されている
とともにエミッタが接地されているスイッチングトラン
ジスターであり、そのコレクタは抵抗（８）を介して電
源に接続されているとともに出力端子（９）に接続され
ている。斯かる回路構成において、マイクロコンピュー
ター（１）の入出力端子（２）が入力端子として動作す
る状態にあるとき即ち入力モード状態にあるとき該入出
力端子に（２）に入力される電圧がVAより低下すると前
記入出力端子（２）が出力端子として動作する状態即ち
出力モード状態に切換えられ、該入出力端子（２）より
Ｌ（低い）レベルの制御信号が所定時間（Ｔ）出力され
るように構成されている。また、前記スイッチ（４）が
閉成状態にあるとき抵抗（３）との接続点（Ｐ）の電圧
は前記電圧VAより低く且つ前記制御信号のＬレベルより
高いVBになるように前記電圧設定用抵抗（５）の値は設
定されている。そして、前記電圧VBの値は、前記スイッ
チングトランジスター（６）を導通状態にする値になる
ように設定されている。以上の如く本発明は構成されて
おり、次に斯かる回路の動作について説明する。(F) Embodiment The circuit shown in FIG. 1 is an embodiment of the present invention, and FIGS. 2 and 3 are diagrams for explaining the operation of the present invention. In FIG. 1, (1) is a microcomputer for performing various control operations of, for example, an automatic answering machine, and has a number of input terminals and output terminals (not shown) as is well known. Reference numeral (2) denotes an input / output terminal provided in the microcomputer (1). The input / output terminal operates as an input terminal in the input mode state and operates as an output terminal in the output mode state. (3) is a resistor connected between the input / output terminal (2) and the power supply; (4) and (5) are switches connected in series between the input / output terminal (2) and ground; This is a voltage setting resistor. (6) is a switching transistor whose base is connected to the input / output terminal (2) via a resistor (7) and whose emitter is grounded, and whose collector is connected to a power supply via a resistor (8). And is connected to the output terminal (9). In such a circuit configuration, when the input / output terminal (2) of the microcomputer (1) is in a state of operating as an input terminal, that is, in the input mode state, the voltage input to the input / output terminal (2) is V When the voltage falls below A, the input / output terminal (2) is switched to a state of operating as an output terminal, that is, an output mode state, and an L (lower) level control signal is output from the input / output terminal (2) for a predetermined time (T). It is configured to: Further, the switch (4) is above the voltage to be higher V B than L-level low and the control signal from the voltage V A resistance when in the closed state (3) and the connection point (P) The value of the voltage setting resistor (5) is set. Then, the value of the voltage V B is set to be a value that the switching transistor (6) in the conductive state. The present invention is configured as described above. Next, the operation of such a circuit will be described.
まずスイッチ（４）が閉成されている時間がマイクロ
コンピューター（１）の入出力端子（２）より出力され
る制御信号の所定時間（Ｔ）より短かい場合について説
明する。第２図（Ａ），（Ｂ），（Ｃ）は斯かる動作を
説明するための図であり、第２図（Ａ）はスイッチ
（４）の開放状態と閉成状態の状態変化を示し、第２図
（Ｂ）は接続点（Ｐ）の電圧変化を示し、第２図（Ｃ）
は出力端子（９）の電圧変化を示している。マイクロコ
ンピューター（１）が入力モード状態にあり、且つスイ
ッチ（４）が開放状態にあるとき入出力端子（２）即ち
接続点（Ｐ）の電圧はＨ（高い）レベルにあるためスイ
ッチングトランジスター（６）はバイアスされて導通状
態にある。従って、前記スイッチングトランジスター
（６）のコレクタに接続されている出力端子（９）には
Ｌレベルの信号が出力された状態にある。斯かる状態に
おいて、スイッチ（４）を閉成せしめると接続点（Ｐ）
の電圧が第２図（Ｂ）に示すようにVBまで低下する。前
記接続点（Ｐ）即ち入出力端子（２）の電圧がVAより低
いVBまで低下するとマイクロコンピューター（１）が切
換信号が入力されたと判断し、入力モード状態より出力
モード状態に切換える。その結果、マイクロコンピュー
ター（１）の入出力端子（２）にＬレベルの制御信号が
所定時間（Ｔ）出力されることにより、その間スイッチ
ングトランジスター（６）は非導通状態に反転保持せし
められる。従って、その間即ち所定時間（Ｔ）出力端子
（９）にＨレベルのタイマー信号が出力されることにな
る。そして、所定時間経過するとマイクロコンピュータ
ー（１）が出力モード状態より入力モード状態に復帰せ
しめるため接続端子（Ｐ）の電圧がＨレベルになる。前
記接続端子（Ｐ）の電圧がＨレベルになるとスイッチン
グトランジスター（６）がバイアスされて導通状態に反
転するため出力端子（９）の出力信号がＬレベルにな
る。First, a case where the time during which the switch (4) is closed is shorter than the predetermined time (T) of the control signal output from the input / output terminal (2) of the microcomputer (1) will be described. 2 (A), (B) and (C) are diagrams for explaining such an operation, and FIG. 2 (A) shows a state change between an open state and a closed state of the switch (4). 2 (B) shows a voltage change at the connection point (P), and FIG. 2 (C)
Indicates a voltage change of the output terminal (9). When the microcomputer (1) is in the input mode state and the switch (4) is in the open state, the voltage of the input / output terminal (2), that is, the connection point (P) is at the H (high) level, so that the switching transistor (6) ) Are biased and conducting. Therefore, an L-level signal is output to the output terminal (9) connected to the collector of the switching transistor (6). In such a state, when the switch (4) is closed, the connection point (P)
Voltage drops to V B as shown in FIG. 2 (B). Determines that the connection point (P) ie input and output terminals (2) switching signal microcomputer (1) when the voltage drops to less V B than V A of is inputted, switches the output mode state from the input mode state. As a result, an L-level control signal is output to the input / output terminal (2) of the microcomputer (1) for a predetermined time (T), during which the switching transistor (6) is inverted and held in a non-conductive state. Accordingly, an H level timer signal is output to the output terminal (9) during that time, that is, for a predetermined time (T). After a lapse of a predetermined time, the voltage of the connection terminal (P) becomes H level so that the microcomputer (1) returns from the output mode state to the input mode state. When the voltage of the connection terminal (P) becomes H level, the switching transistor (6) is biased and inverted to a conductive state, so that the output signal of the output terminal (9) becomes L level.
スイッチ（４）が閉成されている時間が入出力端子
（２）より出力される制御信号の所定時間（Ｔ）より短
かい場合の動作は、以上の如く行なわれるが、次に閉成
時間が所定時間（Ｔ）より長い場合の動作について説明
する。第３図（Ａ），（Ｂ），（Ｃ）は斯かる動作を説
明するための図であり、第３図（Ａ）はスイッチ（４）
の開放状態と閉成状態の状態変化を示し、第３図（Ｂ）
は接続点（Ｐ）の電圧変化を示し、第３図（Ｃ）は出力
端子（９）の電圧変化を示している。マイクロコンピュ
ーター（１）が入力モード状態にあるときスイッチ
（４）が閉成されると前述したようにマイクロコンピュ
ーター（１）の出力モード状態への切換動作が行なわれ
て出力端子（９）より第３図（Ｃ）に示すタイマー信号
が出力される。所定時間経過すると前述したようにマイ
クロコンピューター（１）が入力モード状態に切換えら
れ、このときスイッチ（４）が閉成状態にあるがマイク
ロコンピューター（１）は入出力端子（２）に入力され
る信号がＨレベルからVA以下に低下したとき切換信号が
入力されたと判断するように構成されているため出力モ
ード状態に切換えられることはない。そして、スイッチ
（４）が閉成状態にあるとき接続点（Ｐ）の電圧はVBに
保持されるが、斯かる電圧はスイッチングトランジスタ
ー（６）を導通せしめる電圧より高いため該スイッチ
（４）が閉成状態にあってもスイッチングトランジスタ
ー（６）は導通状態にせしめられる。従って、出力端子
（９）に出力されるタイマー信号の長さはスイッチ
（４）の閉成時間に関係なく一定になる。The operation when the time during which the switch (4) is closed is shorter than the predetermined time (T) of the control signal output from the input / output terminal (2) is performed as described above. Is longer than a predetermined time (T). FIGS. 3A, 3B, and 3C are diagrams for explaining such an operation, and FIG. 3A is a switch (4).
FIG. 3 (B) shows a state change between the open state and the closed state of the motor.
Shows the voltage change at the connection point (P), and FIG. 3 (C) shows the voltage change at the output terminal (9). When the switch (4) is closed when the microcomputer (1) is in the input mode state, the operation of switching the microcomputer (1) to the output mode state is performed as described above, and the output terminal (9) is connected to the output terminal (9). 3 The timer signal shown in FIG. After a lapse of a predetermined time, the microcomputer (1) is switched to the input mode state as described above. At this time, the switch (4) is closed, but the microcomputer (1) is inputted to the input / output terminal (2). When the signal falls from H level to VA or less, it is determined that the switching signal has been input, so that the switching to the output mode state is not performed. The switch (4) is the voltage at the node (P) when in the closed state is held in the V B, the switch for such voltage is higher than the voltage allowed to conduct a switching transistor (6) (4) The switching transistor (6) is made conductive even when is closed. Therefore, the length of the timer signal output to the output terminal (9) becomes constant regardless of the closing time of the switch (4).
尚本実施例では、タイマー信号を出力するスイッチン
グ素子としてトランジスターを使用したが、他のスイッ
チング素子を使用することは勿論可能である。また、電
圧設定用手段として抵抗を使用したがダイオードのよう
な定電圧素子を使用することも出来る。In this embodiment, a transistor is used as a switching element for outputting a timer signal, but it is of course possible to use another switching element. Although a resistor is used as the voltage setting means, a constant voltage element such as a diode can be used.
（ト）発明の効果 本発明のタイマー回路は、マイクロコンピューターに
設けられている１つの端子を入力端子及び出力端子とし
て使用することによって所定のタイマー信号を発生させ
るようにしたので入出力端子を増やすことが出来ない装
置に組込んだ場合に非常に大きな効果を奏するものであ
る。(G) Effect of the Invention The timer circuit of the present invention generates a predetermined timer signal by using one terminal provided in the microcomputer as an input terminal and an output terminal, so that the number of input / output terminals is increased. This has a very great effect when incorporated in a device that cannot do this.
第１図に示した回路は、本発明のタイマー回路の一実施
例、第２図及び第３図は本発明の動作を説明するための
図である。 主な図番の説明 （１）……マイクロコンピューター、（２）……入出力
端子、（４）……スイッチ、（５）……電圧設定用抵
抗、（６）……スイッチングトランジスター、（９）…
…出力端子。The circuit shown in FIG. 1 is an embodiment of the timer circuit of the present invention, and FIGS. 2 and 3 are diagrams for explaining the operation of the present invention. Description of main figure numbers (1) microcomputer, (2) input / output terminal, (4) switch, (5) resistance for voltage setting, (6) switching transistor, (9) ) ...
... Output terminal.
Claims (1)
動作するとともに該端子に入力信号が入力されると出力
モード状態に切換えられて制御信号を出力する出力端子
として動作する入出力端子を有するマイクロコンピュー
ターと、前記入出力端子と電源との間に接続されている
抵抗と、前記入出力端子と接地間に直列接続されたスイ
ッチ及び電圧設定用手段と、入力モード状態にあるとき
前記入出力端子に前記スイッチの閉成によって入力信号
が入力されると出力モード状態に切換えられ該入出力端
子より所定時間出力される制御信号によって反転せしめ
られるとともにその間タイマー信号を出力するスイッチ
ング素子とより成り、前記スイッチが閉成状態にあり、
且つ前記入出力端子が入力モード状態にあるとき該入出
力端子の電圧を前記スイッチング素子が反転する電圧よ
りも高くなるように前記抵抗及び電圧設定用手段にて設
定したことを特徴とするタイマー回路。An input / output terminal which operates as an input terminal when in an input mode state and which is switched to an output mode state when an input signal is input to the terminal and operates as an output terminal for outputting a control signal. A computer, a resistor connected between the input / output terminal and a power supply, a switch and voltage setting means connected in series between the input / output terminal and ground, and the input / output terminal when in an input mode state A switching element that is switched to an output mode state when an input signal is input by closing the switch, is inverted by a control signal output from the input / output terminal for a predetermined time, and outputs a timer signal during that time. The switch is closed,
A timer circuit for setting the voltage of the input / output terminal to be higher than a voltage at which the switching element is inverted when the input / output terminal is in an input mode state. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22857189A JP2627341B2 (en) | 1989-09-04 | 1989-09-04 | Timer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22857189A JP2627341B2 (en) | 1989-09-04 | 1989-09-04 | Timer circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0391318A JPH0391318A (en) | 1991-04-16 |
| JP2627341B2 true JP2627341B2 (en) | 1997-07-02 |
Family
ID=16878449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22857189A Expired - Lifetime JP2627341B2 (en) | 1989-09-04 | 1989-09-04 | Timer circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2627341B2 (en) |
-
1989
- 1989-09-04 JP JP22857189A patent/JP2627341B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0391318A (en) | 1991-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4645882A (en) | Latching relay drive circuit for use in telephone sets | |
| US4086440A (en) | Telephone set with loop current interruption timing control | |
| JP2627341B2 (en) | Timer circuit | |
| JP2640006B2 (en) | Timer circuit | |
| US3932769A (en) | Circuit arrangement for producing a defined logic condition, particularly for the monitoring signal output in data processing equipment | |
| US3660683A (en) | Multiple choice selector device | |
| JPS58131858A (en) | Solid state relay | |
| JPH0318382B2 (en) | ||
| JPS5910829Y2 (en) | AM-FM switching circuit | |
| JP3207324B2 (en) | Contact state detection circuit | |
| JPS5912744Y2 (en) | Recording/playback switching device | |
| JPS6040966Y2 (en) | Tape recorder muting circuit | |
| JPS6030833Y2 (en) | recording device | |
| JPS6025157Y2 (en) | Amplification switching device | |
| KR920017067A (en) | Signal line switching circuit | |
| JPH0475613B2 (en) | ||
| JPS647701B2 (en) | ||
| JPH0746298B2 (en) | Reset circuit | |
| JPS63146594A (en) | Electronic choke circuit | |
| JPS5955826U (en) | switch circuit | |
| JPS60241322A (en) | Operating circuit | |
| JPS6315798B2 (en) | ||
| JPS58154930A (en) | Switch controlling system of camera | |
| JPS62159959A (en) | Telephone line holding circuit | |
| JPS6074919A (en) | Instantaneous overcurrent detecting circuit |