JPS63156422A - Two-way input/output circuit - Google Patents

Two-way input/output circuit

Info

Publication number
JPS63156422A
JPS63156422A JP61304604A JP30460486A JPS63156422A JP S63156422 A JPS63156422 A JP S63156422A JP 61304604 A JP61304604 A JP 61304604A JP 30460486 A JP30460486 A JP 30460486A JP S63156422 A JPS63156422 A JP S63156422A
Authority
JP
Japan
Prior art keywords
output
input
data
gate
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61304604A
Other languages
Japanese (ja)
Inventor
Shuichi Uno
秀一 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61304604A priority Critical patent/JPS63156422A/en
Publication of JPS63156422A publication Critical patent/JPS63156422A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/01759Coupling arrangements; Interface arrangements with a bidirectional operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

PURPOSE:To prevent a data input/output line from being set at high impedance, by connecting a pull-up resistor or a pull-down resistor to the data input/output line by using a switching device ON/OFF-controlled by a control signal which sets an output gate at a deabled state. CONSTITUTION:Plural two-way input/output circuits are connected to a data bus 30, and the input of data from the data bus 30 and the output of the data to the data bus 30 are performed at need. At the time of inputting the data, only an input gate is operated, and the output gate is set at the desabled state (high impedance state). Adversely, at the time of outputting the data, only one output gate is selected, and other output gates are set at the disabled states. Thus, since pull-up is performed by a FET at the time of desabling all of the output gates, it is possible to prevent the data bus 30 from being set at an undesirable state such as the high imedance state.

Description

【発明の詳細な説明】 [概要] 双方向入出力回路であって、出力ゲートと入力ゲ′−ト
で共用するデータ入出力ランイがハイインピーダンス状
態になることを防止するため、出力ゲートをハイインピ
ーダンスにする信号でデータ入出力ラインをプルアップ
乃至はプルダウンする。
[Detailed Description of the Invention] [Summary] In order to prevent the data input/output line, which is a bidirectional input/output circuit and is shared by an output gate and an input gate, from going into a high impedance state, the output gate is set to high. The data input/output line is pulled up or pulled down with a signal that makes it impedance.

[産業上の利用分野] 本発明は双方向入出力回路に関し、更に詳しくはデータ
入出力ラインがハイインピーダンス状態になることを回
避できるようにした双方向入出力回路に関する。
[Industrial Field of Application] The present invention relates to a bidirectional input/output circuit, and more particularly to a bidirectional input/output circuit that can prevent data input/output lines from entering a high impedance state.

データ入出力回路においては、0MO8−LSIを用い
た双方向入出力回路が用いられている。
In the data input/output circuit, a bidirectional input/output circuit using 0MO8-LSI is used.

0MO8−LSIはもともと回路の低消費電力化を目射
して開発されたものであるが、高インピーダンス回路素
子を用いているので、静電気により破壊したりすること
が多く、低消′gI電力のメリットを生かしつつ破壊す
ることのない双方向入出力回路の実現が望まれている。
The 0MO8-LSI was originally developed with the aim of reducing the power consumption of the circuit, but since it uses high impedance circuit elements, it is often destroyed by static electricity. It is desired to realize a bidirectional input/output circuit that takes advantage of the advantages and does not cause damage.

[従来の技術〕 第3図は0MO3を用いた双方向入出力回路の1ライン
分を示す図である。図において、1は制面信号によりそ
の出力が制御される3ステート状態を持つデータ出力用
の出力ゲート、2はデータ入力用の入力ゲートである。
[Prior Art] FIG. 3 is a diagram showing one line of a bidirectional input/output circuit using 0MO3. In the figure, 1 is an output gate for data output having a three-state state whose output is controlled by a control signal, and 2 is an input gate for data input.

3は出力ゲート1と入力ゲート2が共通接続されるデー
タ入出力ラインである。実際の双方向バス回路では、こ
のような双方向入出力回路が複数個(例えば8,16゜
32等)集合して構成されている。
3 is a data input/output line to which the output gate 1 and the input gate 2 are commonly connected. In an actual bidirectional bus circuit, a plurality of such bidirectional input/output circuits (for example, 8, 16°, 32, etc.) are assembled.

第3図において、データ出力時においては、制御信号に
より出力ゲート1をイネイブル状態にした後、データを
入出力ライン3上に出力する。次にデータ入力時におい
ては、制御信号により出力ゲート1をディスエイプル状
態(ハイインピーダンス状g!A)にした後、入力ゲー
ト2から入出力ライン3上のデータを内部に取込む。
In FIG. 3, when outputting data, the output gate 1 is enabled by a control signal, and then data is output onto the input/output line 3. Next, at the time of data input, after the output gate 1 is put into a disabled state (high impedance state g!A) by a control signal, the data on the input/output line 3 is taken in from the input gate 2.

[発明が解決しようとする問題点] ところが、0MO8を用いた双方向入出力回路で、デー
タ入出力ライン3がハイインピーダンス状態になると、
過大なスレッショルド電流が発生して素子の破壊を招く
ことがある。第3図に示すような双方向入出力回路が多
数集合してなる双方向バス回路ではデータ入出力ライン
(データバス)がハイインピーダンスになる状態は必ず
発生するため、第4図に示すようなプルアップ方式或い
は第5図に示すようなプルダウン方式が採用される。
[Problems to be Solved by the Invention] However, in a bidirectional input/output circuit using 0MO8, when the data input/output line 3 becomes a high impedance state,
Excessive threshold current may occur, leading to device destruction. In a bidirectional bus circuit made up of a large number of bidirectional input/output circuits as shown in Figure 3, a state where the data input/output line (data bus) becomes high impedance always occurs, so the A pull-up method or a pull-down method as shown in FIG. 5 is adopted.

第4図は、抵抗1oをデータ入出力ライン3と電源vC
Cライン間に接続した場合を示し、第5図は抵抗10を
データ入出力ライン3と接地間に接続した場合を示して
いる。何れの場合も、インピーダンス10は通常外付は
抵抗を用いて実現される。
Figure 4 shows resistor 1o connected to data input/output line 3 and power supply vC.
A case where the resistor 10 is connected between the C lines is shown, and FIG. 5 shows a case where the resistor 10 is connected between the data input/output line 3 and the ground. In either case, the impedance 10 is usually realized using an external resistor.

しかしながら、このようなプルアップ方式、プルダウン
方式の何れの場合も、出力ゲート1がイネーブル時にお
いて電流が流れる。第4図の場合には、プルアップ抵抗
10から出力ゲート1に向けて電流10Lが流れ込み、
第5図の場合には、出力ゲート1からプルダウン抵抗1
0に向かって電流108が流れ出す。このような電流の
発生は、LSIのように、同一パッケージ内に多くの双
方向入出力が形成される場合には、多大な電力の消費と
なり、0MO8の特長である低消費電力化のメリットが
失われてしまう。
However, in both the pull-up and pull-down methods, current flows when the output gate 1 is enabled. In the case of FIG. 4, a current of 10L flows from the pull-up resistor 10 toward the output gate 1,
In the case of Figure 5, from output gate 1 to pull-down resistor 1
A current 108 begins to flow toward zero. The generation of such current consumes a large amount of power when many bidirectional inputs and outputs are formed in the same package, such as in LSI, and the advantage of low power consumption, which is a feature of 0MO8, is lost. It will be lost.

例えば、抵抗10の抵抗値を10にΩと仮定した場合、
バス1本あたり0.511IAの電流を消費する。これ
が20本のバスとなるとプルアップ/プルダウン抵抗だ
けで1(l Aの電流を消費してしまう。
For example, if we assume that the resistance value of resistor 10 is 10Ω,
Each bus consumes 0.511 IA of current. If this becomes 20 buses, the pull-up/pull-down resistors alone will consume 1 (lA) of current.

本発明はこのような点に鑑みてなされたものであって、
データ入出力ライン(パスライン)をノ1イインピーダ
ンス状態にすることなく且つ低消費電力化を図ることが
できる双方向入出力回路を提供することを目的としてい
る。
The present invention has been made in view of these points, and
It is an object of the present invention to provide a bidirectional input/output circuit that can reduce power consumption without bringing a data input/output line (pass line) into a zero impedance state.

[問題点を解決するための手段] 第1図は本発明の原理回路図である。第3図と同一のも
のは同一符号を付して示す。第3図の従来回路を比較し
て異なっているのは、電源Vccラインとデータ入出力
ライン3間にプルアップ手段例えば抵抗21とスイッチ
素子22が直列接続され、スイッチ素子22は出力ゲー
ト1の制御信号によりオンオフ制御されるようになって
いる点である。
[Means for Solving the Problems] FIG. 1 is a circuit diagram of the principle of the present invention. Components that are the same as those in FIG. 3 are designated by the same reference numerals. The difference between the conventional circuit shown in FIG. The point is that it is turned on and off by a control signal.

[作用] 出力ゲート1を制御信号によりハイインピーダンス状態
に設定した時に、同じ制御信号によりスイッチ素子22
をオンにする。この結果、データ入出力ライン3は抵抗
21によりプルアップされ、ハイインピーダンス状態に
はならない。しかも出力ゲート1をイネーブルに設定し
た時に(ま、スイッチ素子22はオフになるので、抵抗
21を介しての電流消費はない。従って、低消費電力化
も併せて図れることになる。
[Function] When the output gate 1 is set to a high impedance state by a control signal, the switch element 22 is set to a high impedance state by the same control signal.
Turn on. As a result, the data input/output line 3 is pulled up by the resistor 21 and does not enter a high impedance state. Moreover, when the output gate 1 is enabled (well, since the switch element 22 is turned off, there is no current consumption through the resistor 21. Therefore, it is also possible to reduce power consumption.

[実施例] 第2図は、本発明の一実施例を示す構成図であるる。図
に示す実施例はスイッチ素子としてFETを用いた場合
を示しているが、その他のスイッチング素子、例えばト
ランジスタでもよい。図に示すように1本のデータバス
30に複数個の双方内入出力回路が接続されており、必
要に応じてデータバス30からのデータの入力及びデー
タバス30へのデータの出力を行う。この場合において
、データ入力時には入力ゲートのみ動作し、出力ゲート
はディスエイプル状態(ハイインピーダンス状態)にあ
る。従って、この時にはFETはオンになっている。
[Embodiment] FIG. 2 is a configuration diagram showing an embodiment of the present invention. Although the illustrated embodiment uses an FET as the switching element, other switching elements such as transistors may be used. As shown in the figure, a plurality of internal input/output circuits are connected to one data bus 30, and input data from the data bus 30 and output data to the data bus 30 as necessary. In this case, when data is input, only the input gate operates, and the output gate is in a disabled state (high impedance state). Therefore, the FET is on at this time.

逆にデータ出力時には、1個の出力ゲートのみ選択され
、その他の出力ゲートはディスエイプル状態となる。従
って、この場合には選択された出力ゲートのみイネイブ
ルとなってFETはオフ、他の出力ゲートはディスエイ
プルとなりFETはオンとなりプルアップする。このよ
うに、本発明によれば全ての出力ゲートがディスエイプ
ル時にFETによりプルアップされるので、データバス
30がハイインピーダンス状態になるという不具合は生
じない。しかも、データ入出力ラインは出力ゲートがハ
イインピーダンス時にのみ抵抗によってプルアップされ
その他の場合には抵抗によるプルアップはされないので
、低消費電力化を図ることができる。
Conversely, when outputting data, only one output gate is selected and the other output gates are disabled. Therefore, in this case, only the selected output gate is enabled and the FET is turned off, while the other output gates are disabled and the FET is turned on and pulled up. In this way, according to the present invention, all output gates are pulled up by the FETs when disabled, so the problem that the data bus 30 goes into a high impedance state does not occur. Moreover, the data input/output line is pulled up by the resistor only when the output gate is in high impedance, and is not pulled up by the resistor in other cases, so that power consumption can be reduced.

上述の実施例では、電源ラインとデータ入出力ライン間
にプルアップ抵抗を接続した場合を例にとって説明した
が、データ入出力ラインと接地間にスイッチ素子を介し
て抵抗を接続するようにしてもよい。同様の低消費電力
化が図れ、データ入出力ラインのハイインピーダンス状
態の発生も防止できる。
In the above embodiment, the case where a pull-up resistor is connected between the power supply line and the data input/output line is explained as an example, but it is also possible to connect a resistor between the data input/output line and the ground via a switch element. good. A similar reduction in power consumption can be achieved, and the occurrence of a high impedance state in the data input/output line can also be prevented.

[発明の効果] 以上詳細に説明したように、本発明によれば、出力ゲー
トをディスエイプル状態(ハイインピーダンス状態)に
設定する制御信号でオンオフ制御されるスイッチ素子を
用いて、プルアップ抵抗乃至プルダウン抵抗をデータ入
出力ラインに接続することにより、データ入出力ライン
(パスライン)がハイインピーダンスになることを防止
することができ、しかも低消費電力化を図った双方向入
出力回路を提供することができる。
[Effects of the Invention] As described above in detail, according to the present invention, a pull-up resistor or To provide a bidirectional input/output circuit that can prevent a data input/output line (pass line) from becoming high impedance by connecting a pull-down resistor to the data input/output line, and also achieves low power consumption. be able to.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理回路図、 第2図は本発明の一実施例を示す構成図、第3図は双方
向入出力回路の従来例を示す図、第4図はプルアップ方
式の説明図、 第5図はプルダウン方式の説明図である。 第1図において、 1は出力ゲート、 2は入力ゲート、 3はデータ入出力ライン、 21は抵抗、 22はスイッチ素子である。 ■℃ 11出力ゲート 2−入力ゲート 3士データ入出力ライン 21、抵抗 22iスイッチjlI−F一 本発明の醪I託l必国 勇■1 図
Fig. 1 is a circuit diagram of the principle of the present invention, Fig. 2 is a block diagram showing an embodiment of the present invention, Fig. 3 is a diagram showing a conventional example of a bidirectional input/output circuit, and Fig. 4 is a diagram of a pull-up type circuit. Explanatory diagram: FIG. 5 is an explanatory diagram of the pull-down method. In FIG. 1, 1 is an output gate, 2 is an input gate, 3 is a data input/output line, 21 is a resistor, and 22 is a switch element. ■℃ 11 Output gate 2 - Input gate 3 Data input/output line 21, Resistor 22

Claims (1)

【特許請求の範囲】 3ステート状態をとりうるゲートであってデータをデー
タ入出力ライン(3)に出力する出力ゲート(1)と、 該データ入出力ライン(3)からのデータを入力する入
力ゲート(2)と、 該データ入出力ライン(3)と電源ライン又は接地間に
プルアップ又はプルダウン手段(21)を介して接続さ
れ、前記出力ゲート(1)の制御信号によってオンオフ
制御されるスイッチ素子(22) とにより構成されてなる双方向入出力回路。
[Claims] An output gate (1) that is a gate that can take three states and outputs data to a data input/output line (3), and an input that inputs data from the data input/output line (3). A switch connected between the gate (2) and the data input/output line (3) and the power supply line or ground via a pull-up or pull-down means (21) and controlled on/off by the control signal of the output gate (1). A bidirectional input/output circuit composed of an element (22).
JP61304604A 1986-12-19 1986-12-19 Two-way input/output circuit Pending JPS63156422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61304604A JPS63156422A (en) 1986-12-19 1986-12-19 Two-way input/output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61304604A JPS63156422A (en) 1986-12-19 1986-12-19 Two-way input/output circuit

Publications (1)

Publication Number Publication Date
JPS63156422A true JPS63156422A (en) 1988-06-29

Family

ID=17935005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61304604A Pending JPS63156422A (en) 1986-12-19 1986-12-19 Two-way input/output circuit

Country Status (1)

Country Link
JP (1) JPS63156422A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382218A (en) * 1989-08-25 1991-04-08 Fujitsu Ltd Two-way buffer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382218A (en) * 1989-08-25 1991-04-08 Fujitsu Ltd Two-way buffer

Similar Documents

Publication Publication Date Title
JPS60112320A (en) Protecting system of tristate gate
JPS59200326A (en) Data processing system
US4644185A (en) Self clocking CMOS latch
US4425517A (en) Fail soft tri-state logic circuit
JPS63156422A (en) Two-way input/output circuit
US5880606A (en) Programmable driver circuit for multi-source buses
JPS61112424A (en) Output buffer circuit
JP2782946B2 (en) Semiconductor integrated circuit
JP2500100Y2 (en) Output data control circuit
JPH03175730A (en) Output buffer
JPH0710421Y2 (en) Output data control circuit
JPS60242724A (en) Integrated logic circuit
JPH06149429A (en) Pull-up resistor switching circuit
JP2735268B2 (en) LSI output buffer
JPS60116223A (en) Protection circuit of tri-state gate
KR920008007Y1 (en) Floppy disk control circuit
JPH0254617A (en) Input/output buffer circuit
JPH02119425A (en) Two-way buffer circuit
JPH06132804A (en) Semiconductor integrated circuit
JP3022695B2 (en) Bus driver circuit
JPH02105247A (en) Logic circuit for data bus control
JPH02214328A (en) Output controller
JPH036122A (en) Tri-state buffer
JPS64723B2 (en)
JPS6022262A (en) Bus control method