JPH08236773A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH08236773A JPH08236773A JP3731895A JP3731895A JPH08236773A JP H08236773 A JPH08236773 A JP H08236773A JP 3731895 A JP3731895 A JP 3731895A JP 3731895 A JP3731895 A JP 3731895A JP H08236773 A JPH08236773 A JP H08236773A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- short
- circuit ring
- short circuit
- ring wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】 複数の画像信号配線が接続された第１の短絡
環配線と複数の走査信号配線が接続された第２の短絡環
配線とを絶縁膜を介して積層して設け、この第１の短絡
環配線と第２の短絡環配線の積層部にレーザ光を照射し
て、第１の短絡環配線と第２の短絡環配線とを電気的に
接続する。 【効果】 上記のように構成すると、絶縁膜にコンタク
トホールを形成することなく、第１の短絡環配線と第２
の短絡環配線を接続でき、製造が容易で、製造歩留りの
低下を招くこともなく、また、第１の短絡環配線と第２
の短絡環配線が接続されていることから、第１の短絡環
配線と第２の短絡環配線との間に発生した静電気を完全
に吸収できる。さらに、画像信号配線と第１の短絡環配
線を接続するトランジスタのゲート電極とソース電極ま
たはドレイン電極は、物理的に直接接続することなく容
量結合させていることから、製造工程もそれ程煩雑化し
ない。
環配線と複数の走査信号配線が接続された第２の短絡環
配線とを絶縁膜を介して積層して設け、この第１の短絡
環配線と第２の短絡環配線の積層部にレーザ光を照射し
て、第１の短絡環配線と第２の短絡環配線とを電気的に
接続する。 【効果】 上記のように構成すると、絶縁膜にコンタク
トホールを形成することなく、第１の短絡環配線と第２
の短絡環配線を接続でき、製造が容易で、製造歩留りの
低下を招くこともなく、また、第１の短絡環配線と第２
の短絡環配線が接続されていることから、第１の短絡環
配線と第２の短絡環配線との間に発生した静電気を完全
に吸収できる。さらに、画像信号配線と第１の短絡環配
線を接続するトランジスタのゲート電極とソース電極ま
たはドレイン電極は、物理的に直接接続することなく容
量結合させていることから、製造工程もそれ程煩雑化し
ない。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置の製造方法
に関し、特に各画素に薄膜トランジスタを形成したパネ
ル（以下、ＴＦＴアレイパネルという）を使用したアク
ティブマトリクス型液晶表示装置の製造方法に関する。
に関し、特に各画素に薄膜トランジスタを形成したパネ
ル（以下、ＴＦＴアレイパネルという）を使用したアク
ティブマトリクス型液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】アクティブマトリクス方式の液晶表示装
置は、単純マトリクス方式と比べてコントラストが高
く、多階調表示特性に優れているため、カラー液晶表示
装置では欠かせない技術となっている。特に、スイッチ
ング素子として薄膜トランジスタを使用したアクティブ
マトリクス方式の液晶表示装置は、ＣＲＴと同等の画質
が得られるようになった。
置は、単純マトリクス方式と比べてコントラストが高
く、多階調表示特性に優れているため、カラー液晶表示
装置では欠かせない技術となっている。特に、スイッチ
ング素子として薄膜トランジスタを使用したアクティブ
マトリクス方式の液晶表示装置は、ＣＲＴと同等の画質
が得られるようになった。
【０００３】以下、図面を参照しながら、従来の液晶表
示装置およびその製造方法を説明する。図３は、従来の
方法で製造した液晶表示装置におけるＴＦＴアレイパネ
ルの等価回路図、図４は、従来の方法で製造した液晶表
示装置におけるＴＦＴアレイパネルの一画素の平面図、
図５は、図４のＡ−Ａ’線の断面図である。
示装置およびその製造方法を説明する。図３は、従来の
方法で製造した液晶表示装置におけるＴＦＴアレイパネ
ルの等価回路図、図４は、従来の方法で製造した液晶表
示装置におけるＴＦＴアレイパネルの一画素の平面図、
図５は、図４のＡ−Ａ’線の断面図である。
【０００４】このアクティブマトリクス方式の液晶表示
装置は、走査信号配線２から供給される走査信号によっ
て薄膜トランジスタ３がスイッチングされ、画像信号配
線１の信号電圧をドレイン電極１４に接続された画素電
極４に印加することにより、画素電極４と対向電極（不
図示）との間に保持された液晶材料（不図示）に電圧を
印加して画像の表示を行うものである。
装置は、走査信号配線２から供給される走査信号によっ
て薄膜トランジスタ３がスイッチングされ、画像信号配
線１の信号電圧をドレイン電極１４に接続された画素電
極４に印加することにより、画素電極４と対向電極（不
図示）との間に保持された液晶材料（不図示）に電圧を
印加して画像の表示を行うものである。
【０００５】この従来の液晶表示装置は、図４および図
５に示すように、画像信号配線１と、走査信号配線２と
を絶縁膜１２を介して交差して設け、この画像信号配線
１と走査信号配線２との交差部に、画素電極４と、この
画素電極４に画像信号を供給するゲート電極２ａ、絶縁
膜１２、半導体膜１３、ソース電極１ａおよびドレイン
電極１４から成る薄膜トランジスタ３と、この画像信号
電圧を保持するための付加容量５とをマトリクス状に設
けた構造になっている。
５に示すように、画像信号配線１と、走査信号配線２と
を絶縁膜１２を介して交差して設け、この画像信号配線
１と走査信号配線２との交差部に、画素電極４と、この
画素電極４に画像信号を供給するゲート電極２ａ、絶縁
膜１２、半導体膜１３、ソース電極１ａおよびドレイン
電極１４から成る薄膜トランジスタ３と、この画像信号
電圧を保持するための付加容量５とをマトリクス状に設
けた構造になっている。
【０００６】ここで、画素電極４と薄膜トランジスタ３
のドレイン電極１４、および付加容量用電極１８は、絶
縁膜１２に形成されたコンタクトホール１０ａ、１０ｂ
を介して接続されている。
のドレイン電極１４、および付加容量用電極１８は、絶
縁膜１２に形成されたコンタクトホール１０ａ、１０ｂ
を介して接続されている。
【０００７】ところで、液晶表示装置の組立工程などで
ＴＦＴアレイパネルに強い静電気が帯電し、薄膜トラン
ジスタ３のゲート電極２ａとソース電極１ａとの間や、
走査信号配線２ａと画像信号配線１ａとの間に静電気に
よる高電圧が印加され、絶縁膜１２の絶縁破壊を誘発し
ていた。
ＴＦＴアレイパネルに強い静電気が帯電し、薄膜トラン
ジスタ３のゲート電極２ａとソース電極１ａとの間や、
走査信号配線２ａと画像信号配線１ａとの間に静電気に
よる高電圧が印加され、絶縁膜１２の絶縁破壊を誘発し
ていた。
【０００８】そのため、従来の液晶表示装置では、図３
に示すように、表示領域Ｘの外部に短絡環配線７を設
け、この短絡環配線７に、各走査信号配線２を接続する
と共に、高電圧保護用のトランジスタ６ａ、６ｂを介し
て各画像信号配線１を接続していた。
に示すように、表示領域Ｘの外部に短絡環配線７を設
け、この短絡環配線７に、各走査信号配線２を接続する
と共に、高電圧保護用のトランジスタ６ａ、６ｂを介し
て各画像信号配線１を接続していた。
【０００９】図６および図７に示すように、この高電圧
保護用のトランジスタ６ａ、６ｂは、ゲート電極１６
ａ、１６ｂ、ゲート絶縁膜１２、ソース電極またはドレ
イン電極１９ａ〜１９ｄで構成されている。トランジス
タ６ａのソース電極またはドレイン電極１９ａは短絡環
配線７に接続され、ソース電極またはドレイン電極１９
ｂは画像信号配線１に接続される。また、トランジスタ
６ｂのソース電極またはドレイン電極１９ｃは画像信号
配線１に接続され、ソース電極またはドレイン電極１９
ｄは短絡環配線７に接続される。また、トランジスタ６
ａのゲート電極１６ａはコンタクトホール１０ｃを介し
て短絡環配線７に接続され、トランジスタ６ｂのゲート
電極１６ｂはコンタクトホール１０ｄを介して画像信号
配線１に接続されている。なお、図６は、従来の液晶表
示装置の製造方法により製造したＴＦＴアレイパネルの
周辺部に設けられた高電圧保護用の薄膜トランジスタの
平面図、図７は、図６のＢ−Ｂ’線断面図である。
保護用のトランジスタ６ａ、６ｂは、ゲート電極１６
ａ、１６ｂ、ゲート絶縁膜１２、ソース電極またはドレ
イン電極１９ａ〜１９ｄで構成されている。トランジス
タ６ａのソース電極またはドレイン電極１９ａは短絡環
配線７に接続され、ソース電極またはドレイン電極１９
ｂは画像信号配線１に接続される。また、トランジスタ
６ｂのソース電極またはドレイン電極１９ｃは画像信号
配線１に接続され、ソース電極またはドレイン電極１９
ｄは短絡環配線７に接続される。また、トランジスタ６
ａのゲート電極１６ａはコンタクトホール１０ｃを介し
て短絡環配線７に接続され、トランジスタ６ｂのゲート
電極１６ｂはコンタクトホール１０ｄを介して画像信号
配線１に接続されている。なお、図６は、従来の液晶表
示装置の製造方法により製造したＴＦＴアレイパネルの
周辺部に設けられた高電圧保護用の薄膜トランジスタの
平面図、図７は、図６のＢ−Ｂ’線断面図である。
【００１０】また、図３および図８に示すように、走査
信号配線２は絶縁膜１２に形成されたコンタクトホール
１０ｅを介して短絡環配線７に接続されている。なお、
図８は、図３のＰ部分の断面図である。
信号配線２は絶縁膜１２に形成されたコンタクトホール
１０ｅを介して短絡環配線７に接続されている。なお、
図８は、図３のＰ部分の断面図である。
【００１１】このように、画像信号配線１を高電圧保護
用の薄膜トランジスタ６ａおよび６ｂを介して短絡環配
線７に接続すると共に、走査信号配線２を短絡環配線７
に直接接続し、静電気による電荷を短絡環配線７に放電
することにより、絶縁破壊を防止していた。
用の薄膜トランジスタ６ａおよび６ｂを介して短絡環配
線７に接続すると共に、走査信号配線２を短絡環配線７
に直接接続し、静電気による電荷を短絡環配線７に放電
することにより、絶縁破壊を防止していた。
【００１２】
【発明が解決しようとする課題】上述のような従来の液
晶表示装置の製造方法では、図４および図５に示すよう
に、画素電極４が、絶縁膜１２を挟んで、ドレイン電極
１４および付加容量用電極１８の反対側に形成されるた
め、絶縁膜１２に、画素電極４とドレイン電極１４およ
び付加容量用電極１８を接続するためのコンタクトホー
ル１０ａ、１０ｂを形成しなければならないという問題
があった。
晶表示装置の製造方法では、図４および図５に示すよう
に、画素電極４が、絶縁膜１２を挟んで、ドレイン電極
１４および付加容量用電極１８の反対側に形成されるた
め、絶縁膜１２に、画素電極４とドレイン電極１４およ
び付加容量用電極１８を接続するためのコンタクトホー
ル１０ａ、１０ｂを形成しなければならないという問題
があった。
【００１３】また、図６および図７に示すように、表示
領域Ｘ以外の周辺に設けられた高電圧保護用の薄膜トラ
ンジスタ６ａ、６ｂはゲート電極１６ａ、１６ｂとソー
ス電極またはドレイン電極１９ａ、１９ｃがコンタクト
ホール１０ｃ、１０ｄを介して接続されるため、絶縁膜
１２に、このコンタクトホール１０ｃ、１０ｄを形成す
る必要があった（特開昭６３−２２０２８９号参照）。
領域Ｘ以外の周辺に設けられた高電圧保護用の薄膜トラ
ンジスタ６ａ、６ｂはゲート電極１６ａ、１６ｂとソー
ス電極またはドレイン電極１９ａ、１９ｃがコンタクト
ホール１０ｃ、１０ｄを介して接続されるため、絶縁膜
１２に、このコンタクトホール１０ｃ、１０ｄを形成す
る必要があった（特開昭６３−２２０２８９号参照）。
【００１４】さらに、図８に示すように、走査信号配線
２と短絡環配線７を絶縁膜１２に形成したコンタクトホ
ール１０ｅを介して接続していた。
２と短絡環配線７を絶縁膜１２に形成したコンタクトホ
ール１０ｅを介して接続していた。
【００１５】このため、従来の液晶表示装置の製造方法
では、絶縁膜１２にコンタクトホール１０ａ〜１０ｅを
開けるためのフォトプロセスが必要となり、製造プロセ
スが煩雑になり、製造歩留りの低下、製造コストの上昇
が問題になっていた。
では、絶縁膜１２にコンタクトホール１０ａ〜１０ｅを
開けるためのフォトプロセスが必要となり、製造プロセ
スが煩雑になり、製造歩留りの低下、製造コストの上昇
が問題になっていた。
【００１６】そこで、本発明者は、特願平６−２６７８
１９号において、図９に示すように、画素電極２４とス
イッチング素子２３のドレイン電極３４を絶縁膜３２の
同じ側に設けることによって、図５に示すコンタクトホ
ール１０ａ、１０ｂを不要にすると共に、図１０に示す
ように、複数の画像信号配線２１がトランジスタ３０
ａ、３０ｂを介して接続された第１の短絡環配線２７ｂ
を設け、また図１１および図５に示すように、このトラ
ンジスタ３０ａ、３０ｂのゲート電極３６ａ、３６ｂと
ソース電極またはドレイン電極３９ａ、３９ｃを絶縁膜
３２を介して容量結合させることによって、図７に示す
コンタクトホール１０ｃ、１０ｄを不要にし、さらに図
１３に示すように、第１の短絡環配線２７ｂと第２の短
絡環配線２７ａとを絶縁膜３２を介して容量結合させる
ことによって、図８に示すコンタクトホール１０ｅを不
要にした液晶表示装置を提案した。
１９号において、図９に示すように、画素電極２４とス
イッチング素子２３のドレイン電極３４を絶縁膜３２の
同じ側に設けることによって、図５に示すコンタクトホ
ール１０ａ、１０ｂを不要にすると共に、図１０に示す
ように、複数の画像信号配線２１がトランジスタ３０
ａ、３０ｂを介して接続された第１の短絡環配線２７ｂ
を設け、また図１１および図５に示すように、このトラ
ンジスタ３０ａ、３０ｂのゲート電極３６ａ、３６ｂと
ソース電極またはドレイン電極３９ａ、３９ｃを絶縁膜
３２を介して容量結合させることによって、図７に示す
コンタクトホール１０ｃ、１０ｄを不要にし、さらに図
１３に示すように、第１の短絡環配線２７ｂと第２の短
絡環配線２７ａとを絶縁膜３２を介して容量結合させる
ことによって、図８に示すコンタクトホール１０ｅを不
要にした液晶表示装置を提案した。
【００１７】このような液晶表示装置では、絶縁膜３２
に形成しなければならないコンタクトホールが減少し、
製造プロセスが簡略になって、製造歩留りの低下と製造
コストの上昇を抑制できるという利点がある。
に形成しなければならないコンタクトホールが減少し、
製造プロセスが簡略になって、製造歩留りの低下と製造
コストの上昇を抑制できるという利点がある。
【００１８】ところが、この従来の液晶表示装置では、
第１の短絡環配線２７ｂと第２の短絡環配線２７ａとの
間に、高電圧の静電気が発生した場合、第１の短絡環配
線２７ｂと第２の短絡環配線２７ａは容量結合させてい
るだけであることから、完全には吸収できないという問
題があった。
第１の短絡環配線２７ｂと第２の短絡環配線２７ａとの
間に、高電圧の静電気が発生した場合、第１の短絡環配
線２７ｂと第２の短絡環配線２７ａは容量結合させてい
るだけであることから、完全には吸収できないという問
題があった。
【００１９】本発明は、このような従来技術の問題点に
鑑みて発明されたものであり、製造工程を煩雑化させ
ず、歩留りを低下させることなく、画像信号配線が接続
された第１の短絡環配線と、走査信号配線が接続された
第２の短絡環配線との間の静電気を完全に吸収できる液
晶表示装置の製造方法を提供することを目的とする。
鑑みて発明されたものであり、製造工程を煩雑化させ
ず、歩留りを低下させることなく、画像信号配線が接続
された第１の短絡環配線と、走査信号配線が接続された
第２の短絡環配線との間の静電気を完全に吸収できる液
晶表示装置の製造方法を提供することを目的とする。
【００２０】
【問題点を解決するための手段】上記目的を達成するた
めに、本発明に係る液晶表示装置の製造方法では、複数
の画像信号配線と、複数の走査信号配線とを絶縁膜を介
して交差して形成し、この画像信号配線と走査信号配線
との交点に画素電極とこの画素電極に画像信号を供給す
るスイッチング素子とをマトリクス状に形成し、この画
素電極とこの画素電極に対向して設けられた対向電極と
の間に液晶材料を注入する液晶表示装置の製造方法にお
いて、前記複数の画像信号配線が接続された第１の短絡
環配線と前記複数の走査信号配線が接続された第２の短
絡環配線とを前記絶縁膜を介して積層して設け、この第
１の短絡環配線と第２の短絡環配線の積層部にレーザ光
を照射して、前記第１の短絡環配線と第２の短絡環配線
とを電気的に接続することを特徴とする。
めに、本発明に係る液晶表示装置の製造方法では、複数
の画像信号配線と、複数の走査信号配線とを絶縁膜を介
して交差して形成し、この画像信号配線と走査信号配線
との交点に画素電極とこの画素電極に画像信号を供給す
るスイッチング素子とをマトリクス状に形成し、この画
素電極とこの画素電極に対向して設けられた対向電極と
の間に液晶材料を注入する液晶表示装置の製造方法にお
いて、前記複数の画像信号配線が接続された第１の短絡
環配線と前記複数の走査信号配線が接続された第２の短
絡環配線とを前記絶縁膜を介して積層して設け、この第
１の短絡環配線と第２の短絡環配線の積層部にレーザ光
を照射して、前記第１の短絡環配線と第２の短絡環配線
とを電気的に接続することを特徴とする。
【００２１】
【作用】上記のように構成すると、絶縁膜にコンタクト
ホールを形成することなく、第１の短絡環配線と第２の
短絡環配線を接続でき、製造が容易で、製造歩留りの低
下を招くこともない。
ホールを形成することなく、第１の短絡環配線と第２の
短絡環配線を接続でき、製造が容易で、製造歩留りの低
下を招くこともない。
【００２２】また、第１の短絡環配線と第２の短絡環配
線が接続されていることから、第１の短絡環配線と第２
の短絡環配線との間に静電気が発生しても完全に吸収で
きる。
線が接続されていることから、第１の短絡環配線と第２
の短絡環配線との間に静電気が発生しても完全に吸収で
きる。
【００２３】さらに、画像信号配線と第１の短絡環配線
を接続するトランジスタのゲート電極とソース電極また
はドレイン電極は、物理的に直接接続することなく容量
結合させていることから、製造工程もそれ程煩雑化しな
い。すなわち、画像信号配線と第１の短絡環配線を接続
するトランジスタのゲート電極とソース電極またはドレ
イン電極の接続箇所は多数ある。この箇所にレーザ光を
照射して接続するとなると、製造工程が煩雑化するが、
本発明のように、第１の短絡環配線と第２の短絡環配線
との接続部だけにレーザ光を照射して直接接続すること
から、製造工程が煩雑化せず、且つ確実に第１の短絡環
配線と第２の短絡環配線を接続できる。
を接続するトランジスタのゲート電極とソース電極また
はドレイン電極は、物理的に直接接続することなく容量
結合させていることから、製造工程もそれ程煩雑化しな
い。すなわち、画像信号配線と第１の短絡環配線を接続
するトランジスタのゲート電極とソース電極またはドレ
イン電極の接続箇所は多数ある。この箇所にレーザ光を
照射して接続するとなると、製造工程が煩雑化するが、
本発明のように、第１の短絡環配線と第２の短絡環配線
との接続部だけにレーザ光を照射して直接接続すること
から、製造工程が煩雑化せず、且つ確実に第１の短絡環
配線と第２の短絡環配線を接続できる。
【００２４】
【実施例】以下、本発明の実施例を添付図面に基づき詳
細に説明する。図１は、本発明の一実施例を示す図であ
る。図１に示すように、表示領域Ｘにおいて、画像信号
配線２１と、走査信号配線２２とを交差して設け、この
画像信号配線２１と走査信号配線２２との各交点に、ス
イッチング素子２３と、このスイッチング素子２３に接
続された画素電極２４を設けた構造になっている。また
画素電極２４と前段もしくは後段の走査信号配線２２と
の間に、付加容量２５が形成されるように構成されてい
る。
細に説明する。図１は、本発明の一実施例を示す図であ
る。図１に示すように、表示領域Ｘにおいて、画像信号
配線２１と、走査信号配線２２とを交差して設け、この
画像信号配線２１と走査信号配線２２との各交点に、ス
イッチング素子２３と、このスイッチング素子２３に接
続された画素電極２４を設けた構造になっている。また
画素電極２４と前段もしくは後段の走査信号配線２２と
の間に、付加容量２５が形成されるように構成されてい
る。
【００２５】表示領域Ｘの外側には、第１の短絡環配線
２７ｂが設けられており、この第１の短絡環配線２７ｂ
に複数の画像信号配線２１が二つのトランジスタ２６
ａ、２６ｂを介して容量結合するように接続されている
ことは、図１０に示す従来例と同一である。また、この
高電圧保護用トランジスタ２６ａ、２６ｂは、表示領域
Ｘ内のスイッチング素子２３と同時に形成すればよい。
２７ｂが設けられており、この第１の短絡環配線２７ｂ
に複数の画像信号配線２１が二つのトランジスタ２６
ａ、２６ｂを介して容量結合するように接続されている
ことは、図１０に示す従来例と同一である。また、この
高電圧保護用トランジスタ２６ａ、２６ｂは、表示領域
Ｘ内のスイッチング素子２３と同時に形成すればよい。
【００２６】本発明では、複数の走査信号配線２２を接
続するための第２の短絡環配線２７ａが設けられてお
り、この第２の短絡環配線２７ａと短絡環配線２７ｂは
配線３８を介して接続されている。
続するための第２の短絡環配線２７ａが設けられてお
り、この第２の短絡環配線２７ａと短絡環配線２７ｂは
配線３８を介して接続されている。
【００２７】図２は、図１に示すＱ部の配線３８を形成
する方法を示す図である。第２の短絡環配線２７ａと第
１の短絡環配線２７ｂとを絶縁膜３２を介して一部重な
り合うように形成し、この重なり部分にレーザ光を照射
して第１の短絡環配線２７ｂ、第２の短絡環配線２７
ａ、および絶縁膜３２を溶融固化させることにより、第
１の短絡環配線２７ｂと第２の短絡環配線２７ａを電気
的に接続する。
する方法を示す図である。第２の短絡環配線２７ａと第
１の短絡環配線２７ｂとを絶縁膜３２を介して一部重な
り合うように形成し、この重なり部分にレーザ光を照射
して第１の短絡環配線２７ｂ、第２の短絡環配線２７
ａ、および絶縁膜３２を溶融固化させることにより、第
１の短絡環配線２７ｂと第２の短絡環配線２７ａを電気
的に接続する。
【００２８】第１の短絡環配線２７ａと第２の短絡環配
線２７ｂは、例えばアルミニウム（Ａｌ）やチタン（Ｔ
ｉ）などで厚み３０００〜４０００Å程度に形成され、
絶縁膜３２は、窒化シリコン（ＳｉＮx ）、二酸化シリ
コン（ＳｉＯ2 ）、酸化タンタル（ＴａＯx ）などで厚
み１０００〜４０００Å程度に形成される。
線２７ｂは、例えばアルミニウム（Ａｌ）やチタン（Ｔ
ｉ）などで厚み３０００〜４０００Å程度に形成され、
絶縁膜３２は、窒化シリコン（ＳｉＮx ）、二酸化シリ
コン（ＳｉＯ2 ）、酸化タンタル（ＴａＯx ）などで厚
み１０００〜４０００Å程度に形成される。
【００２９】この重なり部分に、レーザ光を照射して絶
縁膜３２、３５、第１の短絡環配線２７ｂ及び第２の短
絡環配線２７ａを溶解して渾然一体とする。このよう
に、第１の短絡環配線２７ｂと第２の短絡環配線２７ａ
の重なり部分にレーザ光を照射して溶融・固化させる
と、第１の短絡環配線２７ｂと第２の短絡環配線２７ａ
が数Ω〜数ＫΩの電気抵抗の状態で接続されることにな
る。なお、第１の短絡環配線２７ｂと第２の短絡環配線
２７ａの接続抵抗が１ＭΩ以下であれば、静電破壊は防
止できるので、数ＫΩの接続抵抗であれば充分静電破壊
が防止できる。このレーザには、発振波長１０６４ｎｍ
程度のＹＡＧレーザを用いることができる。
縁膜３２、３５、第１の短絡環配線２７ｂ及び第２の短
絡環配線２７ａを溶解して渾然一体とする。このよう
に、第１の短絡環配線２７ｂと第２の短絡環配線２７ａ
の重なり部分にレーザ光を照射して溶融・固化させる
と、第１の短絡環配線２７ｂと第２の短絡環配線２７ａ
が数Ω〜数ＫΩの電気抵抗の状態で接続されることにな
る。なお、第１の短絡環配線２７ｂと第２の短絡環配線
２７ａの接続抵抗が１ＭΩ以下であれば、静電破壊は防
止できるので、数ＫΩの接続抵抗であれば充分静電破壊
が防止できる。このレーザには、発振波長１０６４ｎｍ
程度のＹＡＧレーザを用いることができる。
【００３０】なお、図１に示す第１の短絡環配線２７ｂ
と第２の短絡環配線２７ａは、製造工程時における絶縁
膜３２の静電破壊を防止するためのものであり、表示装
置として実際に使用する場合は、この短絡環配線２７ｂ
と第２の短絡環配線２７ａは切り離される。
と第２の短絡環配線２７ａは、製造工程時における絶縁
膜３２の静電破壊を防止するためのものであり、表示装
置として実際に使用する場合は、この短絡環配線２７ｂ
と第２の短絡環配線２７ａは切り離される。
【００３１】
【発明の効果】以上のように、本発明に係る液晶表示装
置の製造方法によれば、複数の画像信号配線が接続され
た第１の短絡環配線と、複数の走査信号配線が接続され
た第２の短絡環配線とを絶縁膜を介して積層して設け、
この第１の短絡環配線と第２の短絡環配線の積層部にレ
ーザ光を照射して、第１の短絡環配線と第２の短絡環配
線とを電気的に接続することから、絶縁膜にコンタクト
ホールを形成することなく、第１の短絡環配線と第２の
短絡環配線を接続でき、製造が容易で、製造歩留りの低
下もなく、第１の短絡環配線と第２の短絡環配線との間
に発生した静電気を完全に吸収できる。
置の製造方法によれば、複数の画像信号配線が接続され
た第１の短絡環配線と、複数の走査信号配線が接続され
た第２の短絡環配線とを絶縁膜を介して積層して設け、
この第１の短絡環配線と第２の短絡環配線の積層部にレ
ーザ光を照射して、第１の短絡環配線と第２の短絡環配
線とを電気的に接続することから、絶縁膜にコンタクト
ホールを形成することなく、第１の短絡環配線と第２の
短絡環配線を接続でき、製造が容易で、製造歩留りの低
下もなく、第１の短絡環配線と第２の短絡環配線との間
に発生した静電気を完全に吸収できる。
【００３２】また、画像信号配線と第１の短絡環配線を
接続するトランジスタのゲート電極とソース電極または
ドレイン電極は、物理的に直接接続することなく容量結
合させていることから、製造工程もそれ程煩雑化しな
い。
接続するトランジスタのゲート電極とソース電極または
ドレイン電極は、物理的に直接接続することなく容量結
合させていることから、製造工程もそれ程煩雑化しな
い。
【図１】本発明に係る液晶表示装置の製造方法を説明す
るための図である。
るための図である。
【図２】図１におけるＱ部分の拡大断面図である。
【図３】従来の液晶表示装置の製造方法を説明するため
の図である。
の図である。
【図４】従来の製造方法で製造した液晶表示装置の一画
素部分の平面図である。
素部分の平面図である。
【図５】図４のＡ−Ａ’線断面図である。
【図６】従来の製造方法で製造した液晶表示装置の高電
圧保護用トランジスタ部分を拡大して示す図である。
圧保護用トランジスタ部分を拡大して示す図である。
【図７】図６のＢ−Ｂ’線断面図である。
【図８】従来の製造方法で製造した液晶表示装置の短絡
環配線の接続部を示す断面図である。
環配線の接続部を示す断面図である。
【図９】従来の製造方法で製造した液晶表示装置の薄膜
トランジスタ部分を示す断面図である。
トランジスタ部分を示す断面図である。
【図１０】従来の他の液晶表示装置の製造方法を説明す
るための図である。
るための図である。
【図１１】従来の他の製造方法で製造した液晶表示装置
の高電圧保護用トランジスタ部分を拡大して示す図であ
る。
の高電圧保護用トランジスタ部分を拡大して示す図であ
る。
【図１２】図１１のＢ−Ｂ’線断面図である。
【図１３】従来の他の製造方法で製造した液晶表示装置
における短絡環配線の容量結合部を示す断面図である。
における短絡環配線の容量結合部を示す断面図である。
２１・・・画像信号配線、２２・・・走査信号配線、２
３・・・スイッチング素子２３、２４・・・画素電極、
２７ｂ・・・第１の短絡環配線、２７ａ・・・第２の短
絡環配線、３２・・・絶縁膜
３・・・スイッチング素子２３、２４・・・画素電極、
２７ｂ・・・第１の短絡環配線、２７ａ・・・第２の短
絡環配線、３２・・・絶縁膜
Claims (1)
- 【請求項１】 複数の画像信号配線と、複数の走査信号
配線とを絶縁膜を介して交差して形成し、この画像信号
配線と走査信号配線との交点に画素電極とこの画素電極
に画像信号を供給するスイッチング素子とをマトリクス
状に形成し、この画素電極とこの画素電極に対向して設
けられた対向電極との間に液晶材料を注入する液晶表示
装置の製造方法において、前記複数の画像信号配線が接
続された第１の短絡環配線と前記複数の走査信号配線が
接続された第２の短絡環配線とを前記絶縁膜を介して積
層して設け、この第１の短絡環配線と第２の短絡環配線
の積層部にレーザ光を照射して、前記第１の短絡環配線
と第２の短絡環配線とを電気的に接続することを特徴と
する液晶表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3731895A JPH08236773A (ja) | 1995-02-24 | 1995-02-24 | 液晶表示装置の製造方法 |
| US08/550,721 US5841490A (en) | 1994-10-31 | 1995-10-31 | Liquid crystal display device and its fabricating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3731895A JPH08236773A (ja) | 1995-02-24 | 1995-02-24 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236773A true JPH08236773A (ja) | 1996-09-13 |
Family
ID=12494330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3731895A Pending JPH08236773A (ja) | 1994-10-31 | 1995-02-24 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236773A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380591B1 (en) | 1997-11-25 | 2002-04-30 | Kabushiki Kaisha Toshiba | Electrode wiring board subjected to counter measure against static electricity and display device using the same |
| KR100535351B1 (ko) * | 1998-06-26 | 2006-02-28 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 |
-
1995
- 1995-02-24 JP JP3731895A patent/JPH08236773A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380591B1 (en) | 1997-11-25 | 2002-04-30 | Kabushiki Kaisha Toshiba | Electrode wiring board subjected to counter measure against static electricity and display device using the same |
| KR100535351B1 (ko) * | 1998-06-26 | 2006-02-28 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283733B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법 | |
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5042916A (en) | Active matrix display device having divided additional capacitors | |
| KR100193140B1 (ko) | 드라이버일체형 액정표시장치 | |
| EP0780766B1 (en) | Array on substrate and producing method therefor | |
| JPH09269510A (ja) | 液晶表示装置およびその作製方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP3272625B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| US4787712A (en) | Active matrix liquid crystal display device having capacitive electrodes opposite the source buses | |
| US5841490A (en) | Liquid crystal display device and its fabricating method | |
| JP4030178B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100275650B1 (ko) | 박막 트랜지스터 어레이 및 그 제조 방법 | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JPH10153793A (ja) | 液晶表示装置 | |
| US5731854A (en) | Method of effectively dispersing static electricity in LCD production by placing a short line in the end region of one substrate which extends beyond the other substrate | |
| JPH10213812A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0815711A (ja) | アクティブマトリクス基板 | |
| JPH08236773A (ja) | 液晶表示装置の製造方法 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPH0915623A (ja) | 液晶表示装置およびその製造方法 | |
| JPH09146112A (ja) | 液晶表示素子 | |
| JP3113480B2 (ja) | 液晶表示装置 | |
| JPH11174970A (ja) | 薄膜デバイス | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2000155337A (ja) | 液晶表示装置 |