JPH08236635A - 半導体集積回路の配置配線方式 - Google Patents
半導体集積回路の配置配線方式Info
- Publication number
- JPH08236635A JPH08236635A JP7058104A JP5810495A JPH08236635A JP H08236635 A JPH08236635 A JP H08236635A JP 7058104 A JP7058104 A JP 7058104A JP 5810495 A JP5810495 A JP 5810495A JP H08236635 A JPH08236635 A JP H08236635A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor integrated
- integrated circuit
- function
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 配線層のマスクの製造のみで僅かな変更に対
応できるようにする。 【構成】 半導体集積回路の初期の所定の機能は、必要
領域１によって実現される。必要領域１は、機能セルか
ら成り、シリコンコンパイラ装置によりビルディングブ
ロック方式で作成される。シリコンコンパイラ装置は、
ウェハ工程における配線工程までのすべてのマスクデー
タを作成する。この場合、必要領域１の他にゲートアレ
イ又は機能セルから成る未使用領域２が作成される。こ
の未使用領域２は、初期の機能仕様では、必要領域１の
機能セルとは接続されない。その後、改良等のため、機
能の変更が生じたときは必要領域１の機能セルの構造及
び未使用領域２の構造はそのままにして配線を変えるだ
けで機能を変更することができる。この結果、配線工程
の手前までの工程は機能変更前と全く同じとなり、同じ
マスクデータを使用することができる。
応できるようにする。 【構成】 半導体集積回路の初期の所定の機能は、必要
領域１によって実現される。必要領域１は、機能セルか
ら成り、シリコンコンパイラ装置によりビルディングブ
ロック方式で作成される。シリコンコンパイラ装置は、
ウェハ工程における配線工程までのすべてのマスクデー
タを作成する。この場合、必要領域１の他にゲートアレ
イ又は機能セルから成る未使用領域２が作成される。こ
の未使用領域２は、初期の機能仕様では、必要領域１の
機能セルとは接続されない。その後、改良等のため、機
能の変更が生じたときは必要領域１の機能セルの構造及
び未使用領域２の構造はそのままにして配線を変えるだ
けで機能を変更することができる。この結果、配線工程
の手前までの工程は機能変更前と全く同じとなり、同じ
マスクデータを使用することができる。
Description
【０００１】
【産業上の利用分野】本発明は、シリコンコンパイラ装
置により製作されるＡＳＩＣ（ApplicationSpecific IC
）等の半導体集積回路の配置配線方式に関するもので
ある。
置により製作されるＡＳＩＣ（ApplicationSpecific IC
）等の半導体集積回路の配置配線方式に関するもので
ある。
【０００２】
【従来の技術】シリコンコンパイラ装置とは、ＬＳＩの
機能を高級言語（各論理設計ＣＡＤごとに異なる）で記
述し、それをコンパイルし、機械語に相当する言語に落
し、ＬＳＩ製造用のマスクレイアウトデータ（以下、マ
スクデータという）を得ることができる装置をいう。即
ち、シリコンコンパイラ装置は、高級言語で記述された
論理回路を回路図として入力する。これにより、回路図
をデータベースとして、シリコンコンパイラネットリス
トを生成し、各種ライブラリパラメータ（回路のレイア
ウト等）をセットする。そして、コンパイル、マスクデ
ータの作成という順序で、論理回路から配置・配線まで
を行い、マスクデータを生成する。このように、ＬＳＩ
の仕様が与えられれば、マスクデータのパターン設計ま
でが人手を介さずに自動的に行われる。
機能を高級言語（各論理設計ＣＡＤごとに異なる）で記
述し、それをコンパイルし、機械語に相当する言語に落
し、ＬＳＩ製造用のマスクレイアウトデータ（以下、マ
スクデータという）を得ることができる装置をいう。即
ち、シリコンコンパイラ装置は、高級言語で記述された
論理回路を回路図として入力する。これにより、回路図
をデータベースとして、シリコンコンパイラネットリス
トを生成し、各種ライブラリパラメータ（回路のレイア
ウト等）をセットする。そして、コンパイル、マスクデ
ータの作成という順序で、論理回路から配置・配線まで
を行い、マスクデータを生成する。このように、ＬＳＩ
の仕様が与えられれば、マスクデータのパターン設計ま
でが人手を介さずに自動的に行われる。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような課題があった。即ち、半
導体集積回路の機能や論理の変更等が生じたときは、マ
スクレイアウトデータを作り直さなければならない。そ
の場合、ウェハ工程（前工程）において、素子間分離工
程、素子形成工程、配線工程等のすべてのマスクデータ
を作り直さなければならなかった。従って、変更後の半
導体集積回路の設計・製造期間が長くなるとともに、開
発費用が増大してしまった。
た従来の技術には、次のような課題があった。即ち、半
導体集積回路の機能や論理の変更等が生じたときは、マ
スクレイアウトデータを作り直さなければならない。そ
の場合、ウェハ工程（前工程）において、素子間分離工
程、素子形成工程、配線工程等のすべてのマスクデータ
を作り直さなければならなかった。従って、変更後の半
導体集積回路の設計・製造期間が長くなるとともに、開
発費用が増大してしまった。
【０００４】
【課題を解決するための手段】本発明の半導体集積回路
の配置配線方式は、上述した課題を解決するため、基板
上で所定の機能を実現するよう、各回路を配置及び配線
するためのマスクレイアウトデータをシリコンコンパイ
ラ装置によって生成し、当該マスクレイアウトデータを
用いて製造された半導体集積回路において、以下の点を
特徴とするものである。 （１） 初期の所定機能を実現するための必要領域を備える。 当該必要領域が形成された基板と同一の基板上に形成
され、当該必要領域とあわせて前記所定機能を修正した
機能を実現するためのゲートアレイ及び機能セルのいず
れか一方又は双方から成る未使用領域を備える。
の配置配線方式は、上述した課題を解決するため、基板
上で所定の機能を実現するよう、各回路を配置及び配線
するためのマスクレイアウトデータをシリコンコンパイ
ラ装置によって生成し、当該マスクレイアウトデータを
用いて製造された半導体集積回路において、以下の点を
特徴とするものである。 （１） 初期の所定機能を実現するための必要領域を備える。 当該必要領域が形成された基板と同一の基板上に形成
され、当該必要領域とあわせて前記所定機能を修正した
機能を実現するためのゲートアレイ及び機能セルのいず
れか一方又は双方から成る未使用領域を備える。
【０００５】（２）（１）において、未使用領域は、一
方向に基本ゲートを配列し、それと垂直な方向に当該基
本ゲート相互及び当該基本ゲートと必要領域とを接続す
るための配線チャネルを配置したチャネル型ゲートアレ
イから成る。 （３）（１）において、未使用領域は、一方向に所定単
位の機能を実現する機能セルを配列し、それと垂直な方
向に当該機能セル相互及び当該機能セルと必要領域とを
接続するための配線チャネルを配置したものである。 （４）（１）において、未使用領域は、基本ゲートを敷
き詰めたチャネルレスゲートアレイから成る。
方向に基本ゲートを配列し、それと垂直な方向に当該基
本ゲート相互及び当該基本ゲートと必要領域とを接続す
るための配線チャネルを配置したチャネル型ゲートアレ
イから成る。 （３）（１）において、未使用領域は、一方向に所定単
位の機能を実現する機能セルを配列し、それと垂直な方
向に当該機能セル相互及び当該機能セルと必要領域とを
接続するための配線チャネルを配置したものである。 （４）（１）において、未使用領域は、基本ゲートを敷
き詰めたチャネルレスゲートアレイから成る。
【０００６】
（１）半導体集積回路の初期の所定の機能は、必要領域
によって実現される。必要領域は、機能セルから成り、
シリコンコンパイラ装置によりビルディングブロック方
式で生成される。シリコンコンパイラ装置は、ウェハ工
程において配線工程までのすべてのマスクデータを作成
する。この場合、必要領域の他にゲートアレイ又は機能
セルから成る未使用領域が形成される。この未使用領域
は、初期の機能仕様では、必要領域の機能セルとは接続
されない。その後、改良等のため、機能の変更が生じた
ときは必要領域の機能セルの構造及び未使用領域の構造
はそのままにして配線を変えるだけで機能を変更するこ
とができる。この結果、配線工程の手前までの工程は機
能変更前と全く同じとなり、同じマスクデータを使用す
ることができる。即ち、配線工程のマスクデータのみを
新たに作成すればよい。また、配線工程の前までのウェ
ハがすでに製造されている場合に、そのウェハを機能変
更後のウェハの製造に用いることができる。
によって実現される。必要領域は、機能セルから成り、
シリコンコンパイラ装置によりビルディングブロック方
式で生成される。シリコンコンパイラ装置は、ウェハ工
程において配線工程までのすべてのマスクデータを作成
する。この場合、必要領域の他にゲートアレイ又は機能
セルから成る未使用領域が形成される。この未使用領域
は、初期の機能仕様では、必要領域の機能セルとは接続
されない。その後、改良等のため、機能の変更が生じた
ときは必要領域の機能セルの構造及び未使用領域の構造
はそのままにして配線を変えるだけで機能を変更するこ
とができる。この結果、配線工程の手前までの工程は機
能変更前と全く同じとなり、同じマスクデータを使用す
ることができる。即ち、配線工程のマスクデータのみを
新たに作成すればよい。また、配線工程の前までのウェ
ハがすでに製造されている場合に、そのウェハを機能変
更後のウェハの製造に用いることができる。
【０００７】（２）（１）において、未使用領域の構造
をチャネル型ゲートアレイとした結果、配線の自由度が
大きく、僅かな機能変更に対しては種々の内容の変更に
柔軟に対応することができる。 （３）（１）において、未使用領域の構造を汎用的な機
能セルとした結果、将来の機能変更がある程度予測でき
る場合に僅かな面積の未使用領域によりそのような機能
変更に対応することができる。 （４）（１）において、未使用領域の構造をチャネルレ
スゲートアレイとした結果、予備のゲートを狭い面積の
未使用領域に収納しておくことができる。
をチャネル型ゲートアレイとした結果、配線の自由度が
大きく、僅かな機能変更に対しては種々の内容の変更に
柔軟に対応することができる。 （３）（１）において、未使用領域の構造を汎用的な機
能セルとした結果、将来の機能変更がある程度予測でき
る場合に僅かな面積の未使用領域によりそのような機能
変更に対応することができる。 （４）（１）において、未使用領域の構造をチャネルレ
スゲートアレイとした結果、予備のゲートを狭い面積の
未使用領域に収納しておくことができる。
【０００８】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。 （第１実施例）図１は、本発明の半導体集積回路の配置
配線方式の第１実施例のブロック図である。図示の回路
は、必要領域１の他に、未使用領域２を備えている。必
要領域１は、機能セル１１〜１４の組み合わせから成
り、ビルディングブロック方式で作成される。このよう
なビルディングブロック方式は、ＬＳＩの開発にあたっ
て、設計を容易にするものの一種である。これは、既に
設計済みのブロックを機能セル１１〜１４として配置し
て、各機能セル間及び機能セルとボンディングパッド１
０間を配線により接続するものである。
に説明する。 （第１実施例）図１は、本発明の半導体集積回路の配置
配線方式の第１実施例のブロック図である。図示の回路
は、必要領域１の他に、未使用領域２を備えている。必
要領域１は、機能セル１１〜１４の組み合わせから成
り、ビルディングブロック方式で作成される。このよう
なビルディングブロック方式は、ＬＳＩの開発にあたっ
て、設計を容易にするものの一種である。これは、既に
設計済みのブロックを機能セル１１〜１４として配置し
て、各機能セル間及び機能セルとボンディングパッド１
０間を配線により接続するものである。
【０００９】未使用領域２は、必要領域１の空き領域に
設けられる。この未使用領域２は、チャネル型ゲートア
レイから成る。即ち、図１に示すように、基本ゲート２
１、２２を一方向に配列し、これと垂直な方向に基本ゲ
ート相互又は基本ゲート・機能セル間、基本ゲート・ボ
ンディングパッド間を接続し得る配線チャネル２０を備
える。基本ゲートの最小規模は、少なくともアンド、オ
ア等の１つの論理を実現できる規模とする。
設けられる。この未使用領域２は、チャネル型ゲートア
レイから成る。即ち、図１に示すように、基本ゲート２
１、２２を一方向に配列し、これと垂直な方向に基本ゲ
ート相互又は基本ゲート・機能セル間、基本ゲート・ボ
ンディングパッド間を接続し得る配線チャネル２０を備
える。基本ゲートの最小規模は、少なくともアンド、オ
ア等の１つの論理を実現できる規模とする。
【００１０】次に、上述した回路の機能変更について説
明する。図１のような構成のＬＳＩが製作された後、機
能・論理の変更等が必要になったとする。この場合、必
要領域１のセル構造及び未使用領域２のゲートアレイ構
造は変更せず、例えば、図２に示すように、相互の配線
のみを変更する。従って、製造工程においては、配線工
程のみが異なり、配線工程の直前までの工程は変更前と
同様となる。このため、マスク又はレティクルも配線工
程の直前までは変更前のものを流用することができる。
配線工程用のマスク又はレティクルについては、マスク
データを作成して製作する。マスクデータの作成は、シ
リコンコンパイラ装置を用いて行うか、又は既存のデー
タの一部に手を加えることにより、手動で配置・配線し
て行う。この場合のマスクデータの作成の手順は、以下
のようになる。
明する。図１のような構成のＬＳＩが製作された後、機
能・論理の変更等が必要になったとする。この場合、必
要領域１のセル構造及び未使用領域２のゲートアレイ構
造は変更せず、例えば、図２に示すように、相互の配線
のみを変更する。従って、製造工程においては、配線工
程のみが異なり、配線工程の直前までの工程は変更前と
同様となる。このため、マスク又はレティクルも配線工
程の直前までは変更前のものを流用することができる。
配線工程用のマスク又はレティクルについては、マスク
データを作成して製作する。マスクデータの作成は、シ
リコンコンパイラ装置を用いて行うか、又は既存のデー
タの一部に手を加えることにより、手動で配置・配線し
て行う。この場合のマスクデータの作成の手順は、以下
のようになる。
【００１１】ウェハ工程のうち、素子間分離工程及び素
子形成工程は論理回路の変更後も全く同じとなる。従っ
て、素子間分離工程及び素子形成工程のマスクデータは
流用することができる。配線工程のマスクデータは新た
に作成し、以下の条件を満たすようなものとする。 (1)必要領域１の機能セル１１〜１４は削除すべきもの
がないときは全て配線まで含めて使用する。 (2)必要領域１の機能セルに削除すべきものがあるとき
は、配線を切断することにより、削除する。 (3)追加すべき論理回路があるときは、未使用領域２の
基本ゲートで構成されるゲートアレイに多層配線を施す
ことによって追加部分の論理回路を機能セルイメージで
作成する。そして、その追加部分の論理回路と必要領域
１の機能セルとを配線で接続する。
子形成工程は論理回路の変更後も全く同じとなる。従っ
て、素子間分離工程及び素子形成工程のマスクデータは
流用することができる。配線工程のマスクデータは新た
に作成し、以下の条件を満たすようなものとする。 (1)必要領域１の機能セル１１〜１４は削除すべきもの
がないときは全て配線まで含めて使用する。 (2)必要領域１の機能セルに削除すべきものがあるとき
は、配線を切断することにより、削除する。 (3)追加すべき論理回路があるときは、未使用領域２の
基本ゲートで構成されるゲートアレイに多層配線を施す
ことによって追加部分の論理回路を機能セルイメージで
作成する。そして、その追加部分の論理回路と必要領域
１の機能セルとを配線で接続する。
【００１２】このようにして、論理回路の一部に変更が
生じた場合、配線工程のマスクデータのみを作成すれば
済むので、以下のような利点がある。即ち、ウェハ工程
における素子間分離工程及び素子形成工程までが終了
し、配線工程が未終了のウェハが用意されていれば、そ
のウェハに変更後の配線工程を施すことにより、変更後
のチップを搭載したウェハを製造することができる。従
って、配線工程だけで新たなチップを搭載したウェハの
製造をできるため、ウェハ工程の全体を行う場合に比べ
て製造期間を５分の１程度に短縮することができる。ま
た、配線工程が未終了のウェハを無駄にせずに有効に利
用することができる。更に、マスクデータの作成、マス
ク又はレティクルの製作も配線工程についてのみ行えば
よいので、ウェハ工程全体について行う場合に比べて開
発費用を４分の１程度に抑えることができる。更にま
た、チャネル型ゲートアレイを用いることにより、配線
チャネルが存在する分、配線の自由度が大きく、例えば
数百〜数千論理ゲートレベルの論理変更も可能である。
生じた場合、配線工程のマスクデータのみを作成すれば
済むので、以下のような利点がある。即ち、ウェハ工程
における素子間分離工程及び素子形成工程までが終了
し、配線工程が未終了のウェハが用意されていれば、そ
のウェハに変更後の配線工程を施すことにより、変更後
のチップを搭載したウェハを製造することができる。従
って、配線工程だけで新たなチップを搭載したウェハの
製造をできるため、ウェハ工程の全体を行う場合に比べ
て製造期間を５分の１程度に短縮することができる。ま
た、配線工程が未終了のウェハを無駄にせずに有効に利
用することができる。更に、マスクデータの作成、マス
ク又はレティクルの製作も配線工程についてのみ行えば
よいので、ウェハ工程全体について行う場合に比べて開
発費用を４分の１程度に抑えることができる。更にま
た、チャネル型ゲートアレイを用いることにより、配線
チャネルが存在する分、配線の自由度が大きく、例えば
数百〜数千論理ゲートレベルの論理変更も可能である。
【００１３】（第２実施例）図３は、本発明の半導体集
積回路の配置配線方式の第２実施例のブロック図であ
る。図示の回路は、必要領域１の他に、未使用領域２ａ
を備えている。必要領域１は、上述した第１実施例と同
様である。未使用領域２ａは、特定の論理を実現できる
機能セル２１ａ、２２ａを単位として配置される。初期
の状態では、未使用領域２ａ内での機能セル２１ａ、２
２ａ相互は配線せず、機能セル２１ａ、２２ａ内のみで
配線する。尚、機能セル２１ａ、２２ａ内での配線は図
示を省略している。未使用領域２ａ内での機能セル２１
ａ、２２ａの並べ方は、一方向に各種の機能セルを配置
し、それと垂直な方向に配線チャネル２０ａを配置する
ビルディングブロック方式である。即ち、未使用領域２
ａの機能セル構成は、必要領域１と同様である。
積回路の配置配線方式の第２実施例のブロック図であ
る。図示の回路は、必要領域１の他に、未使用領域２ａ
を備えている。必要領域１は、上述した第１実施例と同
様である。未使用領域２ａは、特定の論理を実現できる
機能セル２１ａ、２２ａを単位として配置される。初期
の状態では、未使用領域２ａ内での機能セル２１ａ、２
２ａ相互は配線せず、機能セル２１ａ、２２ａ内のみで
配線する。尚、機能セル２１ａ、２２ａ内での配線は図
示を省略している。未使用領域２ａ内での機能セル２１
ａ、２２ａの並べ方は、一方向に各種の機能セルを配置
し、それと垂直な方向に配線チャネル２０ａを配置する
ビルディングブロック方式である。即ち、未使用領域２
ａの機能セル構成は、必要領域１と同様である。
【００１４】上述した回路の変更の手順については、上
述した第１実施例の場合と機能セル内が既に配線されて
いることのみが異なり、これ以外は同様である。図４に
示すように、第２実施例では、チップ内の論理回路に追
加部分があるとき、未使用領域２ａ内の機能セル又は各
機能セルの組み合わせによりそのような追加部分を作成
する。この場合、機能セル内に既に配線が施されている
ため、第１実施例と比べて新たに追加する配線は少なく
て済む。従って、第２実施例では、第１実施例の効果に
加えて配線のためのマスクデータ量が少なくて済み、マ
スク費用をより安価にすることができるという効果が得
られる。また、比較的頻繁に必要とされる機能セルが予
めわかっていれば、それを不要領域の所定位置に作り込
んでおき、必要になったとき結線して使用することによ
り短時間で回路の変更が可能となるという効果もある。
述した第１実施例の場合と機能セル内が既に配線されて
いることのみが異なり、これ以外は同様である。図４に
示すように、第２実施例では、チップ内の論理回路に追
加部分があるとき、未使用領域２ａ内の機能セル又は各
機能セルの組み合わせによりそのような追加部分を作成
する。この場合、機能セル内に既に配線が施されている
ため、第１実施例と比べて新たに追加する配線は少なく
て済む。従って、第２実施例では、第１実施例の効果に
加えて配線のためのマスクデータ量が少なくて済み、マ
スク費用をより安価にすることができるという効果が得
られる。また、比較的頻繁に必要とされる機能セルが予
めわかっていれば、それを不要領域の所定位置に作り込
んでおき、必要になったとき結線して使用することによ
り短時間で回路の変更が可能となるという効果もある。
【００１５】（第３実施例）図５は、本発明の半導体集
積回路の配置配線方式の第３実施例のブロック図であ
る。図示の回路は、必要領域１の他に、未使用領域２ｂ
を備えている。必要領域１は、上述した第１実施例及び
第２実施例と同様である。未使用領域２ｂは、チャネル
レスゲートアレイから成る。即ち、第１実施例と同様に
ゲートアレイから成るが、配線チャネルがない敷き詰め
型のゲートアレイである。回路の変更手順は、上述した
第１実施例と基本的に同様であるが、配線チャネルがな
いため、ゲートアレイ使用効率は小さい。尚、多層配線
を利用することもできる。
積回路の配置配線方式の第３実施例のブロック図であ
る。図示の回路は、必要領域１の他に、未使用領域２ｂ
を備えている。必要領域１は、上述した第１実施例及び
第２実施例と同様である。未使用領域２ｂは、チャネル
レスゲートアレイから成る。即ち、第１実施例と同様に
ゲートアレイから成るが、配線チャネルがない敷き詰め
型のゲートアレイである。回路の変更手順は、上述した
第１実施例と基本的に同様であるが、配線チャネルがな
いため、ゲートアレイ使用効率は小さい。尚、多層配線
を利用することもできる。
【００１６】第３実施例では、論理回路の機能・論理の
変更がほんの僅かであることが想定できる場合、例え
ば、信号伝搬経路に遅延回路を設けるためにインバータ
を２段挿入するといった程度の論理変更の場合、図６に
示すように、配線チャネルを使わずに回路変更に対応す
ることができる。従って、第１実施例に比べて同一の変
更機能を高集積化されたチャネルレスゲートアレイによ
り実現することができ、未使用領域２ｂを縮小すること
ができる。尚、本発明は上述した実施例に限定されるも
のではなく、種々の変形が可能であることはもちろんで
ある。例えば、上述した実施例では、未使用領域２、２
ａ、２ｂをゲートアレイ又は機能セルのいずれかにより
構成しているが、双方を合せ持つようにしてもよい。
変更がほんの僅かであることが想定できる場合、例え
ば、信号伝搬経路に遅延回路を設けるためにインバータ
を２段挿入するといった程度の論理変更の場合、図６に
示すように、配線チャネルを使わずに回路変更に対応す
ることができる。従って、第１実施例に比べて同一の変
更機能を高集積化されたチャネルレスゲートアレイによ
り実現することができ、未使用領域２ｂを縮小すること
ができる。尚、本発明は上述した実施例に限定されるも
のではなく、種々の変形が可能であることはもちろんで
ある。例えば、上述した実施例では、未使用領域２、２
ａ、２ｂをゲートアレイ又は機能セルのいずれかにより
構成しているが、双方を合せ持つようにしてもよい。
【００１７】
【発明の効果】以上説明したように、本発明の半導体集
積回路の配置配線方式によれば、回路の機能の僅かな変
更に対応するための未使用領域を作っておくようにした
ので、次のような効果がある。即ち、半導体集積回路の
機能や論理の変更等が生じたときに、マスクレイアウト
データをすべて作り直す必要はなく、配線工程のマスク
レイアウトデータのみを作り直すことにより対応するこ
とができる。従って、製造期間を短縮することができる
とともに、開発費用の大部分を節約することができる。
積回路の配置配線方式によれば、回路の機能の僅かな変
更に対応するための未使用領域を作っておくようにした
ので、次のような効果がある。即ち、半導体集積回路の
機能や論理の変更等が生じたときに、マスクレイアウト
データをすべて作り直す必要はなく、配線工程のマスク
レイアウトデータのみを作り直すことにより対応するこ
とができる。従って、製造期間を短縮することができる
とともに、開発費用の大部分を節約することができる。
【図１】本発明の半導体集積回路の配置配線方式の第１
実施例のブロック図である。
実施例のブロック図である。
【図２】本発明の半導体集積回路の配置配線方式の第１
実施例における配線変更後のブロック図である。
実施例における配線変更後のブロック図である。
【図３】本発明の半導体集積回路の配置配線方式の第２
実施例のブロック図である。
実施例のブロック図である。
【図４】本発明の半導体集積回路の配置配線方式の第２
実施例における配線変更後のブロック図である。
実施例における配線変更後のブロック図である。
【図５】本発明の半導体集積回路の配置配線方式の第３
実施例のブロック図である。
実施例のブロック図である。
【図６】本発明の半導体集積回路の配置配線方式の第３
実施例における配線変更後のブロック図である。
実施例における配線変更後のブロック図である。
１ 必要領域 ２、２ａ、２ｂ 未使用領域
Claims (4)
- 【請求項１】 基板上で所定の機能を実現するよう、各
回路を配置及び配線するためのマスクレイアウトデータ
をシリコンコンパイラ装置によって生成し、当該マスク
レイアウトデータを用いて製造された半導体集積回路に
おいて、 初期の所定機能を実現するための必要領域と、 当該必要領域が形成された基板と同一の基板上に形成さ
れ、当該必要領域とあわせて前記所定機能を修正した機
能を実現するためのゲートアレイ及び機能セルのいずれ
か一方又は双方から成る未使用領域とを備えたことを特
徴とする半導体集積回路の配置配線方式。 - 【請求項２】 前記未使用領域は、一方向に基本ゲート
を配列し、それと垂直な方向に当該基本ゲート相互及び
当該基本ゲートと前記必要領域とを接続するための配線
チャネルを配置したチャネル型ゲートアレイから成るこ
とを特徴とする請求項１記載の半導体集積回路の配置配
線方式。 - 【請求項３】 前記未使用領域は、一方向に所定単位の
機能を実現する機能セルを配列し、それと垂直な方向に
当該機能セル相互及び当該機能セルと前記必要領域とを
接続するための配線チャネルを配置したことを特徴とす
る請求項１記載の半導体集積回路の配置配線方式。 - 【請求項４】 前記未使用領域は、基本ゲートを敷き詰
めたチャネルレスゲートアレイから成ることを特徴とす
る請求項１記載の半導体集積回路の配置配線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05810495A JP3359178B2 (ja) | 1995-02-22 | 1995-02-22 | 半導体集積回路の配置配線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05810495A JP3359178B2 (ja) | 1995-02-22 | 1995-02-22 | 半導体集積回路の配置配線方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236635A true JPH08236635A (ja) | 1996-09-13 |
| JP3359178B2 JP3359178B2 (ja) | 2002-12-24 |
Family
ID=13074659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05810495A Expired - Lifetime JP3359178B2 (ja) | 1995-02-22 | 1995-02-22 | 半導体集積回路の配置配線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3359178B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7175878B2 (en) | 2000-11-28 | 2007-02-13 | Essilor International | Cold antireflection layer deposition process |
-
1995
- 1995-02-22 JP JP05810495A patent/JP3359178B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7175878B2 (en) | 2000-11-28 | 2007-02-13 | Essilor International | Cold antireflection layer deposition process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3359178B2 (ja) | 2002-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7523436B2 (en) | Semi-custom-made semiconductor integrated circuit device, method for customization and method for redesign | |
| JP3420694B2 (ja) | スタンダードセル方式の集積回路 | |
| US7137094B2 (en) | Method for reducing layers revision in engineering change order | |
| EP0167365B1 (en) | Standard cell lsis | |
| JP2007128512A (ja) | 半導体デバイスの製造適合性を向上させるための方法、システム及びプログラム | |
| JP3359178B2 (ja) | 半導体集積回路の配置配線方式 | |
| JPH05198672A (ja) | セル設計方法、及びそれを用いた半導体集積回路の製造方法 | |
| JP2002289817A (ja) | 半導体集積回路装置及びその製造方法 | |
| EP0347332B1 (en) | Method of forming semiconductor integrated circuit using master slice approach | |
| JPH09185641A (ja) | 標準セルの配置設計法 | |
| US6780745B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JPH0230176A (ja) | 半導体集積回路 | |
| JP2671883B2 (ja) | 半導体集積回路装置 | |
| JP3148399B2 (ja) | 半導体装置の製造方法 | |
| US20040194047A1 (en) | Layout design apparatus | |
| JP3474591B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH08153861A (ja) | 半導体装置およびその製造方法 | |
| JPH02283048A (ja) | 半導体装置の製造方法 | |
| JP3052847B2 (ja) | Ｌｓｉレイアウト方式 | |
| JPH02278848A (ja) | 集積回路装置 | |
| JPS61253831A (ja) | スタンダ−ドセル方式の半導体装置 | |
| JP2002134621A (ja) | マスクデータ合成方法、マスクデータ検証方法及び半導体集積装置 | |
| JP2007081270A (ja) | 半導体装置および集積回路の設計方法 | |
| JPH10163431A (ja) | 半導体装置およびその設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |