JPH08236502A - 層間絶縁膜の平坦化方法及び半導体装置の製造方法 - Google Patents
層間絶縁膜の平坦化方法及び半導体装置の製造方法Info
- Publication number
- JPH08236502A JPH08236502A JP3796195A JP3796195A JPH08236502A JP H08236502 A JPH08236502 A JP H08236502A JP 3796195 A JP3796195 A JP 3796195A JP 3796195 A JP3796195 A JP 3796195A JP H08236502 A JPH08236502 A JP H08236502A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- forming
- wiring
- flattening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 ダミーパターンの形成を要さずに良好な平坦
化を達成するために用いることができる層間絶縁膜の平
坦化方法及びこのような平坦化手段を用いた半導体装置
の製造方法を提供する。 【構成】 段差を有する下地１上に第１の絶縁膜３を形
成後、この第１の絶縁膜上に別途形成した第２の絶縁膜
形成用粉末６を堆積させ、第１の絶縁膜の表面に気体を
流し、第１の絶縁膜の段差低部にのみ第２の絶縁膜形成
用粉末を残し他を除去し、平坦化材料４１を形成しまた
は形成後処理することにより、第１の絶縁膜上を平坦化
する。
化を達成するために用いることができる層間絶縁膜の平
坦化方法及びこのような平坦化手段を用いた半導体装置
の製造方法を提供する。 【構成】 段差を有する下地１上に第１の絶縁膜３を形
成後、この第１の絶縁膜上に別途形成した第２の絶縁膜
形成用粉末６を堆積させ、第１の絶縁膜の表面に気体を
流し、第１の絶縁膜の段差低部にのみ第２の絶縁膜形成
用粉末を残し他を除去し、平坦化材料４１を形成しまた
は形成後処理することにより、第１の絶縁膜上を平坦化
する。
Description
【０００１】
【産業上の利用分野】本発明は、層間絶縁膜の平坦化方
法及び半導体装置の製造方法に関するものである。本発
明の平坦化方法は、各種電子材料等における層間絶縁膜
に採用することができ、また、本発明の半導体装置の製
造方法は、この平坦化方法を適用できる各種の半導体装
置に採用することができる。
法及び半導体装置の製造方法に関するものである。本発
明の平坦化方法は、各種電子材料等における層間絶縁膜
に採用することができ、また、本発明の半導体装置の製
造方法は、この平坦化方法を適用できる各種の半導体装
置に採用することができる。
【０００２】
【従来技術】従来より電子材料の分野ではますます微細
化が進行しており、これに伴い、数々の要請がなされて
いる。例えば、近年における半導体装置の設計ルールの
微細化に伴って、半導体装置における配線のピッチも小
さくなってきている。加工技術であるリソグラフィー技
術の面では、これを実現するために、光源の波長を短
くする、レンズの開口率を上げる、など解像度を上げ
る手法を駆使してきている。ところがこれは一方では、
露光時の焦点深度が浅くなることを意味する。このよう
に現存のリソグラフィー技術の実行では解像度と焦点深
度とは相反する要請であり、両者を同時に満たす解はな
いため、パターニング時にマスクであるフォトレジスト
を形成する配線層が平坦になっている必要がある。これ
は下地（例えば配線層下の層間絶縁膜）が平坦になって
いる必要があることを意味する。
化が進行しており、これに伴い、数々の要請がなされて
いる。例えば、近年における半導体装置の設計ルールの
微細化に伴って、半導体装置における配線のピッチも小
さくなってきている。加工技術であるリソグラフィー技
術の面では、これを実現するために、光源の波長を短
くする、レンズの開口率を上げる、など解像度を上げ
る手法を駆使してきている。ところがこれは一方では、
露光時の焦点深度が浅くなることを意味する。このよう
に現存のリソグラフィー技術の実行では解像度と焦点深
度とは相反する要請であり、両者を同時に満たす解はな
いため、パターニング時にマスクであるフォトレジスト
を形成する配線層が平坦になっている必要がある。これ
は下地（例えば配線層下の層間絶縁膜）が平坦になって
いる必要があることを意味する。
【０００３】一方、層間絶縁膜下の配線層は、配線ピッ
チは一律ではなくランダムとなっている。このため、下
地配線のピッチに依存せず平坦化のできる層間絶縁膜の
平坦化法が必要とされていた。
チは一律ではなくランダムとなっている。このため、下
地配線のピッチに依存せず平坦化のできる層間絶縁膜の
平坦化法が必要とされていた。
【０００４】上記の層間絶縁膜の平坦化に対する要求に
対して、平坦化材料例えばＳＯＧを用いた平坦化法が知
られている。例えば、Ａｌ等の配線層により段差ができ
ている下地に層間絶縁膜を形成する際、その層間絶縁膜
の平坦化においては、ＳＯＧ塗布及びエッチバックの手
法が用いられていた。しかしこの手法では、配線間ピッ
チに対しては、線間距離が小さいとき（即ち凸部間の凹
部が狭いとき）は良好な平坦化形状が得られるが、線間
距離の大きいとき（即ち凸部間の凹部が広いとき）は層
間絶縁膜がへこんでしまう。即ち、Ａｌ等の線間距離が
小さい場合は線間の層間膜の形状が平坦となるのに対し
て、線間距離の大きい時は線間の層間膜がへこんでしま
い、このため、下地形状によっては良好な平坦化が達成
できなかった。
対して、平坦化材料例えばＳＯＧを用いた平坦化法が知
られている。例えば、Ａｌ等の配線層により段差ができ
ている下地に層間絶縁膜を形成する際、その層間絶縁膜
の平坦化においては、ＳＯＧ塗布及びエッチバックの手
法が用いられていた。しかしこの手法では、配線間ピッ
チに対しては、線間距離が小さいとき（即ち凸部間の凹
部が狭いとき）は良好な平坦化形状が得られるが、線間
距離の大きいとき（即ち凸部間の凹部が広いとき）は層
間絶縁膜がへこんでしまう。即ち、Ａｌ等の線間距離が
小さい場合は線間の層間膜の形状が平坦となるのに対し
て、線間距離の大きい時は線間の層間膜がへこんでしま
い、このため、下地形状によっては良好な平坦化が達成
できなかった。
【０００５】上記の問題点を克服するため、従来のＳＯ
Ｇエッチバックシステムは、線間距離の大きい所にはそ
の線間にダミーの凸部（ダミーＳｉＯ2 やダミーＡｌ
等）を形成する手法をとって、線間距離を小さい状態に
維持していた。しかしこの手法では、このダミー形成の
ための工程が必要となり、工程増及びこれによる歩留低
下によるコスト上昇が問題となっていた。
Ｇエッチバックシステムは、線間距離の大きい所にはそ
の線間にダミーの凸部（ダミーＳｉＯ2 やダミーＡｌ
等）を形成する手法をとって、線間距離を小さい状態に
維持していた。しかしこの手法では、このダミー形成の
ための工程が必要となり、工程増及びこれによる歩留低
下によるコスト上昇が問題となっていた。
【０００６】即ち、絶縁膜のダミー（ダミーＳｉＯ
2 等）の場合は新規工程の追加が必要となり、導電体ダ
ミー（ダミーＡｌ等）の場合は配線層パターニング時に
ダミーが形成できるようマスクに予め配線間にダミーパ
ターンを発生させておくためのデータ処理やダミーパタ
ーンを検査する工数が新たに必要となる。よって従来技
術にあっては、これが半導体装置の生産のコストアップ
を招いていた。
2 等）の場合は新規工程の追加が必要となり、導電体ダ
ミー（ダミーＡｌ等）の場合は配線層パターニング時に
ダミーが形成できるようマスクに予め配線間にダミーパ
ターンを発生させておくためのデータ処理やダミーパタ
ーンを検査する工数が新たに必要となる。よって従来技
術にあっては、これが半導体装置の生産のコストアップ
を招いていた。
【０００７】従来の技術について、更に詳しく説明する
と、次のとおりである。従来の技術にあっては、図７な
いし図９にその製造システムのプロセスフローを示すよ
うに、次の工程を用いていた。
と、次のとおりである。従来の技術にあっては、図７な
いし図９にその製造システムのプロセスフローを示すよ
うに、次の工程を用いていた。
【０００８】層間絶縁膜１上に配線形成用のＡｌをス
パッター法等で形成した後パターニングして配線２を形
成する。次にＣＶＤ法により絶縁膜３であるＳｉＯ2 を
堆積する。このときＳｉＯ2 絶縁膜３は、凸部をなす配
線２により形成された下地段差を反映して、凹凸をもつ
段差形状をなす（図７）。
パッター法等で形成した後パターニングして配線２を形
成する。次にＣＶＤ法により絶縁膜３であるＳｉＯ2 を
堆積する。このときＳｉＯ2 絶縁膜３は、凸部をなす配
線２により形成された下地段差を反映して、凹凸をもつ
段差形状をなす（図７）。
【０００９】ＳＯＧ４をコーティング法により塗布す
る（図８）。
る（図８）。
【００１０】ＳＯＧ４と絶縁膜３であるＳｉＯ2 のエ
ッチングレートを同じにして、配線２（Ａｌ）上のＳｉ
Ｏ2 の途中までエッチバックする（図９）。
ッチングレートを同じにして、配線２（Ａｌ）上のＳｉ
Ｏ2 の途中までエッチバックする（図９）。
【００１１】上記したＳＯＧを使った従来法では、配線
であるＡｌの間隔が広くなると（例えば１０μｍを超え
る広いスペースＳ1 になると）、ＳＯＧの特性により図
９に符号４１で示すように層間膜がへこんでしまい、完
全な平坦化ができなかったという問題がある（図７に狭
いスペース、例えば１μｍ未満のスペースをＳ2 で示
し、上記１０ｍｍを超える広いスペースをＳ1 で示
す）。
であるＡｌの間隔が広くなると（例えば１０μｍを超え
る広いスペースＳ1 になると）、ＳＯＧの特性により図
９に符号４１で示すように層間膜がへこんでしまい、完
全な平坦化ができなかったという問題がある（図７に狭
いスペース、例えば１μｍ未満のスペースをＳ2 で示
し、上記１０ｍｍを超える広いスペースをＳ1 で示
す）。
【００１２】このため、図１０ないし図１２に示す従来
法（従来技術２）は、次の工程をとることにより、上記
へこみの発生の問題を解決している。
法（従来技術２）は、次の工程をとることにより、上記
へこみの発生の問題を解決している。
【００１３】層間絶縁膜１上に配線形成材料であるＡ
ｌをスパッター法等で形成した後パターニングして配線
２を形成する。次にＣＶＤ法により絶縁膜３であるＳｉ
Ｏ2を堆積する。この後ダミーパターン形成部にレジス
ト５をパターニングして形成する（図１０）。
ｌをスパッター法等で形成した後パターニングして配線
２を形成する。次にＣＶＤ法により絶縁膜３であるＳｉ
Ｏ2を堆積する。この後ダミーパターン形成部にレジス
ト５をパターニングして形成する（図１０）。
【００１４】ＲＩＥにて絶縁膜３であるＳｉＯ2 をパ
ターニングしてＳｉＯ2 ダミー６を形成してから、再度
ＳｉＯ2 をＣＶＤして、絶縁膜７を形成する。この後Ｓ
ＯＧ４をコーティング法により塗布する（図１１）。
ターニングしてＳｉＯ2 ダミー６を形成してから、再度
ＳｉＯ2 をＣＶＤして、絶縁膜７を形成する。この後Ｓ
ＯＧ４をコーティング法により塗布する（図１１）。
【００１５】ＳＯＧ４と絶縁膜７であるＳｉＯ2 のエ
ッチングレートを同じにして、配線２であるＡｌ上のＳ
ｉＯ2 の途中までエッチバックする（図１２）。
ッチングレートを同じにして、配線２であるＡｌ上のＳ
ｉＯ2 の途中までエッチバックする（図１２）。
【００１６】この方法は、ＳｉＯ2 ダミー６を配線２で
あるＡｌ間隔の広いところに置いて、上記図７ないし図
９に示したプロセスの問題だった層間膜のへこみが発生
しないようにしている。なお、このＳｉＯ2 ダミーはＡ
ｌダミーに置き換えても同様な効果が得られ、図１３な
いし図１５には、Ａｌダミー２１を形成した場合の例を
示した。
あるＡｌ間隔の広いところに置いて、上記図７ないし図
９に示したプロセスの問題だった層間膜のへこみが発生
しないようにしている。なお、このＳｉＯ2 ダミーはＡ
ｌダミーに置き換えても同様な効果が得られ、図１３な
いし図１５には、Ａｌダミー２１を形成した場合の例を
示した。
【００１７】上記図１０ないし図１２に示すＳｉＯ2 ダ
ミー６を用いる方法では、ＳｉＯ2ダミー６を形成する
工程が増加し、プロセスのコストアップが問題となって
いる。Ａｌダミー方式（図１３ないし図１５）では、Ｓ
ｉＯ2 ダミーの発生工程が不要となるため、工程増を避
けられるが、マスクにＡｌダミー２１を発生させる必要
があり、マスク作成作業の手間が増える点が問題となっ
ていた。
ミー６を用いる方法では、ＳｉＯ2ダミー６を形成する
工程が増加し、プロセスのコストアップが問題となって
いる。Ａｌダミー方式（図１３ないし図１５）では、Ｓ
ｉＯ2 ダミーの発生工程が不要となるため、工程増を避
けられるが、マスクにＡｌダミー２１を発生させる必要
があり、マスク作成作業の手間が増える点が問題となっ
ていた。
【００１８】
【発明の目的】本発明は、上記従来技術の問題点を解決
して、特にダミーパターンの形成を要さずに良好な平坦
化を達成するために用いることができる層間絶縁膜の平
坦化方法及びこのような平坦化手段を用いた半導体装置
の製造方法を提供することを目的とする。
して、特にダミーパターンの形成を要さずに良好な平坦
化を達成するために用いることができる層間絶縁膜の平
坦化方法及びこのような平坦化手段を用いた半導体装置
の製造方法を提供することを目的とする。
【００１９】
【目的を達成するための手段】本出願の請求項１の発明
は、（ａ）段差を有する下地上に第１の絶縁膜を形成
後、この第１の絶縁膜上に別途形成した第２の絶縁膜形
成用粉末を堆積させる（好ましくは均一に堆積させる）
工程と、（ｂ）第１の絶縁膜の表面に気体を流し（好ま
しくは表面に平行に基体を流す）第１の絶縁膜の段差低
部にのみ第２の絶縁膜形成用粉末を残し他を除去する工
程と、（ｃ）平坦化材料を形成し（例えば塗布し）また
は形成後処理する（例えば塗布後エッチバックする）こ
とにより、第１の絶縁膜上を平坦化することを特徴とす
る層間絶縁膜の平坦化方法であって、これにより上記目
的を達成するものである。
は、（ａ）段差を有する下地上に第１の絶縁膜を形成
後、この第１の絶縁膜上に別途形成した第２の絶縁膜形
成用粉末を堆積させる（好ましくは均一に堆積させる）
工程と、（ｂ）第１の絶縁膜の表面に気体を流し（好ま
しくは表面に平行に基体を流す）第１の絶縁膜の段差低
部にのみ第２の絶縁膜形成用粉末を残し他を除去する工
程と、（ｃ）平坦化材料を形成し（例えば塗布し）また
は形成後処理する（例えば塗布後エッチバックする）こ
とにより、第１の絶縁膜上を平坦化することを特徴とす
る層間絶縁膜の平坦化方法であって、これにより上記目
的を達成するものである。
【００２０】本出願の請求項２の発明は、前記第１の絶
縁膜がＳｉＯ2 系材料等の酸化シリコン系材料、Ｓｉ3
Ｎ4 系材料等の窒化シリコン系材料、ＳｉＯx Ｎy 系材
料等の酸化窒化シリコン系材料またはこれらに他の元素
（代表的には融点や電気的特性を制御するための不純物
元素）を含有させた材料から成ることを特徴とする請求
項１に記載の層間絶縁膜の平坦化方法であって、これに
より上記目的を達成するものである。
縁膜がＳｉＯ2 系材料等の酸化シリコン系材料、Ｓｉ3
Ｎ4 系材料等の窒化シリコン系材料、ＳｉＯx Ｎy 系材
料等の酸化窒化シリコン系材料またはこれらに他の元素
（代表的には融点や電気的特性を制御するための不純物
元素）を含有させた材料から成ることを特徴とする請求
項１に記載の層間絶縁膜の平坦化方法であって、これに
より上記目的を達成するものである。
【００２１】本出願の請求項３の発明は、前記第２の絶
縁膜がＳｉＯ2 系材料等の酸化シリコン系材料、Ｓｉ3
Ｎ4 系材料等の窒化シリコン系材料、ＳｉＯx Ｎy 系材
料等の酸化窒化シリコン系材料またはこれらに他の元素
（代表的には融点や電気的特性を制御するための不純物
元素）を含有させた材料から成ることを特徴とする請求
項１に記載の層間絶縁膜の平坦化方法であって、これに
より上記目的を達成するものである。
縁膜がＳｉＯ2 系材料等の酸化シリコン系材料、Ｓｉ3
Ｎ4 系材料等の窒化シリコン系材料、ＳｉＯx Ｎy 系材
料等の酸化窒化シリコン系材料またはこれらに他の元素
（代表的には融点や電気的特性を制御するための不純物
元素）を含有させた材料から成ることを特徴とする請求
項１に記載の層間絶縁膜の平坦化方法であって、これに
より上記目的を達成するものである。
【００２２】本出願の請求項４の発明は、前記第２の絶
縁膜形成用粉末の粒子外形サイズが０．９μｍ以下であ
ることを特徴とする請求項１に記載の層間絶縁膜の平坦
化方法であって、これにより上記目的を達成するもので
ある。
縁膜形成用粉末の粒子外形サイズが０．９μｍ以下であ
ることを特徴とする請求項１に記載の層間絶縁膜の平坦
化方法であって、これにより上記目的を達成するもので
ある。
【００２３】本出願の請求項５の発明は、前記第１の絶
縁膜の表面に平行に流す気体として絶縁膜を腐食しない
気体を使用することを特徴とする請求項１に記載の層間
絶縁膜の平坦化方法であって、これにより上記目的を達
成するものである。
縁膜の表面に平行に流す気体として絶縁膜を腐食しない
気体を使用することを特徴とする請求項１に記載の層間
絶縁膜の平坦化方法であって、これにより上記目的を達
成するものである。
【００２４】本出願の請求項６の発明は、層間絶縁膜の
平坦化後、上部に高融点金属膜、Ａｌ系もしくはポリＳ
ｉ系の配線を形成することを特徴とする請求項１に記載
の層間絶縁膜の平坦化方法であって、これにより上記目
的を達成するものである。
平坦化後、上部に高融点金属膜、Ａｌ系もしくはポリＳ
ｉ系の配線を形成することを特徴とする請求項１に記載
の層間絶縁膜の平坦化方法であって、これにより上記目
的を達成するものである。
【００２５】本出願の請求項７の発明は、半導体基板上
に層間絶縁膜を介して上部配線を形成する半導体装置の
製造方法において、（ａ）段差を有する下地上に第１の
絶縁膜を形成後、この第１の絶縁膜上に別途形成した第
２の絶縁膜形成用粉末を堆積させる（好ましくは均一に
堆積させる）工程と、（ｂ）第１の絶縁膜の表面に平行
に気体を流し第１の絶縁膜の段差低部にのみ第２の絶縁
膜形成用粉末を残し他を除去する工程と、（ｃ）平坦化
材料を形成し（例えば塗布し）または形成後処理する
（例えば塗布後エッチバックする）ことにより、第１の
絶縁膜上を平坦化する工程と、（ｄ）上記平坦化後、そ
の上に配線を形成することを特徴とする半導体装置の製
造方法であって、これにより上記目的を達成するもので
ある。
に層間絶縁膜を介して上部配線を形成する半導体装置の
製造方法において、（ａ）段差を有する下地上に第１の
絶縁膜を形成後、この第１の絶縁膜上に別途形成した第
２の絶縁膜形成用粉末を堆積させる（好ましくは均一に
堆積させる）工程と、（ｂ）第１の絶縁膜の表面に平行
に気体を流し第１の絶縁膜の段差低部にのみ第２の絶縁
膜形成用粉末を残し他を除去する工程と、（ｃ）平坦化
材料を形成し（例えば塗布し）または形成後処理する
（例えば塗布後エッチバックする）ことにより、第１の
絶縁膜上を平坦化する工程と、（ｄ）上記平坦化後、そ
の上に配線を形成することを特徴とする半導体装置の製
造方法であって、これにより上記目的を達成するもので
ある。
【００２６】本発明における平坦化に際しては、Ａｌ等
の配線上に第１の絶縁膜を形成後、この第１の絶縁膜上
に別途形成した第２の絶縁膜の粉末を均一に堆積させる
工程と、第１の絶縁膜の表面に平行に気体を流し、第１
の絶縁膜の段差底部にのみ第２の絶縁膜の粉末を残し他
を除去する工程と、ＳＯＧを塗布しベーク後、ＲＩＥに
エッチバークを行うことで第１の絶縁膜上を平坦化する
工程とを有する態様で、好ましく実施することができ
る。
の配線上に第１の絶縁膜を形成後、この第１の絶縁膜上
に別途形成した第２の絶縁膜の粉末を均一に堆積させる
工程と、第１の絶縁膜の表面に平行に気体を流し、第１
の絶縁膜の段差底部にのみ第２の絶縁膜の粉末を残し他
を除去する工程と、ＳＯＧを塗布しベーク後、ＲＩＥに
エッチバークを行うことで第１の絶縁膜上を平坦化する
工程とを有する態様で、好ましく実施することができ
る。
【００２７】また、半導体装置の層間絶縁膜の平坦化に
ついて適用する場合では、前述の配線間隔に応じたダミ
ーパターンの発生を不要とするプロセスの選択がポイン
トであり、半導体装置の製造コストが安いことが重要で
あるが、上記構造ではこれが実現される。すなわち、製
造コストが安く、現在製造ラインで生産に使っておりラ
インへの導入が容易と考えられるＳＯＧ等を用いた層間
絶縁膜の平坦化を採用していながら、本発明により、ダ
ミーパターンを発生させる必要なく、配線間隔によらず
層間絶縁膜の平坦化を可能とした。
ついて適用する場合では、前述の配線間隔に応じたダミ
ーパターンの発生を不要とするプロセスの選択がポイン
トであり、半導体装置の製造コストが安いことが重要で
あるが、上記構造ではこれが実現される。すなわち、製
造コストが安く、現在製造ラインで生産に使っておりラ
インへの導入が容易と考えられるＳＯＧ等を用いた層間
絶縁膜の平坦化を採用していながら、本発明により、ダ
ミーパターンを発生させる必要なく、配線間隔によらず
層間絶縁膜の平坦化を可能とした。
【００２８】本発明において、平坦化材料とは、これを
形成することにより、または形成後処理することにより
（例えば塗布することにより、あるいは塗布後必要に応
じてなんらかの処理（熱処理、エッチングその他平坦化
のための通常の処理）を行うことにより）、平坦な面を
形成できるものを言う。例えば、塗布または塗布後エッ
チバックを行って平坦化を達成するＳＯＧ等や、スピン
塗布等を行うイミド系樹脂（ＰＩＱ等）や、また、加熱
リフローして平坦化を行う各種不純物ガラス（ＢＳＧ、
ＢＰＳＧ、ＡｓＳＧ、ＰＳＧ等）や、ＣＶＤ平坦化膜な
どを用いことができる。Ａｌ配線上等、高温処理を避け
たい場合は、ＳＯＧあるいはＰＩＱが好ましい。ここ
で、ＳＯＧとは、塗布可能であり、かつ塗布後に焼成等
の処理を行うことで絶縁材（ＳｉＯ2 等）を得ることの
できるものを言う。いわゆる有機ＳＯＧ、無機ＳＯＧを
任意に用いることができる。通常、溶剤に溶かすことに
よって塗布可能にされている。一般に、シリコンを含み
（例えばシラノール基の形で含む）、有機溶剤等の溶剤
に溶かして塗布できるものが好ましく用いられる。具体
的には、シラノールＳｉ（ＯＨ）4 をエチルアルコール
Ｃ2 Ｈ5 ＯＨに溶解して成るもの、オルガノシラノール
Ｒn Ｓｉ（ＯＨ）4-n （ｎは１〜３）をブチルセルソル
ブＨＯＣＨ2 ＣＨ2 ＣＨ2 ＯＣ4 Ｈ9 に溶解して成るも
の等を挙げることができる。
形成することにより、または形成後処理することにより
（例えば塗布することにより、あるいは塗布後必要に応
じてなんらかの処理（熱処理、エッチングその他平坦化
のための通常の処理）を行うことにより）、平坦な面を
形成できるものを言う。例えば、塗布または塗布後エッ
チバックを行って平坦化を達成するＳＯＧ等や、スピン
塗布等を行うイミド系樹脂（ＰＩＱ等）や、また、加熱
リフローして平坦化を行う各種不純物ガラス（ＢＳＧ、
ＢＰＳＧ、ＡｓＳＧ、ＰＳＧ等）や、ＣＶＤ平坦化膜な
どを用いことができる。Ａｌ配線上等、高温処理を避け
たい場合は、ＳＯＧあるいはＰＩＱが好ましい。ここ
で、ＳＯＧとは、塗布可能であり、かつ塗布後に焼成等
の処理を行うことで絶縁材（ＳｉＯ2 等）を得ることの
できるものを言う。いわゆる有機ＳＯＧ、無機ＳＯＧを
任意に用いることができる。通常、溶剤に溶かすことに
よって塗布可能にされている。一般に、シリコンを含み
（例えばシラノール基の形で含む）、有機溶剤等の溶剤
に溶かして塗布できるものが好ましく用いられる。具体
的には、シラノールＳｉ（ＯＨ）4 をエチルアルコール
Ｃ2 Ｈ5 ＯＨに溶解して成るもの、オルガノシラノール
Ｒn Ｓｉ（ＯＨ）4-n （ｎは１〜３）をブチルセルソル
ブＨＯＣＨ2 ＣＨ2 ＣＨ2 ＯＣ4 Ｈ9 に溶解して成るも
の等を挙げることができる。
【００２９】
【作用】本発明によれば、下層配線の間隔が広い場合に
は従来はこの部分にダミーパターンをおいて上層の層間
絶縁膜を平坦化していたのに対して、広い配線間隔の部
分にのみ粉末の絶縁膜を残し、しかる後に従来の技術で
あるＳＯＧ等を用いた平坦化方法を用いることにより、
このダミーパターンを形成する必要なくかつ下層配線の
間隔に依存せずに、従来のＳＯＧプロセスで上層の層間
絶縁膜の平坦化が可能となる。
は従来はこの部分にダミーパターンをおいて上層の層間
絶縁膜を平坦化していたのに対して、広い配線間隔の部
分にのみ粉末の絶縁膜を残し、しかる後に従来の技術で
あるＳＯＧ等を用いた平坦化方法を用いることにより、
このダミーパターンを形成する必要なくかつ下層配線の
間隔に依存せずに、従来のＳＯＧプロセスで上層の層間
絶縁膜の平坦化が可能となる。
【００３０】本発明により、従来の層間絶縁膜平坦化プ
ロセスに数工程を追加するだけで下層の配線間隔に依存
せずダミーパターンを使用しない層間絶縁膜の平坦化法
が可能となった。
ロセスに数工程を追加するだけで下層の配線間隔に依存
せずダミーパターンを使用しない層間絶縁膜の平坦化法
が可能となった。
【００３１】これにより、プロセス工程の削減歩留の向
上が図れることより、層間絶縁膜の平坦化工程及び半導
体装置製造のコストの低減が可能となる。
上が図れることより、層間絶縁膜の平坦化工程及び半導
体装置製造のコストの低減が可能となる。
【００３２】
【実施例】以下本発明の実施例について、詳述する。但
し、当然のことではあるが、本発明は以下の実施例によ
り限定を受けるものではない。
し、当然のことではあるが、本発明は以下の実施例によ
り限定を受けるものではない。
【００３３】実施例１ この実施例は、本発明を微細化・集積化した半導体装置
製造のプロセス、特に該プロセスにおける平坦化工程に
具体化したものである。
製造のプロセス、特に該プロセスにおける平坦化工程に
具体化したものである。
【００３４】この実施例を、図１ないし図３を参照しな
がら説明する。なお、図７ないし図１５に示した従来例
と対応する構成部分には、同一の符号を付してある。
がら説明する。なお、図７ないし図１５に示した従来例
と対応する構成部分には、同一の符号を付してある。
【００３５】本実施例においては、（ａ）まず図１に示
すように、段差を有する下地上に第１の絶縁膜３を形成
後、この第１の絶縁膜３上に別途形成した第２の絶縁膜
形成用粉末６を均一に堆積させ、（ｂ）次に第１の絶縁
膜３の表面に平行に気体を流し第１の絶縁膜３の段差低
部にのみ第２の絶縁膜形成用粉末を残し他を除去し、
（ｃ）ＳＯＧ４１を塗布、ベークし（図２）、そしてエ
ッチバックすることにより、第１の絶縁膜３上を図３に
示すように平坦化する。平坦化用に最終的に形成した絶
縁膜を、符号３１で示す。
すように、段差を有する下地上に第１の絶縁膜３を形成
後、この第１の絶縁膜３上に別途形成した第２の絶縁膜
形成用粉末６を均一に堆積させ、（ｂ）次に第１の絶縁
膜３の表面に平行に気体を流し第１の絶縁膜３の段差低
部にのみ第２の絶縁膜形成用粉末を残し他を除去し、
（ｃ）ＳＯＧ４１を塗布、ベークし（図２）、そしてエ
ッチバックすることにより、第１の絶縁膜３上を図３に
示すように平坦化する。平坦化用に最終的に形成した絶
縁膜を、符号３１で示す。
【００３６】本実施例では、第１の絶縁膜として、Ｓｉ
Ｏ2 系、ＳｉＮ系、ＳｉＯＮ系またはこれらに他の元素
（ドーピング用不純物元素等）を含有させた材料から構
成できるが、ここではＣＵＤ−Ｓｉ・Ｏ2 とした。
Ｏ2 系、ＳｉＮ系、ＳｉＯＮ系またはこれらに他の元素
（ドーピング用不純物元素等）を含有させた材料から構
成できるが、ここではＣＵＤ−Ｓｉ・Ｏ2 とした。
【００３７】本実施例では、第２の絶縁膜（粉末）とし
て、ＳｉＯ2 系、ＳｉＮ系、ＳｉＯＮ系またはこれらに
他の元素（ドーピング用不純物元素等）を含有させた材
料から構成できる。
て、ＳｉＯ2 系、ＳｉＮ系、ＳｉＯＮ系またはこれらに
他の元素（ドーピング用不純物元素等）を含有させた材
料から構成できる。
【００３８】本実施例では、第２の絶縁膜形成用粉末６
の粒子外形サイズ（平均粒径）が０．９μｍ以下である
ようにした。本実施例では、配線（Ａｌ凸部）のライン
・アンド・スペース幅は１．２μｍ程度（またはそれ以
下）としたので、このライン・アンド・スペース上にＣ
ＶＤを行った後には、このように、粒子サイズが０．９
μｍ以下であれば、粉末による埋め込みを十分に確実に
行うことができる。一般に、本実施例の技術はライン・
アンド・スペース幅が上記より小さい（厳しい）デバイ
スに適用するので、粉末の粒子サイズは０．９μｍ以下
とするのが好ましいのである。
の粒子外形サイズ（平均粒径）が０．９μｍ以下である
ようにした。本実施例では、配線（Ａｌ凸部）のライン
・アンド・スペース幅は１．２μｍ程度（またはそれ以
下）としたので、このライン・アンド・スペース上にＣ
ＶＤを行った後には、このように、粒子サイズが０．９
μｍ以下であれば、粉末による埋め込みを十分に確実に
行うことができる。一般に、本実施例の技術はライン・
アンド・スペース幅が上記より小さい（厳しい）デバイ
スに適用するので、粉末の粒子サイズは０．９μｍ以下
とするのが好ましいのである。
【００３９】本実施例では、第１の絶縁膜３の表面に平
行に流す気体として、絶縁膜３を腐食しない気体を使用
した（ここではＮ2 を使用。その他の不活性ガスでもよ
く、下地絶縁膜に悪影響を与えなければよい）。
行に流す気体として、絶縁膜３を腐食しない気体を使用
した（ここではＮ2 を使用。その他の不活性ガスでもよ
く、下地絶縁膜に悪影響を与えなければよい）。
【００４０】本実施例では、上記のような層間絶縁膜の
平坦化後、上部に高融点金属膜、Ａｌ系もしくはポリＳ
ｉ系の配線等を形成するようにした。
平坦化後、上部に高融点金属膜、Ａｌ系もしくはポリＳ
ｉ系の配線等を形成するようにした。
【００４１】本実施例は、半導体基板上に層間絶縁膜を
介して上部配線を形成する半導体装置の製造の場合に本
発明を適用しており、（ａ）段差を有する下地上に第１
の絶縁膜３を形成後、この第１の絶縁膜３上に別途形成
した第２の絶縁膜形成用粉末６を均一に堆積させ（図
１）、（ｂ）第１の絶縁膜の表面に平行に気体を流し第
１の絶縁膜の段差低部にのみ第２の絶縁膜形成用粉末を
残し他を除去し、（ｃ）ＳＯＧ４１を塗布し、第１の絶
縁膜上を平坦化し（図２、図３）、（ｄ）上記平坦化
後、その上に配線を形成する工程をとった。
介して上部配線を形成する半導体装置の製造の場合に本
発明を適用しており、（ａ）段差を有する下地上に第１
の絶縁膜３を形成後、この第１の絶縁膜３上に別途形成
した第２の絶縁膜形成用粉末６を均一に堆積させ（図
１）、（ｂ）第１の絶縁膜の表面に平行に気体を流し第
１の絶縁膜の段差低部にのみ第２の絶縁膜形成用粉末を
残し他を除去し、（ｃ）ＳＯＧ４１を塗布し、第１の絶
縁膜上を平坦化し（図２、図３）、（ｄ）上記平坦化
後、その上に配線を形成する工程をとった。
【００４２】以下、更に詳細に本実施例について説明す
る。はじめに、図１を参照する。
る。はじめに、図１を参照する。
【００４３】図１に示すように、Ｓｉウエーハ等の基板
１０上に層間絶縁膜１であるシリコン酸化膜１を形成
し、Ａｌ配線層２を形成する。これに続きレジスト膜
（図示せず）をフォトリソグラフィー法でＡｌ配線層２
上に形成し、このレジスト膜をマスクにして、リアクテ
ィブイオエッチング（以下ＲＩＥとも記す）装置にて、
例えばＢＣ１3 ガス系にてエッチングを行う。
１０上に層間絶縁膜１であるシリコン酸化膜１を形成
し、Ａｌ配線層２を形成する。これに続きレジスト膜
（図示せず）をフォトリソグラフィー法でＡｌ配線層２
上に形成し、このレジスト膜をマスクにして、リアクテ
ィブイオエッチング（以下ＲＩＥとも記す）装置にて、
例えばＢＣ１3 ガス系にてエッチングを行う。
【００４４】次に、第１の絶縁膜３として、シリコン酸
化膜を例えばプラズマＣＶＤ法で全面に形成する。次
に、第２の絶縁膜形成用粉末５として、絶縁膜の粉末６
を絶縁膜３（シリコン酸化膜）上に散布する。以上で、
図１に示すようにした。
化膜を例えばプラズマＣＶＤ法で全面に形成する。次
に、第２の絶縁膜形成用粉末５として、絶縁膜の粉末６
を絶縁膜３（シリコン酸化膜）上に散布する。以上で、
図１に示すようにした。
【００４５】その後、基板ウエーハ表面に水平に、例え
ばＮ2 ブロー等を行ない、第１の絶縁膜３の段差低部に
のみ絶縁膜の粉末５を残し、段差上部等の絶縁膜粉６は
吹き飛ばし、除去する。
ばＮ2 ブロー等を行ない、第１の絶縁膜３の段差低部に
のみ絶縁膜の粉末５を残し、段差上部等の絶縁膜粉６は
吹き飛ばし、除去する。
【００４６】この時本実施例では、Ｎ2 ブローは基板ウ
エーハに対して一方より行い、ウエーハを自転させるこ
とで均一に絶縁膜粉末５を吹き飛ばす。
エーハに対して一方より行い、ウエーハを自転させるこ
とで均一に絶縁膜粉末５を吹き飛ばす。
【００４７】この後、ＳＯＧ４１による層間平坦化プロ
セスを行う。即ち、ＳＯＧ４１を塗布しベークする（図
２）。
セスを行う。即ち、ＳＯＧ４１を塗布しベークする（図
２）。
【００４８】この後、ＲＩＥによりＳＯＧとシリコン酸
化膜のエッチレートを同じくしてエッチバックする。
化膜のエッチレートを同じくしてエッチバックする。
【００４９】最後にＣＶＤ法によりシリコン酸化膜３１
を形成し平坦化後の層間絶縁膜の正面をキャッピングす
る（図３）。
を形成し平坦化後の層間絶縁膜の正面をキャッピングす
る（図３）。
【００５０】以上の説明から明らかなように、本実施例
によれば、Ａｌ等の配線層２上に層間絶縁膜３を被着
後、別途用意した酸化膜粉等の絶縁粉末６を散布してか
ら層間絶縁膜３上の余剰粉末４を吹き飛ばし、段差底部
にのみ絶縁膜粉末５を残すことで、その後のＳＯＧ塗布
によりローカル及びグローバルな平坦化塗布形状が得ら
れる。よってこれにより、ＲＩＥによるエッチバック後
に、ローカル及びグローバルに平坦な層間膜が得られ
る。
によれば、Ａｌ等の配線層２上に層間絶縁膜３を被着
後、別途用意した酸化膜粉等の絶縁粉末６を散布してか
ら層間絶縁膜３上の余剰粉末４を吹き飛ばし、段差底部
にのみ絶縁膜粉末５を残すことで、その後のＳＯＧ塗布
によりローカル及びグローバルな平坦化塗布形状が得ら
れる。よってこれにより、ＲＩＥによるエッチバック後
に、ローカル及びグローバルに平坦な層間膜が得られ
る。
【００５１】また、この時に、従来のプロセスでグロー
バル平坦化に必要となるＡｌ配線層間への絶縁膜または
導電体膜のダミーが不要となる。よってこれにより、良
好な平坦度の層間絶縁膜が従来のＳＯＧプロセスと同様
のシンプルな工程で達成できる。かつこの手法は、現行
生産ラインで使い慣れた材料を用いるので、ラインとの
整合性が良いというメッリトも得られる。
バル平坦化に必要となるＡｌ配線層間への絶縁膜または
導電体膜のダミーが不要となる。よってこれにより、良
好な平坦度の層間絶縁膜が従来のＳＯＧプロセスと同様
のシンプルな工程で達成できる。かつこの手法は、現行
生産ラインで使い慣れた材料を用いるので、ラインとの
整合性が良いというメッリトも得られる。
【００５２】とりわけ、上記手法を用いると、今後の半
導体装置の微細化のネックとなっている配線形成におい
て、リソグラフィー工程では背反する要請となる焦点深
度と解像度とについての問題に示し、層間膜の平坦性が
良い結果が得られるので、焦点深度を削り、解像度を最
大に上げることが可能となることを意味する。よって配
線の集積度が向上可能となり、半導体装置の生産性向
上、コストダウンに効果がある。
導体装置の微細化のネックとなっている配線形成におい
て、リソグラフィー工程では背反する要請となる焦点深
度と解像度とについての問題に示し、層間膜の平坦性が
良い結果が得られるので、焦点深度を削り、解像度を最
大に上げることが可能となることを意味する。よって配
線の集積度が向上可能となり、半導体装置の生産性向
上、コストダウンに効果がある。
【００５３】また、リソグラフィー焦点深度に対する生
産マージンが拡大するということでもあり、配線のライ
ン幅の変動が減ることとなり、従来技術に比べ歩留信頼
性が改善することが可能となり、本発明が半導体装置等
の製造プロセスに与える寄与は大きい。
産マージンが拡大するということでもあり、配線のライ
ン幅の変動が減ることとなり、従来技術に比べ歩留信頼
性が改善することが可能となり、本発明が半導体装置等
の製造プロセスに与える寄与は大きい。
【００５４】実施例２ 次に、図４ないし図６を参照して、本発明の第２の実施
例を説明する。
例を説明する。
【００５５】この第２の実施例は、第１の実施例の図２
において、第２の絶縁膜形成用の粉末５の内余剰の絶縁
膜粉を気体のブローで除去した後、ＳＯＧを塗布するプ
ロセスを、２回繰り返した。この２回繰り返すことを除
いて、上述の第１の実施例と実質的に同様の工程とな
る。
において、第２の絶縁膜形成用の粉末５の内余剰の絶縁
膜粉を気体のブローで除去した後、ＳＯＧを塗布するプ
ロセスを、２回繰り返した。この２回繰り返すことを除
いて、上述の第１の実施例と実質的に同様の工程とな
る。
【００５６】即ち、第１の実施例だけではＡｌ配線層２
の間隔が広い場合に層間膜の平坦性が不十分になる場合
は、絶縁膜粉５を散布して、基板ウエーハに平行に気体
をブローするプロセスを再度行う（図５）。図５中、符
号４１ａ、４１ｂで、２層のＳＯＧを示す。これによ
り、平坦性の不十分な所に選択的に絶縁膜粉５が入り込
み、ＳＯＧ塗布後の平坦性が改善され、図６に示すよう
にＲＩＥによる層間膜のエッチバック後に十分な層間膜
の平坦度が確保できる。
の間隔が広い場合に層間膜の平坦性が不十分になる場合
は、絶縁膜粉５を散布して、基板ウエーハに平行に気体
をブローするプロセスを再度行う（図５）。図５中、符
号４１ａ、４１ｂで、２層のＳＯＧを示す。これによ
り、平坦性の不十分な所に選択的に絶縁膜粉５が入り込
み、ＳＯＧ塗布後の平坦性が改善され、図６に示すよう
にＲＩＥによる層間膜のエッチバック後に十分な層間膜
の平坦度が確保できる。
【００５７】なお、この実施例（及び上記実施例１にお
いても同じ）において、絶縁膜粉は例えばシリコン酸化
膜をＣＶＤ後これをミル等により破砕することで形成可
能である。さらにミルの調整により、粒子サイズも自由
に選べる。
いても同じ）において、絶縁膜粉は例えばシリコン酸化
膜をＣＶＤ後これをミル等により破砕することで形成可
能である。さらにミルの調整により、粒子サイズも自由
に選べる。
【００５８】本実施例も、実施例１と同様の効果を奏す
ることができる。
ることができる。
【図１】実施例１をその工程順に説明する概略断面図
（１）であり、特に層間絶縁膜上にＡｌ配線を形成し層
間絶縁膜を披着し、その上に絶縁膜粉を散布した状態を
示す図である。
（１）であり、特に層間絶縁膜上にＡｌ配線を形成し層
間絶縁膜を披着し、その上に絶縁膜粉を散布した状態を
示す図である。
【図２】実施例１をその工程順に説明する概略断面図
（２）であり、基板（ウエーハ）を回転させながらウエ
ーハに平行に気体をブローして余剰絶縁膜粉を吹き飛ば
した後ＳＯＧを塗布しベークした状態を示す図である。
（２）であり、基板（ウエーハ）を回転させながらウエ
ーハに平行に気体をブローして余剰絶縁膜粉を吹き飛ば
した後ＳＯＧを塗布しベークした状態を示す図である。
【図３】実施例１をその工程順に説明する概略断面図
（３）であり、ＳＯＧと層間絶縁膜を同じエッチングレ
ートにてＲＩＥにてエッチバックした後層間絶縁膜３１
を披着した状態である。
（３）であり、ＳＯＧと層間絶縁膜を同じエッチングレ
ートにてＲＩＥにてエッチバックした後層間絶縁膜３１
を披着した状態である。
【図４】実施例２をその工程順に説明する概略断面図
（１）であり、特に層間絶縁膜上にＡｌ配線を形成し層
間絶縁膜を披着し、その上に絶縁膜粉を散布した状態を
示す図である。
（１）であり、特に層間絶縁膜上にＡｌ配線を形成し層
間絶縁膜を披着し、その上に絶縁膜粉を散布した状態を
示す図である。
【図５】実施例２をその工程順に説明する概略断面図
（２）であり、基板（ウエーハ）を回転させながら基板
（ウエーハ）に平行に気体をブローして余剰絶縁膜粉を
吹き飛ばした後ＳＯＧを塗布しベークするプロセスを２
度繰り返した状態を示す図である。
（２）であり、基板（ウエーハ）を回転させながら基板
（ウエーハ）に平行に気体をブローして余剰絶縁膜粉を
吹き飛ばした後ＳＯＧを塗布しベークするプロセスを２
度繰り返した状態を示す図である。
【図６】実施例２をその工程順に説明する概略断面図
（３）であり、ＳＯＧと層間絶縁膜を同じエッチングレ
ートにてＲＩＥでエッチバックした後層間絶縁膜３１を
披着した状態を示す図である。
（３）であり、ＳＯＧと層間絶縁膜を同じエッチングレ
ートにてＲＩＥでエッチバックした後層間絶縁膜３１を
披着した状態を示す図である。
【図７】半導体装置の層間絶縁膜の平坦化方法における
問題点の説明に供する概略断面図であり、第１の従来技
術を示す図（１）であって、特に層間絶縁膜上にＡｌ配
線を形成し層間絶縁膜を被着した状態を示す図である。
問題点の説明に供する概略断面図であり、第１の従来技
術を示す図（１）であって、特に層間絶縁膜上にＡｌ配
線を形成し層間絶縁膜を被着した状態を示す図である。
【図８】第１の従来技術を示す図（２）であって、ＳＯ
Ｇを塗布しベークした状態を示す図である。
Ｇを塗布しベークした状態を示す図である。
【図９】第１の従来技術を示す図（３）であって、ＳＯ
Ｇと層間絶縁膜を同じエッチングレートにてＲＩＥにて
エッチングした後の状態を示す図である。
Ｇと層間絶縁膜を同じエッチングレートにてＲＩＥにて
エッチングした後の状態を示す図である。
【図１０】半導体装置の層間絶縁膜の平坦化方法におけ
る問題点に対する従来の対策の説明に供する概略断面図
であり、第２の従来例を示す図（１）であって、特に層
間絶縁膜上にＡｌ配線を形成し層間絶縁膜を披着した
後、絶縁膜ダミー形成のために層間絶縁膜上にレジスト
にてパターニングを行った状態を示す図である。
る問題点に対する従来の対策の説明に供する概略断面図
であり、第２の従来例を示す図（１）であって、特に層
間絶縁膜上にＡｌ配線を形成し層間絶縁膜を披着した
後、絶縁膜ダミー形成のために層間絶縁膜上にレジスト
にてパターニングを行った状態を示す図である。
【図１１】第２の従来例を示す図（２）であって、層間
絶縁膜をＲＩＥにてエッチングした後、再度絶縁膜を試
着しＳＯＧを塗布しベークした状態を示す図である。
絶縁膜をＲＩＥにてエッチングした後、再度絶縁膜を試
着しＳＯＧを塗布しベークした状態を示す図である。
【図１２】第２の従来例を示す図（３）であって、ＳＯ
Ｇと層間絶縁膜を同じエッチングレートにてＲＩＥにて
エッチバックした後の状態を示す図である。
Ｇと層間絶縁膜を同じエッチングレートにてＲＩＥにて
エッチバックした後の状態を示す図である。
【図１３】半導体装置の層間絶縁膜の平坦化方法におけ
る問題点に対する従来の対策の説明に供する概略断面図
であり、第３の従来例を示す図（１）であって、特に層
間絶縁膜上にＡｌ配線を形成し層間絶縁膜を披着した状
態を示す図である（但しこの時広いＡｌ配線層間隔の部
分にはＡｌ配線加工時にレジストをダミーパターンとし
て発生させている）。
る問題点に対する従来の対策の説明に供する概略断面図
であり、第３の従来例を示す図（１）であって、特に層
間絶縁膜上にＡｌ配線を形成し層間絶縁膜を披着した状
態を示す図である（但しこの時広いＡｌ配線層間隔の部
分にはＡｌ配線加工時にレジストをダミーパターンとし
て発生させている）。
【図１４】第３の従来例を示す図（２）であって、層間
絶縁膜上にＳＯＧを塗布しベークした状態を示す図であ
る。
絶縁膜上にＳＯＧを塗布しベークした状態を示す図であ
る。
【図１５】第３の従来例を示す図（３）であって、ＳＯ
Ｇと層間絶縁膜を同じエッチングレートにてＲＩＥにて
エッチバックした後の状態を示す図である。
Ｇと層間絶縁膜を同じエッチングレートにてＲＩＥにて
エッチバックした後の状態を示す図である。
１０ 半導体基板 １ 下地（層間絶縁膜） ２ Ａｌ配線層 ３ 第１の絶縁膜（層間絶縁膜） ６ 絶縁膜形成用粉末 ２１ 導電体ダミーパターン（Ａｌ） ３１ キャッピング絶縁膜 ４１，４１ａ，４１ｂ 平坦化材料（ＳＯＧ）
Claims (7)
- 【請求項１】（ａ）段差を有する下地上に第１の絶縁膜
を形成後、この第１の絶縁膜上に別途形成した第２の絶
縁膜形成用粉末を堆積させる工程と、（ｂ）第１の絶縁
膜の表面に気体を流し第１の絶縁膜の段差低部にのみ第
２の絶縁膜形成用粉末を残し他を除去する工程と、
（ｃ）平坦化材料を形成しまたは形成後処理することに
より、第１の絶縁膜上を平坦化することを特徴とする層
間絶縁膜の平坦化方法。 - 【請求項２】前記第１の絶縁膜が酸化シリコン系材料、
窒化シリコン系材料、酸化窒化シリコン系材料またはこ
れらに他の元素を含有させた材料のいずれかから成るこ
とを特徴とする請求項１に記載の層間絶縁膜の平坦化方
法。 - 【請求項３】前記第２の絶縁膜が酸化シリコン系材料、
窒化シリコン系材料、酸化窒化シリコン系材料またはこ
れらに他の元素を含有させた材料から成ることを特徴と
する請求項１に記載の層間絶縁膜の平坦化方法。 - 【請求項４】前記第２の絶縁膜形成用粉末の粒子外形サ
イズが０．９μｍ以下であることを特徴とする請求項１
に記載の層間絶縁膜の平坦化方法。 - 【請求項５】前記第１の絶縁膜の表面に平行に流す気体
として絶縁膜を腐食しない気体を使用することを特徴と
する請求項１に記載の層間絶縁膜の平坦化方法。 - 【請求項６】層間絶縁膜の平坦化後、上部に高融点金属
膜、Ａｌ系もしくはポリＳｉ系の配線を形成することを
特徴とする請求項１に記載の層間絶縁膜の平坦化方法。 - 【請求項７】半導体基板上に層間絶縁膜を介して上部配
線を形成する半導体装置の製造方法において、（ａ）段
差を有する下地上に第１の絶縁膜を形成後、この第１の
絶縁膜上に別途形成した第２の絶縁膜形成用粉末を堆積
させる工程と、（ｂ）第１の絶縁膜の表面に平行に気体
を流し第１の絶縁膜の段差低部にのみ第２の絶縁膜形成
用粉末を残し他を除去する工程と、（ｃ）平坦化材料を
形成しまたは形成後処理することにより、第１の絶縁膜
上を平坦化する工程と、（ｄ）上記平坦化後、その上に
配線を形成することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3796195A JPH08236502A (ja) | 1995-02-27 | 1995-02-27 | 層間絶縁膜の平坦化方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3796195A JPH08236502A (ja) | 1995-02-27 | 1995-02-27 | 層間絶縁膜の平坦化方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236502A true JPH08236502A (ja) | 1996-09-13 |
Family
ID=12512165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3796195A Pending JPH08236502A (ja) | 1995-02-27 | 1995-02-27 | 層間絶縁膜の平坦化方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236502A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344659A (ja) * | 2005-06-07 | 2006-12-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2007134434A (ja) * | 2005-11-09 | 2007-05-31 | Tokyo Electron Ltd | 塗布膜の成膜方法及びその装置 |
-
1995
- 1995-02-27 JP JP3796195A patent/JPH08236502A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344659A (ja) * | 2005-06-07 | 2006-12-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7884413B2 (en) | 2005-06-07 | 2011-02-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2007134434A (ja) * | 2005-11-09 | 2007-05-31 | Tokyo Electron Ltd | 塗布膜の成膜方法及びその装置 |
| JP4587481B2 (ja) * | 2005-11-09 | 2010-11-24 | 東京エレクトロン株式会社 | 塗布膜の成膜方法及びその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4180741B2 (ja) | 半導体素子の製造方法 | |
| JPH06283485A (ja) | 半導体装置の製造方法 | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| KR100727439B1 (ko) | 금속 배선 형성 방법 | |
| US6080660A (en) | Via structure and method of manufacture | |
| JPH08236502A (ja) | 層間絶縁膜の平坦化方法及び半導体装置の製造方法 | |
| US5804514A (en) | Method of planarizing a film of a semiconductor device | |
| KR100256055B1 (ko) | 평탄화 개선을 위한 반도체 장치 제조 방법 | |
| KR20030052665A (ko) | 나노 크기의 스페이스 패턴 형성 방법 | |
| KR0179564B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| US6960496B2 (en) | Method of damascene process flow | |
| KR100532737B1 (ko) | 반도체 제조 공정에서의 반사방지막 형성 방법 | |
| JP2570154B2 (ja) | 半導体装置の製造方法 | |
| US20040142553A1 (en) | Methods of manufacturing semiconductor devices | |
| JPH05175342A (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| KR100197124B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR20030052664A (ko) | 나노 크기의 금속 배선 패턴 형성 방법 | |
| JP3355835B2 (ja) | 絶縁膜の形成方法 | |
| KR100685618B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH04142065A (ja) | 半導体装置の製造方法 | |
| KR100265835B1 (ko) | 반도체소자의금속배선형성방법 | |
| US6812128B2 (en) | Method of manufacturing multilayer structured semiconductor device | |
| US20050136664A1 (en) | Novel process for improved hot carrier injection | |
| JP2005243978A (ja) | 半導体素子の製造方法 |