JPH06283485A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06283485A JPH06283485A JP5069683A JP6968393A JPH06283485A JP H06283485 A JPH06283485 A JP H06283485A JP 5069683 A JP5069683 A JP 5069683A JP 6968393 A JP6968393 A JP 6968393A JP H06283485 A JPH06283485 A JP H06283485A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- fluorine
- polishing
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 83
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 83
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 49
- 239000011737 fluorine Substances 0.000 claims abstract description 49
- 238000005498 polishing Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 18
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract 12
- 238000000151 deposition Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- 239000010703 silicon Substances 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 12
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 37
- 238000007796 conventional method Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 150000002222 fluorine compounds Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012047 saturated solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】この発明は、弗素を含有する酸化珪素膜をスト
ッパ−としたポリッシング技術により、絶対的に平坦化
する。 【構成】シリコン基板21の表面上に第１乃至第４の配線
22〜25を設け、これら配線22〜25およびシリコン基板21
の上に弗素を含有する酸化珪素膜26を設け、この弗素を
含有する酸化珪素膜26の上に弗素を含有しない酸化珪素
膜27を設ける。次に、弗素を含有しない酸化珪素膜27
を、所定の時間、ポリッシングすることにより平坦化す
る。この際、弗素を含有する酸化珪素膜26は弗素を含有
しない酸化珪素膜27に比べてポリッシング速度が遅いた
め、前記酸化珪素膜27の表面を研磨する際に前記酸化珪
素膜26はストッパ−の役割を果たす。従って、前記酸化
珪素膜27を絶対的に平坦化することができる。
ッパ−としたポリッシング技術により、絶対的に平坦化
する。 【構成】シリコン基板21の表面上に第１乃至第４の配線
22〜25を設け、これら配線22〜25およびシリコン基板21
の上に弗素を含有する酸化珪素膜26を設け、この弗素を
含有する酸化珪素膜26の上に弗素を含有しない酸化珪素
膜27を設ける。次に、弗素を含有しない酸化珪素膜27
を、所定の時間、ポリッシングすることにより平坦化す
る。この際、弗素を含有する酸化珪素膜26は弗素を含有
しない酸化珪素膜27に比べてポリッシング速度が遅いた
め、前記酸化珪素膜27の表面を研磨する際に前記酸化珪
素膜26はストッパ−の役割を果たす。従って、前記酸化
珪素膜27を絶対的に平坦化することができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関するもので、特に凹凸部を有する表面上に形成さ
れた酸化珪素膜を平坦化する工程に使用されるものであ
る。
法に関するもので、特に凹凸部を有する表面上に形成さ
れた酸化珪素膜を平坦化する工程に使用されるものであ
る。
【０００２】
【従来の技術】従来の半導体装置の製造工程において、
シリコン基板の上に凸状構造物、例えば電極、キャパシ
タ、配線等を設ける工程、またはシリコン基板の上に凹
状構造物、例えばトレンチ、コンタクトホ−ル等を設け
る工程が広く使用されている。これらの凹凸状構造物の
上には酸化珪素膜が形成され、この酸化珪素膜における
凹凸部を平坦化する方法としては、一般にエッチバック
やリフロ−が用いられている。しかしながら、前記エッ
チバック、リフロ−という方法では、前記酸化珪素膜を
完全に平坦化することができない。このため、表面に凹
凸が残ることにより、後工程に様々な制約を与えてい
る。
シリコン基板の上に凸状構造物、例えば電極、キャパシ
タ、配線等を設ける工程、またはシリコン基板の上に凹
状構造物、例えばトレンチ、コンタクトホ−ル等を設け
る工程が広く使用されている。これらの凹凸状構造物の
上には酸化珪素膜が形成され、この酸化珪素膜における
凹凸部を平坦化する方法としては、一般にエッチバック
やリフロ−が用いられている。しかしながら、前記エッ
チバック、リフロ−という方法では、前記酸化珪素膜を
完全に平坦化することができない。このため、表面に凹
凸が残ることにより、後工程に様々な制約を与えてい
る。
【０００３】図４および図５は、従来の半導体装置の製
造方法を示す断面図である。シリコン基板１の表面上に
は第１の電極２、第２の電極３、第３の電極４、第４の
電極５が設けられ、これら電極２〜５およびシリコン基
板１の上には酸化珪素膜６が堆積される。この酸化珪素
膜６の上には例えばスピン塗布法によりレジスト７が塗
布される。この際、電極相互の間隔の広い部分である第
３の電極４及び第４の電極５相互間の上および電極の幅
の広い部分である第４の電極５の上方それぞれに位置す
るレジスト７の厚さは、第１乃至第３の電極２〜４の上
方に位置するレジスト７の厚さより薄くなってしうま
う。
造方法を示す断面図である。シリコン基板１の表面上に
は第１の電極２、第２の電極３、第３の電極４、第４の
電極５が設けられ、これら電極２〜５およびシリコン基
板１の上には酸化珪素膜６が堆積される。この酸化珪素
膜６の上には例えばスピン塗布法によりレジスト７が塗
布される。この際、電極相互の間隔の広い部分である第
３の電極４及び第４の電極５相互間の上および電極の幅
の広い部分である第４の電極５の上方それぞれに位置す
るレジスト７の厚さは、第１乃至第３の電極２〜４の上
方に位置するレジスト７の厚さより薄くなってしうま
う。
【０００４】この後、図５に示すように、前記酸化珪素
膜６を平坦化するために、前記レジスト７および酸化珪
素膜６はエッチバックされる。この結果、第３、第４の
電極４、５相互間および第４の電極５の上それぞれに位
置する酸化珪素膜６の厚さは、第１乃至第３の電極２〜
４の上に位置する酸化珪素膜６の厚さより薄くなってし
まう。すなわち、レジスト７が厚く塗布された酸化珪素
膜６はエッチバック後の厚さも厚くなり、レジスト７が
薄く塗布された酸化珪素膜６はエッチバック後の厚さも
薄くなる。したがって、上記の方法により平坦化した酸
化珪素膜６にはかなりの凹凸が残る。
膜６を平坦化するために、前記レジスト７および酸化珪
素膜６はエッチバックされる。この結果、第３、第４の
電極４、５相互間および第４の電極５の上それぞれに位
置する酸化珪素膜６の厚さは、第１乃至第３の電極２〜
４の上に位置する酸化珪素膜６の厚さより薄くなってし
まう。すなわち、レジスト７が厚く塗布された酸化珪素
膜６はエッチバック後の厚さも厚くなり、レジスト７が
薄く塗布された酸化珪素膜６はエッチバック後の厚さも
薄くなる。したがって、上記の方法により平坦化した酸
化珪素膜６にはかなりの凹凸が残る。
【０００５】図６および図７は、他の従来の半導体装置
の製造方法を示す断面図である。シリコン基板１１の表
面上には第１乃至第４の電極１２〜１５が設けられ、こ
れら電極１２〜１５およびシリコン基板１１の上にはＢ
ＰＳＧ(Boron Phosphorous Silicon Glass) 膜１６が堆
積される。
の製造方法を示す断面図である。シリコン基板１１の表
面上には第１乃至第４の電極１２〜１５が設けられ、こ
れら電極１２〜１５およびシリコン基板１１の上にはＢ
ＰＳＧ(Boron Phosphorous Silicon Glass) 膜１６が堆
積される。
【０００６】この後、図７に示すように、前記ＢＰＳＧ
膜１６は、加熱によってリフロ−されることにより、平
坦化される。この結果は、図４、図５に示す従来の半導
体装置の製造方法と同様になる。すなわち、電極相互の
間隔の広い部分および幅の広い電極の上それぞれに位置
するＢＰＳＧ膜１６の厚さは、幅の狭い電極の上に位置
するＢＰＳＧ膜１６の厚さより薄く形成される。このた
め、平坦化したＢＰＳＧ膜１６の表面にはかなりの凹凸
が残る。
膜１６は、加熱によってリフロ−されることにより、平
坦化される。この結果は、図４、図５に示す従来の半導
体装置の製造方法と同様になる。すなわち、電極相互の
間隔の広い部分および幅の広い電極の上それぞれに位置
するＢＰＳＧ膜１６の厚さは、幅の狭い電極の上に位置
するＢＰＳＧ膜１６の厚さより薄く形成される。このた
め、平坦化したＢＰＳＧ膜１６の表面にはかなりの凹凸
が残る。
【０００７】
【発明が解決しようとする課題】ところで、近年のサブ
ミクロンデバイスでは、集積度が向上しているため、半
導体チップ内において中心部分と周辺部分の高低差が大
きくなっているとともに、配線の幅も非常に狭くなって
いる。このような状況では、上述したように、絶縁膜を
平坦化しても表面に凹凸が残ると、前記絶縁膜上に配線
等を形成する際に深刻な問題となる。すなわち、前記絶
縁膜の上に配線層を堆積し、この配線層をパタ−ニング
すると、パタ−ンの露光の際に焦点が合わず、パタ−ニ
ングされた配線の形状が乱れ、きれいにパタ−ニングす
ることができない。この結果、配線オ−プン等の不良が
発生するなど、電気的特性に悪影響を及ぼす。
ミクロンデバイスでは、集積度が向上しているため、半
導体チップ内において中心部分と周辺部分の高低差が大
きくなっているとともに、配線の幅も非常に狭くなって
いる。このような状況では、上述したように、絶縁膜を
平坦化しても表面に凹凸が残ると、前記絶縁膜上に配線
等を形成する際に深刻な問題となる。すなわち、前記絶
縁膜の上に配線層を堆積し、この配線層をパタ−ニング
すると、パタ−ンの露光の際に焦点が合わず、パタ−ニ
ングされた配線の形状が乱れ、きれいにパタ−ニングす
ることができない。この結果、配線オ−プン等の不良が
発生するなど、電気的特性に悪影響を及ぼす。
【０００８】この発明は上記のような事情を考慮してな
されたものであり、その目的は、弗素を含有する酸化珪
素膜をストッパ−としたポリッシング技術により、絶対
的に平坦化することができる半導体装置の製造方法を提
供することにある。
されたものであり、その目的は、弗素を含有する酸化珪
素膜をストッパ−としたポリッシング技術により、絶対
的に平坦化することができる半導体装置の製造方法を提
供することにある。
【０００９】
【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体基板の上方の凹凸部を有する表面
に弗素を含有する酸化珪素膜を堆積する工程と、前記弗
素を含有する酸化珪素膜の上に弗素を含有しない酸化珪
素膜を堆積する工程と、前記弗素を含有する酸化珪素膜
をストッパ−として、前記弗素を含有しない酸化珪素膜
をポリッシングすることにより、前記弗素を含有しない
酸化珪素膜を平坦化する工程とを具備することを特徴と
している。
解決するため、半導体基板の上方の凹凸部を有する表面
に弗素を含有する酸化珪素膜を堆積する工程と、前記弗
素を含有する酸化珪素膜の上に弗素を含有しない酸化珪
素膜を堆積する工程と、前記弗素を含有する酸化珪素膜
をストッパ−として、前記弗素を含有しない酸化珪素膜
をポリッシングすることにより、前記弗素を含有しない
酸化珪素膜を平坦化する工程とを具備することを特徴と
している。
【００１０】
【作用】この発明は、半導体基板の上方の凹凸部を有す
る表面に弗素を含有する酸化珪素膜を堆積し、前記弗素
を含有する酸化珪素膜の上に弗素を含有しない酸化珪素
膜を堆積し、この弗素を含有しない酸化珪素膜をポリッ
シングしている。この際、前記弗素を含有しない酸化珪
素膜より前記弗素を含有する酸化珪素膜の方がポリッシ
ング速度が遅いため、前記弗素を含有する酸化珪素膜を
ストッパ−として作用させることができる。このため、
前記弗素を含有しない酸化珪素膜を絶対的に平坦化する
ことができる。
る表面に弗素を含有する酸化珪素膜を堆積し、前記弗素
を含有する酸化珪素膜の上に弗素を含有しない酸化珪素
膜を堆積し、この弗素を含有しない酸化珪素膜をポリッ
シングしている。この際、前記弗素を含有しない酸化珪
素膜より前記弗素を含有する酸化珪素膜の方がポリッシ
ング速度が遅いため、前記弗素を含有する酸化珪素膜を
ストッパ−として作用させることができる。このため、
前記弗素を含有しない酸化珪素膜を絶対的に平坦化する
ことができる。
【００１１】
【実施例】以下、図面を参照してこの発明の一実施例に
ついて説明する。
ついて説明する。
【００１２】図１および図２は、この発明の実施例によ
る半導体装置の製造方法を示す断面図である。先ず、シ
リコン基板２１の表面上にはパタ−ニングされた第１の
配線２２、第２の配線２３、第３の配線２４、第４の配
線２５が設けられる。これら配線２２〜２５およびシリ
コン基板２１の上には弗素を含有する酸化珪素膜２６、
例えば弗素化合物ガスであるＮＦ3 を添加してＴＥＯＳ
原料ガスを用いてプラズマＣＶＤ法で成膜した弗素を
０．１重量パ−セント以上含有するＳｉＯ2 膜が設けら
れる。この弗素を含有する酸化珪素膜２６の上には弗素
を含有しない酸化珪素膜２７、例えば弗素化合物ガスで
あるＮＦ3 を添加しないＴＥＯＳ原料ガスを用いてプラ
ズマＣＶＤ法で成膜した弗素を０．１重量パ−セント以
上含有しないＳｉＯ2 膜が設けられる。この弗素を含有
しない酸化珪素膜２７は、前記配線２２〜２５より高く
堆積されている。
る半導体装置の製造方法を示す断面図である。先ず、シ
リコン基板２１の表面上にはパタ−ニングされた第１の
配線２２、第２の配線２３、第３の配線２４、第４の配
線２５が設けられる。これら配線２２〜２５およびシリ
コン基板２１の上には弗素を含有する酸化珪素膜２６、
例えば弗素化合物ガスであるＮＦ3 を添加してＴＥＯＳ
原料ガスを用いてプラズマＣＶＤ法で成膜した弗素を
０．１重量パ−セント以上含有するＳｉＯ2 膜が設けら
れる。この弗素を含有する酸化珪素膜２６の上には弗素
を含有しない酸化珪素膜２７、例えば弗素化合物ガスで
あるＮＦ3 を添加しないＴＥＯＳ原料ガスを用いてプラ
ズマＣＶＤ法で成膜した弗素を０．１重量パ−セント以
上含有しないＳｉＯ2 膜が設けられる。この弗素を含有
しない酸化珪素膜２７は、前記配線２２〜２５より高く
堆積されている。
【００１３】この後、図２に示すように、前記弗素を含
有しない酸化珪素膜２７は、所定の時間、ポリッシング
することにより平坦化される。この際、弗素を含有する
酸化珪素膜２６の表面までポリッシングされた時点で、
ポリッシング速度が遅くなる。すなわち、弗素を含有す
る酸化珪素膜２６は弗素を含有しない酸化珪素膜２７に
比べてポリッシング速度が遅いため、前記酸化珪素膜２
７の表面を研磨する際に前記酸化珪素膜２６はストッパ
−の役割を果たすものである。このため、弗素を含有す
る酸化珪素膜２６がポリッシングされはじめると、相対
的にはポリッシング速度が停止したような状態になる。
このとき、ポリッシングは終了され、弗素を含有する酸
化珪素膜２６の表面に高さのそろったほぼ完全に平坦化
された酸化珪素膜２６、２７の表面が得られる。
有しない酸化珪素膜２７は、所定の時間、ポリッシング
することにより平坦化される。この際、弗素を含有する
酸化珪素膜２６の表面までポリッシングされた時点で、
ポリッシング速度が遅くなる。すなわち、弗素を含有す
る酸化珪素膜２６は弗素を含有しない酸化珪素膜２７に
比べてポリッシング速度が遅いため、前記酸化珪素膜２
７の表面を研磨する際に前記酸化珪素膜２６はストッパ
−の役割を果たすものである。このため、弗素を含有す
る酸化珪素膜２６がポリッシングされはじめると、相対
的にはポリッシング速度が停止したような状態になる。
このとき、ポリッシングは終了され、弗素を含有する酸
化珪素膜２６の表面に高さのそろったほぼ完全に平坦化
された酸化珪素膜２６、２７の表面が得られる。
【００１４】図３は、各種酸化珪素膜のポリッシング速
度を示すものである。珪弗化水素酸の飽和溶液中からの
酸化珪素析出反応により成膜した酸化珪素膜は、４重量
パ−セント程度の弗素が含有されているものである。Ｆ
添加ＴＥＯＳ原料ガスを用いてプラズマＣＶＤ法で成膜
した酸化珪素膜は、１重量パ−セント程度の弗素が含有
されているものである。
度を示すものである。珪弗化水素酸の飽和溶液中からの
酸化珪素析出反応により成膜した酸化珪素膜は、４重量
パ−セント程度の弗素が含有されているものである。Ｆ
添加ＴＥＯＳ原料ガスを用いてプラズマＣＶＤ法で成膜
した酸化珪素膜は、１重量パ−セント程度の弗素が含有
されているものである。
【００１５】上記実施例によれば、第１乃至第４の配線
２２〜２５およびシリコン基板２１の上に弗素を含有す
る酸化珪素膜２６を堆積し、この酸化珪素膜２６の上に
弗素を含有しない酸化珪素膜２７を堆積し、この酸化珪
素膜２７をポリッシングにより所定の時間、研磨してい
る。この際、前記弗素を含有する酸化珪素膜２６がポリ
ッシングのストッパ−として作用する。つまり、図３に
示すように、弗素を含有する酸化珪素膜のポリッシング
速度は弗素を含有しない酸化珪素膜のそれより大変遅い
ため、弗素を含有しない酸化珪素膜はストッパ−として
作用する。したがって、前記酸化珪素膜２７を研磨する
厚さ、即ちポリッシング量はポリッシングする時間によ
り制御されるため、前記酸化珪素膜２６がポリッシング
されはじめると、ポリッシング速度が大変遅くなる。こ
れにより、前記酸化珪素膜２７のポリッシング量を精度
良く制御することができ、ポリッシング後のウェ−ハ面
内での均一性も確保しやすくなる。
２２〜２５およびシリコン基板２１の上に弗素を含有す
る酸化珪素膜２６を堆積し、この酸化珪素膜２６の上に
弗素を含有しない酸化珪素膜２７を堆積し、この酸化珪
素膜２７をポリッシングにより所定の時間、研磨してい
る。この際、前記弗素を含有する酸化珪素膜２６がポリ
ッシングのストッパ−として作用する。つまり、図３に
示すように、弗素を含有する酸化珪素膜のポリッシング
速度は弗素を含有しない酸化珪素膜のそれより大変遅い
ため、弗素を含有しない酸化珪素膜はストッパ−として
作用する。したがって、前記酸化珪素膜２７を研磨する
厚さ、即ちポリッシング量はポリッシングする時間によ
り制御されるため、前記酸化珪素膜２６がポリッシング
されはじめると、ポリッシング速度が大変遅くなる。こ
れにより、前記酸化珪素膜２７のポリッシング量を精度
良く制御することができ、ポリッシング後のウェ−ハ面
内での均一性も確保しやすくなる。
【００１６】また、弗素を含有する酸化珪素膜２６は弗
素を含有しない酸化珪素膜２７に比べて比誘電率が小さ
く、配線２２〜２５相互間の電気容量を低く抑えること
ができる。このため、層間絶縁膜としての特性に優れて
いるので、弗素を含有する酸化珪素膜２６を層間絶縁膜
として用いることにより、半導体装置の性能、即ち半導
体装置の処理能力等を向上させることができる。
素を含有しない酸化珪素膜２７に比べて比誘電率が小さ
く、配線２２〜２５相互間の電気容量を低く抑えること
ができる。このため、層間絶縁膜としての特性に優れて
いるので、弗素を含有する酸化珪素膜２６を層間絶縁膜
として用いることにより、半導体装置の性能、即ち半導
体装置の処理能力等を向上させることができる。
【００１７】また、通常、絶縁膜としてよく酸化珪素膜
が使用される。この場合、ポリッシングによる平坦化の
際のストッパ−として窒化シリコン膜などが用いられ
る。しかし、窒化シリコン膜をわざわざ成膜・パタ−ニ
ングして工程が増えること、またその後の工程が煩雑に
なることを考えると、上記実施例のように酸化珪素膜自
身でストッパ−の役割を果たす材質を使用することが効
果的である。すなわち、窒化シリコン膜等の異なる材質
のストッパ−をわざわざ成膜する必要がないので工程数
が増えることなく、その後の工程でも層間膜中に窒化シ
リコン膜が存在するための特別な処理も必要ない。
が使用される。この場合、ポリッシングによる平坦化の
際のストッパ−として窒化シリコン膜などが用いられ
る。しかし、窒化シリコン膜をわざわざ成膜・パタ−ニ
ングして工程が増えること、またその後の工程が煩雑に
なることを考えると、上記実施例のように酸化珪素膜自
身でストッパ−の役割を果たす材質を使用することが効
果的である。すなわち、窒化シリコン膜等の異なる材質
のストッパ−をわざわざ成膜する必要がないので工程数
が増えることなく、その後の工程でも層間膜中に窒化シ
リコン膜が存在するための特別な処理も必要ない。
【００１８】尚、上記実施例では、シリコン基板２１表
面に凹凸構造をもたらすものとして、凸部に第１乃至第
４の配線２２〜２５を用いているが、シリコン基板２１
表面に凹凸構造をもたらす凸部として他のものを用いる
ことも可能であり、例えば電極、キャパシタを用いるこ
とも可能である。また、シリコン基板２１表面に凹凸構
造をもたらすものはトレンチまたはコンタクトホ−ルと
いった凹状構造のものであっても良い。
面に凹凸構造をもたらすものとして、凸部に第１乃至第
４の配線２２〜２５を用いているが、シリコン基板２１
表面に凹凸構造をもたらす凸部として他のものを用いる
ことも可能であり、例えば電極、キャパシタを用いるこ
とも可能である。また、シリコン基板２１表面に凹凸構
造をもたらすものはトレンチまたはコンタクトホ−ルと
いった凹状構造のものであっても良い。
【００１９】
【発明の効果】以上説明したようにこの発明によれば、
弗素を含有する酸化珪素膜をストッパ−として、弗素を
含有しない酸化珪素膜をポリッシングすることにより平
坦化している。したがって、弗素を含有する酸化珪素膜
をストッパ−としたポリッシング技術により、絶対的に
平坦化することができる。
弗素を含有する酸化珪素膜をストッパ−として、弗素を
含有しない酸化珪素膜をポリッシングすることにより平
坦化している。したがって、弗素を含有する酸化珪素膜
をストッパ−としたポリッシング技術により、絶対的に
平坦化することができる。
【図１】この発明の実施例による半導体装置の製造方法
を示す断面図。
を示す断面図。
【図２】この発明の実施例による半導体装置の製造方法
を示すものであり、図１の次の工程を示す断面図。
を示すものであり、図１の次の工程を示す断面図。
【図３】各種酸化珪素膜のポリッシング速度を示す図。
【図４】従来の半導体装置の製造方法を示す断面図。
【図５】従来の半導体装置の製造方法を示すものであ
り、図３の次の工程を示す断面図。
り、図３の次の工程を示す断面図。
【図６】他の従来の半導体装置の製造方法を示す断面
図。
図。
【図７】他の従来の半導体装置の製造方法を示すもので
あり、図５の次の工程を示す断面図。
あり、図５の次の工程を示す断面図。
21…シリコン基板、22…第１の配線、23…第２の配線、
24…第３の配線、25…第４の配線、26…弗素を含有する
酸化珪素膜、27…弗素を含有しない酸化珪素膜
24…第３の配線、25…第４の配線、26…弗素を含有する
酸化珪素膜、27…弗素を含有しない酸化珪素膜
Claims (1)
- 【請求項１】 凹凸部を有する半導体基板表面に弗素を
含有する酸化珪素膜を堆積する工程と、 前記弗素を含有する酸化珪素膜の上に弗素を含有しない
酸化珪素膜を堆積する工程と、 前記弗素を含有する酸化珪素膜をストッパ−として、前
記弗素を含有しない酸化珪素膜をポリッシングすること
により、前記凹凸部を有する半導体基板表面を平坦化す
る工程と、 を具備することを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06968393A JP3152788B2 (ja) | 1993-03-29 | 1993-03-29 | 半導体装置の製造方法 |
| KR1019940006356A KR0127259B1 (ko) | 1993-03-29 | 1994-03-29 | 반도체장치의 제조방법 |
| US08/547,581 US5578531A (en) | 1993-03-29 | 1995-10-24 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06968393A JP3152788B2 (ja) | 1993-03-29 | 1993-03-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283485A true JPH06283485A (ja) | 1994-10-07 |
| JP3152788B2 JP3152788B2 (ja) | 2001-04-03 |
Family
ID=13409919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06968393A Expired - Fee Related JP3152788B2 (ja) | 1993-03-29 | 1993-03-29 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5578531A (ja) |
| JP (1) | JP3152788B2 (ja) |
| KR (1) | KR0127259B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057242A (en) * | 1996-03-29 | 2000-05-02 | Nec Corporation | Flat interlayer insulating film suitable for multi-layer wiring |
| KR100399903B1 (ko) * | 1996-12-30 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자 제조시의 층간 평탄화방법 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0134108B1 (ko) * | 1994-06-30 | 1998-04-20 | 김주용 | 반도체 소자의 제조방법 |
| US6127629A (en) * | 1994-10-03 | 2000-10-03 | Ford Global Technologies, Inc. | Hermetically sealed microelectronic device and method of forming same |
| JPH09129727A (ja) * | 1995-10-30 | 1997-05-16 | Nec Corp | 半導体装置及びその製造方法 |
| US6157083A (en) * | 1996-06-03 | 2000-12-05 | Nec Corporation | Fluorine doping concentrations in a multi-structure semiconductor device |
| US5763021A (en) * | 1996-12-13 | 1998-06-09 | Cypress Semiconductor Corporation | Method of forming a dielectric film |
| US6048803A (en) * | 1997-08-19 | 2000-04-11 | Advanced Microdevices, Inc. | Method of fabricating a semiconductor device having fluorine bearing oxide between conductive lines |
| KR100419878B1 (ko) * | 1997-12-11 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| JP3132557B2 (ja) * | 1998-04-03 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6383404B1 (en) | 1998-08-19 | 2002-05-07 | Hoya Corporation | Glass substrate for magnetic recording medium, magnetic recording medium, and method of manufacturing the same |
| US6274933B1 (en) * | 1999-01-26 | 2001-08-14 | Agere Systems Guardian Corp. | Integrated circuit device having a planar interlevel dielectric layer |
| TW482932B (en) * | 1999-07-05 | 2002-04-11 | Matsushita Electric Ind Co Ltd | Chemical adsorbate compound, organic film, liquid crystal alignment film, and liquid crystal display device utilizing the chemical adsorbate compound |
| KR100557577B1 (ko) * | 2002-12-07 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체소자의 형성 방법 |
| CN102820256A (zh) * | 2011-06-08 | 2012-12-12 | 无锡华润上华半导体有限公司 | 一种金属间介质层的制备方法 |
| CN103094194B (zh) * | 2011-11-01 | 2016-01-13 | 无锡华润上华科技有限公司 | 金属层间介质的形成方法及金属层间介质结构 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4652334A (en) * | 1986-03-06 | 1987-03-24 | General Motors Corporation | Method for patterning silicon dioxide with high resolution in three dimensions |
| US5106770A (en) * | 1990-11-16 | 1992-04-21 | Gte Laboratories Incorporated | Method of manufacturing semiconductor devices |
| JP2697315B2 (ja) * | 1991-01-23 | 1998-01-14 | 日本電気株式会社 | フッ素含有シリコン酸化膜の形成方法 |
| US5169491A (en) * | 1991-07-29 | 1992-12-08 | Micron Technology, Inc. | Method of etching SiO2 dielectric layers using chemical mechanical polishing techniques |
| JPH05226480A (ja) * | 1991-12-04 | 1993-09-03 | Nec Corp | 半導体装置の製造方法 |
| US5302551A (en) * | 1992-05-11 | 1994-04-12 | National Semiconductor Corporation | Method for planarizing the surface of an integrated circuit over a metal interconnect layer |
| US5272117A (en) * | 1992-12-07 | 1993-12-21 | Motorola, Inc. | Method for planarizing a layer of material |
-
1993
- 1993-03-29 JP JP06968393A patent/JP3152788B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-29 KR KR1019940006356A patent/KR0127259B1/ko not_active IP Right Cessation
-
1995
- 1995-10-24 US US08/547,581 patent/US5578531A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057242A (en) * | 1996-03-29 | 2000-05-02 | Nec Corporation | Flat interlayer insulating film suitable for multi-layer wiring |
| KR100399903B1 (ko) * | 1996-12-30 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자 제조시의 층간 평탄화방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940022737A (ko) | 1994-10-21 |
| US5578531A (en) | 1996-11-26 |
| JP3152788B2 (ja) | 2001-04-03 |
| KR0127259B1 (ko) | 1998-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753967A (en) | Damascene process for reduced feature size | |
| US5670423A (en) | Method for using disposable hard mask for gate critical dimension control | |
| JP3152788B2 (ja) | 半導体装置の製造方法 | |
| US7252778B2 (en) | Etching method and etching device | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH0779132B2 (ja) | トレンチ素子分離膜製造方法 | |
| US6235653B1 (en) | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer | |
| US6251788B1 (en) | Method of integrated circuit polishing without dishing effects | |
| US6020265A (en) | Method for forming a planar intermetal dielectric layer | |
| US6218266B1 (en) | Method of fabricating electronic devices of the type including smoothing process using polishing | |
| US7259093B2 (en) | Methods of forming a conductive contact through a dielectric | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0697159A (ja) | 半導体装置の製造方法 | |
| US6191042B1 (en) | Method of forming node contact opening | |
| JP3274324B2 (ja) | 半導体装置の製造方法 | |
| US5981385A (en) | Dimple elimination in a tungsten etch back process by reverse image patterning | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| JP2570997B2 (ja) | 半導体装置の多層配線構造及び半導体装置の製造方法 | |
| JPS59136934A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| US6127259A (en) | Phosphoric acid process for removal of contact BARC layer | |
| JPH07147278A (ja) | 半導体装置の製造方法 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| US6624076B1 (en) | Semiconductor device and method for fabricating the same | |
| JPH0273652A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |