CN103094194B - 金属层间介质的形成方法及金属层间介质结构 - Google Patents
金属层间介质的形成方法及金属层间介质结构 Download PDFInfo
- Publication number
- CN103094194B CN103094194B CN201110341218.XA CN201110341218A CN103094194B CN 103094194 B CN103094194 B CN 103094194B CN 201110341218 A CN201110341218 A CN 201110341218A CN 103094194 B CN103094194 B CN 103094194B
- Authority
- CN
- China
- Prior art keywords
- metal
- rich oxide
- silicon rich
- layer
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及一种金属层间介质的形成方法,包括下列步骤:步骤A,向晶圆片的金属层上淀积富硅氧化物,形成富硅氧化层;步骤B,在所述富硅氧化层上淀积掺杂氟的硅玻璃,形成掺氟硅玻璃层;步骤C,在所述掺氟硅玻璃层上淀积未掺杂的硅玻璃,形成未掺杂硅玻璃层;步骤D,对所述晶圆片形成了所述未掺杂硅玻璃层的一面进行化学机械研磨。本发明还涉及一种金属层间介质结构。本发明利用填充性能较好的掺杂氟的硅玻璃填充IMD(inter-metal?dielectric)的底部,同时利用未掺杂的硅玻璃作为掺氟硅玻璃层的阻挡层,防止氟的扩散出。在保证填充质量的同时,需要的工序较少,节省了成本,提高了生产效率。
Description
【技术领域】
本发明涉及半导体制造领域,尤其涉及一种金属层间介质的形成方法,还涉及一种金属层间介质结构。
【背景技术】
随着集成电路工艺技术的发展,集成电路的尺寸也在不断按照摩尔定律减小,这就要求不断有新的工艺技术来支持不断提升的产品要求,尤其是针对后段工艺线宽的要求更是严格。对于现有的金属层间介质(inter-metaldielectric,IMD)的淀积制造,铝(AL)制程工艺对于填充高宽比较大的结构,业界目前采用的膜层堆叠(filmstack)结构已经不能满足产品要求。
业界传统的铝线后段制程工艺,对于填充高宽比较大的结构,一般采用下面两种工艺:
1.淀积富硅氧化物(SRO)+高密度等离子体淀积未掺杂的硅玻璃(HDPUSG)+金属层间介质化学机械研磨(IMDCMP)。
2.淀积富硅氧化物(SRO)+高密度等离子体淀积掺杂氟的硅玻璃(HDPFSG)+等离子增强型淀积掺杂氟的硅玻璃(PEFSG)+金属层间介质化学机械研磨(IMDCMP)+等离子增强型淀积正硅酸乙酯(PETEOS)。
图1是一种传统的金属层间介质淀积后的结构示意图。第1种工艺对于填充高宽比(即图1中h/w)大于2的结构,容易出现明显的空洞(void),这样器件在后续的制造金属通孔(VIAtoMetal)的工艺中,很容易导致钨塞进入空洞中,造成金属桥连(metalbridge)或引起其他可靠性问题。
第2种工艺由于淀积了掺氟的硅玻璃,因此需要加盖一层正硅酸乙酯防止氟扩散出(diffuseout)而结晶形成泡状物,这导致工艺的步骤较多,增加了成本并降低了生产效率。
【发明内容】
基于此,有必要提供一种成本较低,又能够解决空洞问题的金属层间介质的形成方法。
一种金属层间介质的形成方法,包括下列步骤:步骤A,向晶圆片的金属层上淀积富硅氧化物,形成富硅氧化层;步骤B,在所述富硅氧化层上淀积掺杂氟的硅玻璃,形成掺氟硅玻璃层;步骤C,在所述掺氟硅玻璃层上淀积未掺杂的硅玻璃,形成未掺杂硅玻璃层;步骤D,对所述晶圆片形成了所述未掺杂硅玻璃层的一面进行化学机械研磨。
优选的,所述金属层的金属连线高宽比是2至2.9。
优选的,所述步骤B是采用高密度等离子体化学气相淀积掺杂氟的硅玻璃。
优选的,所述步骤C是采用高密度等离子体化学气相淀积未掺杂的硅玻璃。
还有必要提供一种使用上述金属层间介质的形成方法制造的金属层间介质结构。
一种金属层间介质结构,包括:富硅氧化层,材质为富硅氧化物,形成于晶圆片的金属层上;掺氟硅玻璃层,材质为掺杂氟的硅玻璃,形成于所述富硅氧化层上;未掺杂硅玻璃层,材质为未掺杂的硅玻璃,形成于所述掺氟硅玻璃层上。
优选的,所述金属层的金属连线高宽比是2至2.9。
优选的,所述掺氟硅玻璃层采用高密度等离子体化学气相淀积工艺形成,所述未掺杂硅玻璃层采用高密度等离子体化学气相淀积工艺形成。
上述金属层间介质的形成方法,利用填充性能较好的掺杂氟的硅玻璃填充IMD的底部,同时利用未掺杂的硅玻璃作为掺氟硅玻璃层的阻挡层,防止氟的扩散出。在保证填充质量的同时,需要的工序较少,节省了成本,提高了生产效率。
【附图说明】
图1是一种传统的金属层间介质淀积后的结构示意图;
图2是一实施例中金属层间介质的形成方法的流程图;
图3是采用了传统的淀积制造方法的金属层间介质在扫描电镜下的照片;
图4是采用了上述金属层间介质的形成方法制造的金属层间介质在扫描电镜下的照片。
【具体实施方式】
为使本发明的目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
图2是一实施例中金属层间介质的形成方法的流程图,包括下列步骤:
S210,向晶圆片的金属层上淀积富硅氧化物(SiliconRichOxide,SRO),形成富硅氧化层。该金属层可以是第一层M1(即覆盖于层间介质ILD上的金属层),也可以是其他任意一层金属层(即覆盖于金属层间介质IMD上的金属层)。需要指出的是,该富硅氧化层不仅覆盖于金属层上,同样也覆盖了金属层下方未被金属层覆盖的介电层。该介电层对于第一层金属层M1的情况是ILD(InterlayerDielectric),对于其他金属层则是IMD。在本实施例中,富硅氧化物的淀积采用化学气相淀积(ChemicalVaporDeposition,CVD)。
S220,在富硅氧化层上淀积掺杂氟的硅玻璃(FSG),形成掺氟硅玻璃层。在本实施例中,掺杂氟的硅玻璃的淀积采用高密度等离子体化学气相淀积(HDPCVD)。经研究和实验证明,采用高密度等离子体化学气相淀积掺杂氟的硅玻璃(FSG),其填充能力要比采用高密度等离子体化学气相淀积未掺杂的硅玻璃(USG)要好。
步骤230,在掺氟硅玻璃层上淀积未掺杂的硅玻璃,形成未掺杂硅玻璃层。在本实施例中,未掺杂的硅玻璃的淀积采用高密度等离子体化学气相淀积(HDPCVD)。经研究和实验证明,采用高密度等离子体化学气相淀积(HDPCVD)未掺杂的硅玻璃(FSG),其填充能力要比采用等离子增强型化学气相淀积(PECVD)未掺杂的硅玻璃(USG)要好。
步骤240,对晶圆片进行化学机械研磨。对晶圆片形成了未掺杂硅玻璃层的一面进行化学机械研磨。
富硅氧化层、掺氟硅玻璃层以及未掺杂硅玻璃层共同构成金属层间介质。
上述金属层间介质的形成方法,对于金属层的金属连线高宽比为2至2.9的情况效果较好。图3是采用了传统的淀积制造方法的金属层间介质在扫描电镜(SEM)下的照片,图4是采用了上述金属层间介质的形成方法制造的金属层间介质在扫描电镜下的照片。可以看到图3存在很多的空洞,而采用上述金属层间介质的形成方法后则不再存在空洞。
上述金属层间介质的形成方法,利用掺杂氟的硅玻璃(FSG)的填充能力较好,解决金属层间介质的底部的填充间题,又利用了高密度等离子体化学气相淀积未掺杂的硅玻璃(HDPUSG)的填充能力高于等离子增强型化学气相淀积掺杂氟的硅玻璃(PEFSG),使得填充效果好于背景技术中的第2种工艺。并且利用未掺杂的硅玻璃(USG)作为掺氟硅玻璃层的阻挡层,防止氟的扩散出,相对于背景技术中的第2种工艺节省了一道等离子增强型淀积正硅酸乙酯(PETEOS)的工序,节省了成本,提高了生产效率。
同时提供一种使用上述金属层间介质的形成方法制造的金属层间介质结构,包括:
富硅氧化层,材质为富硅氧化物,形成于晶圆片的金属层上。
掺氟硅玻璃层,材质为掺杂氟的硅玻璃,形成于富硅氧化层上。
未掺杂硅玻璃层,材质为未掺杂的硅玻璃,形成于掺氟硅玻璃层上。
其中掺氟硅玻璃层和未掺杂硅玻璃层采用高密度等离子体化学气相淀积工艺形成,金属层的金属连线高宽比是2至2.9。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (4)
1.一种金属层间介质的形成方法,包括下列步骤:
步骤A,向晶圆片的金属层上淀积富硅氧化物,形成富硅氧化层;所述富硅氧化层覆盖所述金属层,同时覆盖了金属层下方未被金属层覆盖的介电层,所述介电层是层间介质;所述金属层的金属连线高宽比是2至2.9,所述高宽比是指金属连线的高与相邻金属连线的间距的比值;
步骤B,采用高密度等离子体化学气相淀积在所述富硅氧化层上淀积掺杂氟的硅玻璃,形成掺氟硅玻璃层;
步骤C,在所述掺氟硅玻璃层上采用高密度等离子体化学气相淀积未掺杂的硅玻璃,形成未掺杂硅玻璃层;
步骤D,对所述晶圆片形成了所述未掺杂硅玻璃层的一面进行化学机械研磨。
2.一种金属层间介质的形成方法,包括下列步骤:
步骤A,向晶圆片的金属层上淀积富硅氧化物,形成富硅氧化层;所述富硅氧化层覆盖所述金属层,同时覆盖了金属层下方未被金属层覆盖的介电层,所述介电层是金属层间介质;所述金属层的金属连线高宽比是2至2.9,所述高宽比是指金属连线的高与相邻金属连线的间距的比值;
步骤B,采用高密度等离子体化学气相淀积在所述富硅氧化层上淀积掺杂氟的硅玻璃,形成掺氟硅玻璃层;
步骤C,在所述掺氟硅玻璃层上采用高密度等离子体化学气相淀积未掺杂的硅玻璃,形成未掺杂硅玻璃层;
步骤D,对所述晶圆片形成了所述未掺杂硅玻璃层的一面进行化学机械研磨。
3.一种金属层间介质结构,其特征在于,包括:
富硅氧化层,材质为富硅氧化物,形成于晶圆片的金属层上;所述富硅氧化层覆盖所述金属层,同时覆盖了金属层下方未被金属层覆盖的介电层,所述介电层是层间介质;所述金属层的金属连线高宽比是2至2.9,所述高宽比是指金属连线的高与相邻金属连线的间距的比值;
掺氟硅玻璃层,材质为掺杂氟的硅玻璃,采用高密度等离子体化学气相淀积形成于所述富硅氧化层上;
未掺杂硅玻璃层,材质为未掺杂的硅玻璃,采用高密度等离子体化学气相淀积工艺形成于所述掺氟硅玻璃层上。
4.一种金属层间介质结构,其特征在于,包括:
富硅氧化层,材质为富硅氧化物,形成于晶圆片的金属层上;所述富硅氧化层覆盖所述金属层,同时覆盖了金属层下方未被金属层覆盖的介电层,所述介电层是金属层间介质;所述金属层的金属连线高宽比是2至2.9,所述高宽比是指金属连线的高与相邻金属连线的间距的比值;
掺氟硅玻璃层,材质为掺杂氟的硅玻璃,采用高密度等离子体化学气相淀积形成于所述富硅氧化层上;
未掺杂硅玻璃层,材质为未掺杂的硅玻璃,采用高密度等离子体化学气相淀积工艺形成于所述掺氟硅玻璃层上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110341218.XA CN103094194B (zh) | 2011-11-01 | 2011-11-01 | 金属层间介质的形成方法及金属层间介质结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110341218.XA CN103094194B (zh) | 2011-11-01 | 2011-11-01 | 金属层间介质的形成方法及金属层间介质结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103094194A CN103094194A (zh) | 2013-05-08 |
CN103094194B true CN103094194B (zh) | 2016-01-13 |
Family
ID=48206608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110341218.XA Active CN103094194B (zh) | 2011-11-01 | 2011-11-01 | 金属层间介质的形成方法及金属层间介质结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103094194B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104637921B (zh) * | 2013-11-06 | 2019-03-19 | 无锡华润上华科技有限公司 | 一种半导体组件的非导电层结构及其制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5578531A (en) * | 1993-03-29 | 1996-11-26 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
CN1236978A (zh) * | 1998-05-26 | 1999-12-01 | 世大积体电路股份有限公司 | 形成平坦内金属介电层的方法 |
US6028013A (en) * | 1999-05-06 | 2000-02-22 | Vlsi Technology, Inc. | Moisture repellant integrated circuit dielectric material combination |
TW452923B (en) * | 1999-08-19 | 2001-09-01 | Lucent Technologies Inc | Diffusion preventing barrier layer in integrated circuit inter-metal layer dielectrics |
US6451687B1 (en) * | 2000-11-24 | 2002-09-17 | Chartered Semiconductor Manufacturing Ltd. | Intermetal dielectric layer for integrated circuits |
US6586347B1 (en) * | 2001-10-16 | 2003-07-01 | Taiwan Semiconductor Manufacturing Company | Method and structure to improve the reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and metal layers in semiconductor integrated circuits |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101740473B (zh) * | 2008-11-18 | 2012-12-12 | 中芯国际集成电路制造(上海)有限公司 | 层间介电层、互连结构及其制造方法 |
-
2011
- 2011-11-01 CN CN201110341218.XA patent/CN103094194B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5578531A (en) * | 1993-03-29 | 1996-11-26 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
CN1236978A (zh) * | 1998-05-26 | 1999-12-01 | 世大积体电路股份有限公司 | 形成平坦内金属介电层的方法 |
US6028013A (en) * | 1999-05-06 | 2000-02-22 | Vlsi Technology, Inc. | Moisture repellant integrated circuit dielectric material combination |
TW452923B (en) * | 1999-08-19 | 2001-09-01 | Lucent Technologies Inc | Diffusion preventing barrier layer in integrated circuit inter-metal layer dielectrics |
US6451687B1 (en) * | 2000-11-24 | 2002-09-17 | Chartered Semiconductor Manufacturing Ltd. | Intermetal dielectric layer for integrated circuits |
US6586347B1 (en) * | 2001-10-16 | 2003-07-01 | Taiwan Semiconductor Manufacturing Company | Method and structure to improve the reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and metal layers in semiconductor integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
CN103094194A (zh) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11495539B2 (en) | Interconnect structure with air-gaps | |
US8710660B2 (en) | Hybrid interconnect scheme including aluminum metal line in low-k dielectric | |
US8241991B2 (en) | Method for forming interconnect structure having airgap | |
US8072075B2 (en) | CuSiN/SiN diffusion barrier for copper in integrated-circuit devices | |
US10692758B1 (en) | Semiconductor device and method to fabricate the semiconductor device | |
CN103871964B (zh) | 互连线结构及其形成方法 | |
US10269634B2 (en) | Semiconductor device having voids and method of forming same | |
US20190326509A1 (en) | Embedded mram in interconnects and method for producing the same | |
US20110254139A1 (en) | Cmp-first damascene process scheme | |
CN102420107B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
CN101635273A (zh) | 一种钨栓塞的制备方法 | |
CN103094194B (zh) | 金属层间介质的形成方法及金属层间介质结构 | |
US6753269B1 (en) | Method for low k dielectric deposition | |
CN108807339B (zh) | 金属连线间形成空气隙的方法和金属连线结构 | |
CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
US10804145B2 (en) | Methods of fabricating semiconductor devices | |
CN102487038B (zh) | 铜互连结构及其形成方法 | |
US20130292791A1 (en) | Semiconductor device and method for forming the same | |
US20150031202A1 (en) | Method for manufacturing semiconductor wafers | |
US9343406B2 (en) | Device having self-repair Cu barrier for solving barrier degradation due to Ru CMP | |
CN101937864A (zh) | 接触孔填充方法 | |
CN101989539A (zh) | 电容器制作方法 | |
CN102820256A (zh) | 一种金属间介质层的制备方法 | |
US20200066575A1 (en) | Single Trench Damascene Interconnect Using TiN HMO | |
CN102376631B (zh) | 制备双大马士革结构的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |