JPH08236483A - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JPH08236483A JPH08236483A JP5802595A JP5802595A JPH08236483A JP H08236483 A JPH08236483 A JP H08236483A JP 5802595 A JP5802595 A JP 5802595A JP 5802595 A JP5802595 A JP 5802595A JP H08236483 A JPH08236483 A JP H08236483A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- semiconductor
- substrate
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 基板上の半導体膜と電極膜とのオーム性接触
を容易に可能とし、かつ電極膜を所望のパターンに加工
容易な半導体装置の電極形成方法を提供する。 【構成】 電極をなすべき金属イオンを含むめっき液中
で、基板の電極を形成せんとするパターン部分のみ露出
させて第１の電圧を印加して自然酸化膜を還元させて除
去し、続けて第２の電圧を印加して電極金属を析出させ
ることで、半導体膜表面に生じた自然酸化膜を除去した
まま電極をパターン形成可能となることから、半導体膜
と電極との間に自然酸化膜が介在することがない。ま
た、成膜後のエッチング行程がなくなるため、煩雑な電
極膜と下地の半導体層とのエッチングの選択比の設定も
なくなり、行程が簡略化される。ここで、めっき用電極
を基板に於ける半導体膜と相反する側に接続すれば、電
極となる金属を析出させる際に半導体膜表面が全面均一
の電位となり、電極膜厚が均一化し、一層、半導体装置
の品質が向上する。
を容易に可能とし、かつ電極膜を所望のパターンに加工
容易な半導体装置の電極形成方法を提供する。 【構成】 電極をなすべき金属イオンを含むめっき液中
で、基板の電極を形成せんとするパターン部分のみ露出
させて第１の電圧を印加して自然酸化膜を還元させて除
去し、続けて第２の電圧を印加して電極金属を析出させ
ることで、半導体膜表面に生じた自然酸化膜を除去した
まま電極をパターン形成可能となることから、半導体膜
と電極との間に自然酸化膜が介在することがない。ま
た、成膜後のエッチング行程がなくなるため、煩雑な電
極膜と下地の半導体層とのエッチングの選択比の設定も
なくなり、行程が簡略化される。ここで、めっき用電極
を基板に於ける半導体膜と相反する側に接続すれば、電
極となる金属を析出させる際に半導体膜表面が全面均一
の電位となり、電極膜厚が均一化し、一層、半導体装置
の品質が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、基板上に積層された半
導体層に金（Ａｕ）などからなる所望のパターンの電極
膜を形成するための半導体装置の電極形成方法に関する
ものである。
導体層に金（Ａｕ）などからなる所望のパターンの電極
膜を形成するための半導体装置の電極形成方法に関する
ものである。
【０００２】
【従来の技術】近年、ＩＩ−ＶＩ族化合物半導体エピタ
キシャル結晶として砒化ガリウム（ＧａＡｓ）基板上へ
セレン化亜鉛（ＺｎＳｅ）の結晶を成長させ、更にドー
パントとして窒素（Ｎ）を導入して青色レーザを得るた
めのｐ型結晶を形成する方法や装置が注目されており、
特開昭６２−８８３２９号広報にはその一例が開示され
ている。また、米国のＤｅＰｕｙｄｔらによれば、ＭＢ
Ｅ法にてｒｆプラズマ励起セルにより活性窒素ビームを
発生させ、１×１０18ｃｍ-3台の窒素ドーピングを実現
する方法が提案されており（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅ
ｔｔ．５７，２１２７（１９９１）参照）、これにより
低抵抗のｐ型結晶が得られることが示唆されている。
キシャル結晶として砒化ガリウム（ＧａＡｓ）基板上へ
セレン化亜鉛（ＺｎＳｅ）の結晶を成長させ、更にドー
パントとして窒素（Ｎ）を導入して青色レーザを得るた
めのｐ型結晶を形成する方法や装置が注目されており、
特開昭６２−８８３２９号広報にはその一例が開示され
ている。また、米国のＤｅＰｕｙｄｔらによれば、ＭＢ
Ｅ法にてｒｆプラズマ励起セルにより活性窒素ビームを
発生させ、１×１０18ｃｍ-3台の窒素ドーピングを実現
する方法が提案されており（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅ
ｔｔ．５７，２１２７（１９９１）参照）、これにより
低抵抗のｐ型結晶が得られることが示唆されている。
【０００３】このとき、例えばＭＢＥ法でＺｎＳｅ等の
ＩＩ−ＶＩ族エピタキシャル結晶からなるｐ型層を形成
し、このｐ型層上に金（Ａｕ）電極を形成する場合、こ
のｐ型層を形成した基板を外に出して、別の容器にいれ
電極を形成するという過程があるため、ＩＩ−ＶＩ族エ
ピタキシャル結晶からなるｐ型層が外気に接触し、該ｐ
型層の表面に自然酸化膜が形成される。この自然酸化膜
はＡｕ電極を形成した後も残り、Ａｕ電極とｐ型層との
間に介在することとなる。従って、特に酸化絶縁層とＡ
ｕ電極との界面の電位障壁が大きく（２〜１０Ｖ程度）
なり、オーム性接触が得られず、その電気的特性が低下
すると云う問題があった。この問題は、他の成膜法を用
いた場合にも同様に生じ、また他の半導体装置に於ても
同様に生じる。
ＩＩ−ＶＩ族エピタキシャル結晶からなるｐ型層を形成
し、このｐ型層上に金（Ａｕ）電極を形成する場合、こ
のｐ型層を形成した基板を外に出して、別の容器にいれ
電極を形成するという過程があるため、ＩＩ−ＶＩ族エ
ピタキシャル結晶からなるｐ型層が外気に接触し、該ｐ
型層の表面に自然酸化膜が形成される。この自然酸化膜
はＡｕ電極を形成した後も残り、Ａｕ電極とｐ型層との
間に介在することとなる。従って、特に酸化絶縁層とＡ
ｕ電極との界面の電位障壁が大きく（２〜１０Ｖ程度）
なり、オーム性接触が得られず、その電気的特性が低下
すると云う問題があった。この問題は、他の成膜法を用
いた場合にも同様に生じ、また他の半導体装置に於ても
同様に生じる。
【０００４】そこで、例えば電極膜を形成する直前に上
記自然酸化膜をエッチングして化学的に除去したり、ス
パッタリングして物理的に除去することが考えられる
が、処理工程が増加し、エッチングによる方法では処理
後に膜表面が再び外気に接触することから再度自然酸化
膜が生じる問題があり、スパッタリングによる方法では
膜質が低下して素子の特性が劣化すると云う問題があっ
た。
記自然酸化膜をエッチングして化学的に除去したり、ス
パッタリングして物理的に除去することが考えられる
が、処理工程が増加し、エッチングによる方法では処理
後に膜表面が再び外気に接触することから再度自然酸化
膜が生じる問題があり、スパッタリングによる方法では
膜質が低下して素子の特性が劣化すると云う問題があっ
た。
【０００５】一方、上記したような電極膜は形成後、エ
ッチングによりパターニングされるが、その際、この電
極膜のみをエッチングするべく下地の半導体層とのエッ
チングの選択比が問題となり、その設定が厄介になりが
ちであった。
ッチングによりパターニングされるが、その際、この電
極膜のみをエッチングするべく下地の半導体層とのエッ
チングの選択比が問題となり、その設定が厄介になりが
ちであった。
【０００６】
【発明が解決しようとする課題】本発明は上述したよう
な従来技術の問題点に鑑みなされたものであり、その主
たる目的は、基板上の半導体膜と電極膜とのオーム性接
触を容易に可能とし、かつ電極膜を所望のパターンに容
易に加工可能な半導体装置の電極形成方法を提供するこ
とにある。
な従来技術の問題点に鑑みなされたものであり、その主
たる目的は、基板上の半導体膜と電極膜とのオーム性接
触を容易に可能とし、かつ電極膜を所望のパターンに容
易に加工可能な半導体装置の電極形成方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段】上述した目的は本発明に
よれば、半導体基板の表面に積層された半導体層上に電
極膜をパターン形成するための方法であって、前記半導
体層に直接または前記基板を介して一方のめっき用電極
を接続し、前記基板の前記半導体層の表面を所望のパタ
ーンで第１の絶縁体皮膜で覆い、前記半導体層以外の部
分を第２の絶縁体皮膜で覆い、前記基板を、前記電極膜
をなすべき金属をイオンとして含むめっき液に浸漬し、
前記一方のめっき用電極とめっき液中に設けられた他方
のめっき用電極との間に第１の電圧を印加して前記半導
体層表面の自然酸化膜を還元した後、続けて前記両電極
間に第２の電圧を印加して前記半導体層表面に前記金属
からなる所望のパターンの電極膜を成膜させ、前記第２
の絶縁体皮膜を除去することを特徴とする半導体装置の
電極形成方法を提供することにより達成される。特に、
前記一方のめっき用電極を前記基板に於ける前記半導体
層と相反する面に接続すると良い。
よれば、半導体基板の表面に積層された半導体層上に電
極膜をパターン形成するための方法であって、前記半導
体層に直接または前記基板を介して一方のめっき用電極
を接続し、前記基板の前記半導体層の表面を所望のパタ
ーンで第１の絶縁体皮膜で覆い、前記半導体層以外の部
分を第２の絶縁体皮膜で覆い、前記基板を、前記電極膜
をなすべき金属をイオンとして含むめっき液に浸漬し、
前記一方のめっき用電極とめっき液中に設けられた他方
のめっき用電極との間に第１の電圧を印加して前記半導
体層表面の自然酸化膜を還元した後、続けて前記両電極
間に第２の電圧を印加して前記半導体層表面に前記金属
からなる所望のパターンの電極膜を成膜させ、前記第２
の絶縁体皮膜を除去することを特徴とする半導体装置の
電極形成方法を提供することにより達成される。特に、
前記一方のめっき用電極を前記基板に於ける前記半導体
層と相反する面に接続すると良い。
【０００８】
【作用】このようにすれば、半導体膜表面に生じた自然
酸化膜を還元して除去した状態で電極膜を電気めっきに
より所望のパターンに析出させることができることか
ら、半導体膜と電極膜との間に自然酸化膜が介在するこ
とがなく、しかも成膜後のエッチングも不要となる。特
に、電解めっきの負極を基板に於ける半導体膜と相反す
る側に接続すれば、めっき用電極となる金属を析出させ
る際に半導体膜表面が全面均一の電位となり、電極膜厚
が均一化する。
酸化膜を還元して除去した状態で電極膜を電気めっきに
より所望のパターンに析出させることができることか
ら、半導体膜と電極膜との間に自然酸化膜が介在するこ
とがなく、しかも成膜後のエッチングも不要となる。特
に、電解めっきの負極を基板に於ける半導体膜と相反す
る側に接続すれば、めっき用電極となる金属を析出させ
る際に半導体膜表面が全面均一の電位となり、電極膜厚
が均一化する。
【０００９】
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。
いて詳しく説明する。
【００１０】図１は、本発明方法を実現するための電解
めっき装置の構成を示す図である。金イオンを含むめっ
き液に満たされためっきセル１内には、電位印加装置２
の正極に接続されためっき用白金電極３が設けられてい
る。また、この白金電極３と対向する位置には、電位印
加装置２の負極に接続された被めっきユニット４が配置
されている。めっきセル１に隣接する位置には参照セル
５が配置され、両セル間には塩橋６が設けられている。
尚、参照セル５内には電位印加装置２に接続された参照
電極７が配置されている。
めっき装置の構成を示す図である。金イオンを含むめっ
き液に満たされためっきセル１内には、電位印加装置２
の正極に接続されためっき用白金電極３が設けられてい
る。また、この白金電極３と対向する位置には、電位印
加装置２の負極に接続された被めっきユニット４が配置
されている。めっきセル１に隣接する位置には参照セル
５が配置され、両セル間には塩橋６が設けられている。
尚、参照セル５内には電位印加装置２に接続された参照
電極７が配置されている。
【００１１】図２（ａ）〜図２（ｃ）は、本発明に基づ
く第１の実施例に於ける被めっきユニット４の形成手順
を示す断面図である。半導体基板１１の表面には公知の
エピタキシャル結晶成長法により例えばＩＩ−ＶＩ族の
セレン化亜鉛などからなるエピタキシャル層１２が形成
されている。また、既に自然酸化膜１３が基板全面に発
生しているものとする。
く第１の実施例に於ける被めっきユニット４の形成手順
を示す断面図である。半導体基板１１の表面には公知の
エピタキシャル結晶成長法により例えばＩＩ−ＶＩ族の
セレン化亜鉛などからなるエピタキシャル層１２が形成
されている。また、既に自然酸化膜１３が基板全面に発
生しているものとする。
【００１２】まず、この半導体基板１１に於けるエピタ
キシャル層１２表面に、図２（ａ）に示すように、第１
の絶縁体皮膜１６を成膜する。そして、この絶縁体皮膜
１６を所望のパターンにパターニングし、その後、半導
体基板１１に於けるエピタキシャル層１２と相反する面
に真空熱蒸着法または電子ビーム蒸着法により導電性金
属を成膜させ、熱処理してオーム性めっき用電極１４を
形成する（図２（ｂ））。次に、めっき用電極１４にコ
ンタクトリード線１５の一端を接続し、半導体基板１１
のＡｕ電極を形成せんとする部分（パターン）以外の部
分を第２の絶縁体皮膜１７で被覆する。同時にめっき用
電極１４及びコンタクトリード線１５のめっき液に漬か
る部分もこの第２の絶縁体皮膜１７で被覆する（図２
（ｃ））。そして、コンタクトリード線１５の他端を電
位印加装置２の負極に接続し、この被めっきユニット４
をめっき液に浸漬する。
キシャル層１２表面に、図２（ａ）に示すように、第１
の絶縁体皮膜１６を成膜する。そして、この絶縁体皮膜
１６を所望のパターンにパターニングし、その後、半導
体基板１１に於けるエピタキシャル層１２と相反する面
に真空熱蒸着法または電子ビーム蒸着法により導電性金
属を成膜させ、熱処理してオーム性めっき用電極１４を
形成する（図２（ｂ））。次に、めっき用電極１４にコ
ンタクトリード線１５の一端を接続し、半導体基板１１
のＡｕ電極を形成せんとする部分（パターン）以外の部
分を第２の絶縁体皮膜１７で被覆する。同時にめっき用
電極１４及びコンタクトリード線１５のめっき液に漬か
る部分もこの第２の絶縁体皮膜１７で被覆する（図２
（ｃ））。そして、コンタクトリード線１５の他端を電
位印加装置２の負極に接続し、この被めっきユニット４
をめっき液に浸漬する。
【００１３】図２（ｄ）〜図２（ｆ）は、本実施例に於
ける処理手順を説明する断面図である。図１に示すよう
に被めっきユニット４をめっき液に浸漬した状態で白金
電極３とめっき用電極１４との間に、自然酸化膜１３が
還元する程度の電圧を印加する。これにより、図２
（ｄ）に示すように、自然酸化膜１３の露出する部分が
還元されて半導体基板１１のＡｕ電極を形成せんとする
エピタキシャル層１２の表面が露出する。次に、白金電
極３とめっき用電極１４との間に、エピタキシャル層１
２の表面にＡｕが析出する程度の電圧を印加する。これ
により、図２（ｅ）に示すように、第１の絶縁体皮膜で
覆われていないエピタキシャル層１２の表面にＡｕが析
出し、所望のパターンのオーム性Ａｕ電極１８が得られ
る。その後、図２（ｆ）に示すように、第２の絶縁体皮
膜１７を除去し、第１の絶縁体皮膜及びＡｕ電極１８と
密着性の高い金属によりオーバーコート膜を形成すれば
電極の保護を確実に行い得る。
ける処理手順を説明する断面図である。図１に示すよう
に被めっきユニット４をめっき液に浸漬した状態で白金
電極３とめっき用電極１４との間に、自然酸化膜１３が
還元する程度の電圧を印加する。これにより、図２
（ｄ）に示すように、自然酸化膜１３の露出する部分が
還元されて半導体基板１１のＡｕ電極を形成せんとする
エピタキシャル層１２の表面が露出する。次に、白金電
極３とめっき用電極１４との間に、エピタキシャル層１
２の表面にＡｕが析出する程度の電圧を印加する。これ
により、図２（ｅ）に示すように、第１の絶縁体皮膜で
覆われていないエピタキシャル層１２の表面にＡｕが析
出し、所望のパターンのオーム性Ａｕ電極１８が得られ
る。その後、図２（ｆ）に示すように、第２の絶縁体皮
膜１７を除去し、第１の絶縁体皮膜及びＡｕ電極１８と
密着性の高い金属によりオーバーコート膜を形成すれば
電極の保護を確実に行い得る。
【００１４】尚、本実施例では電極にＡｕを用いたが、
Ｃｒなどの電解めっきが可能であり、かつ電極として使
用できる金属であれば良い。
Ｃｒなどの電解めっきが可能であり、かつ電極として使
用できる金属であれば良い。
【００１５】図３（ａ）〜図３（ｃ）は、本発明に基づ
く第２の実施例に於ける被めっきユニット２４の形成手
順を示す断面図であり、図３（ｄ）〜図３（ｆ）は、第
２の実施例に於ける処理手順を説明する断面図である。
本実施例では半導体基板２１をｎ型半導体とし、その表
面にｐ型半導体層を形成している。それ以外の構造及び
行程は第１の実施例と同様である。
く第２の実施例に於ける被めっきユニット２４の形成手
順を示す断面図であり、図３（ｄ）〜図３（ｆ）は、第
２の実施例に於ける処理手順を説明する断面図である。
本実施例では半導体基板２１をｎ型半導体とし、その表
面にｐ型半導体層を形成している。それ以外の構造及び
行程は第１の実施例と同様である。
【００１６】ここで、通常ｐ型半導体は多数キャリアが
正孔であるとからｎ型半導体に比較してキャリアの移動
度が小さく高抵抗となる。また、膜の延在方向に電流を
流す場合、膜が薄いと高抵抗となる。従って、例えばｐ
型半導体層に直接負極を接続する場合、その接続部分の
近傍とそこから離れた位置とでは電位が均一にならず、
所望の自然酸化膜除去効果が得られないばかりでなくＡ
ｕが均一に析出し難い。そこで、本実施例のようにｎ型
半導体基板２１に負極側めっき用電極２４を接続するこ
とで、半導体の順方向に、しかも膜の厚さ方向に電流が
流れ、その抵抗が問題とならず、低い電圧の印加で良い
と共に半導体層２２の表面電位が均一化して所望の自然
酸化膜除去効果が得られ、Ａｕが均一に析出する。
正孔であるとからｎ型半導体に比較してキャリアの移動
度が小さく高抵抗となる。また、膜の延在方向に電流を
流す場合、膜が薄いと高抵抗となる。従って、例えばｐ
型半導体層に直接負極を接続する場合、その接続部分の
近傍とそこから離れた位置とでは電位が均一にならず、
所望の自然酸化膜除去効果が得られないばかりでなくＡ
ｕが均一に析出し難い。そこで、本実施例のようにｎ型
半導体基板２１に負極側めっき用電極２４を接続するこ
とで、半導体の順方向に、しかも膜の厚さ方向に電流が
流れ、その抵抗が問題とならず、低い電圧の印加で良い
と共に半導体層２２の表面電位が均一化して所望の自然
酸化膜除去効果が得られ、Ａｕが均一に析出する。
【００１７】
【発明の効果】以上の説明により明らかなように、本発
明による半導体装置の電極形成方法によれば、電極をな
すべき金属イオンを含むめっき液中で、基板の電極を形
成せんとするパターン部分のみ露出させて第１の電圧を
印加して自然酸化膜を還元させて除去し、続けて第２の
電圧を印加して電極金属を析出させることで、半導体膜
表面に生じた自然酸化膜を除去したまま電極をパターン
形成可能となることから、半導体膜と電極との間に自然
酸化膜が介在することがない。また、成膜後のパターニ
ング（エッチング）行程がなくなることから、煩雑な電
極膜と下地の半導体層とのエッチングの選択比の設定も
なくなり、行程が簡略化される。ここで、めっき用電極
（負極）を基板に於ける半導体膜と相反する側に接続す
れば、電極となる金属を析出させる際に半導体膜表面が
全面均一の電位となり、電極膜厚が均一化し、一層、半
導体装置の品質が向上する。
明による半導体装置の電極形成方法によれば、電極をな
すべき金属イオンを含むめっき液中で、基板の電極を形
成せんとするパターン部分のみ露出させて第１の電圧を
印加して自然酸化膜を還元させて除去し、続けて第２の
電圧を印加して電極金属を析出させることで、半導体膜
表面に生じた自然酸化膜を除去したまま電極をパターン
形成可能となることから、半導体膜と電極との間に自然
酸化膜が介在することがない。また、成膜後のパターニ
ング（エッチング）行程がなくなることから、煩雑な電
極膜と下地の半導体層とのエッチングの選択比の設定も
なくなり、行程が簡略化される。ここで、めっき用電極
（負極）を基板に於ける半導体膜と相反する側に接続す
れば、電極となる金属を析出させる際に半導体膜表面が
全面均一の電位となり、電極膜厚が均一化し、一層、半
導体装置の品質が向上する。
【図１】本発明方法を実現するための電解めっき装置の
構成を示す図。
構成を示す図。
【図２】（ａ）〜（ｃ）は、本発明に基づく第１の実施
例に於ける被めっきユニット４の形成手順を示す断面
図、（ｄ）〜（ｆ）は、第１の実施例に於ける処理手順
を説明する断面図。
例に於ける被めっきユニット４の形成手順を示す断面
図、（ｄ）〜（ｆ）は、第１の実施例に於ける処理手順
を説明する断面図。
【図３】（ａ）〜（ｃ）は、本発明に基づく第２の実施
例に於ける被めっきユニット２４の形成手順を示す断面
図、（ｄ）〜（ｆ）は、第２の実施例に於ける処理手順
を説明する断面図。
例に於ける被めっきユニット２４の形成手順を示す断面
図、（ｄ）〜（ｆ）は、第２の実施例に於ける処理手順
を説明する断面図。
１ めっきセル ２ 電位印加装置 ３ めっき用白金電極 ４ 被めっきユニット ５ 参照セル ６ 塩橋 ７ 参照電極 １１ 半導体基板 １２ エピタキシャル層 １３ 自然酸化膜 １４ めっき用電極 １５ コンタクトリード線 １６ 第１の絶縁体皮膜 １７ 第２の絶縁体皮膜 １８ オーム性Ａｕ電極 ２１ 半導体基板 ２２ 半導体層 ２４ 負極側めっき用電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 智 相模原市淵野辺５−10−１ 新日本製鐵株 式会社エレクトロニクス研究所内
Claims (4)
- 【請求項１】 半導体基板の表面に積層された半導体
層上に電極膜をパターン形成するための方法であって、 前記半導体層に直接または前記基板を介して一方のめっ
き用電極を接続し、 前記基板の前記半導体層の表面を所望のパターンで第１
の絶縁体皮膜で覆い、 前記半導体層以外の部分を第２の絶縁体皮膜で覆い、 前記基板を、前記電極膜をなすべき金属をイオンとして
含むめっき液に浸漬し、 前記一方のめっき用電極とめっき液中に設けられた他方
のめっき用電極との間に第１の電圧を印加して前記半導
体層表面の自然酸化膜を還元した後、続けて前記両電極
間に第２の電圧を印加して前記半導体層表面に前記金属
からなる所望のパターンの電極膜を成膜させ、 前記第２の絶縁体皮膜を除去することを特徴とする半導
体装置の電極形成方法。 - 【請求項２】 前記一方のめっき用電極を前記基板に
於ける前記半導体層と相反する面に接続することを特徴
とする請求項１に記載の半導体装置の電極形成方法。 - 【請求項３】 前記基板がｎ型半導体基板からなると
共に前記半導体層がｐ型半導体からなることを特徴とす
る請求項２に記載の半導体装置の電極形成方法。 - 【請求項４】 前記半導体層が前記基板と導電型の異
なるエピタキシャル結晶成長による半導体層からなるこ
とを特徴とする請求項１乃至請求項３のいずれかに記載
の半導体装置の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5802595A JPH08236483A (ja) | 1995-02-22 | 1995-02-22 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5802595A JPH08236483A (ja) | 1995-02-22 | 1995-02-22 | 半導体装置の電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236483A true JPH08236483A (ja) | 1996-09-13 |
Family
ID=13072419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5802595A Withdrawn JPH08236483A (ja) | 1995-02-22 | 1995-02-22 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236483A (ja) |
-
1995
- 1995-02-22 JP JP5802595A patent/JPH08236483A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4166105B2 (ja) | 半導体装置およびその製造方法 | |
| US6169297B1 (en) | Metal thin film with ohmic contact for light emit diodes | |
| JPS60201666A (ja) | 半導体装置 | |
| EP0045678A2 (fr) | Source laser à jonction semiconductrice utilisant des diodes Schottky, et procédé de fabrication | |
| US4524378A (en) | Anodizable metallic contacts to mercury cadmium telleride | |
| JPH08236483A (ja) | 半導体装置の電極形成方法 | |
| JPH08236482A (ja) | 半導体装置の電極形成方法 | |
| FR2572587A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type a grille schottky | |
| EP0045644B1 (en) | Metallic contacts to compound semiconductor devices | |
| EP0077706B1 (fr) | Transistor à effet de champ à canal vertical | |
| US6362079B1 (en) | Semiconductor device and method of anodization for the semiconductor device | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20060137994A1 (en) | Method of wafer processing with edge seed layer removal | |
| EP0387143B1 (fr) | Procédé de dépôt électrolytique sur un substrat semiconducteur | |
| JP2624642B2 (ja) | 半導体装置の製法 | |
| JP2833572B2 (ja) | 半導体装置の製造方法 | |
| JPS63202940A (ja) | 半導体装置の製造方法 | |
| JPH08227743A (ja) | 酸化物超電導体用金属電極 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61116877A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61290777A (ja) | シヨツトキ−ゲ−ト電極を製造する方法 | |
| JPH08222526A (ja) | Ｐ・ｎ型同一オーミック材料及びその製造方法 | |
| KR960004096B1 (ko) | 오믹콘택전극 형성방법 | |
| JP3123217B2 (ja) | オーミック電極の形成方法 | |
| JP2924085B2 (ja) | 電極ラインの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |