JPH08236353A - 小型インダクタ及びその製造方法 - Google Patents
小型インダクタ及びその製造方法Info
- Publication number
- JPH08236353A JPH08236353A JP3515895A JP3515895A JPH08236353A JP H08236353 A JPH08236353 A JP H08236353A JP 3515895 A JP3515895 A JP 3515895A JP 3515895 A JP3515895 A JP 3515895A JP H08236353 A JPH08236353 A JP H08236353A
- Authority
- JP
- Japan
- Prior art keywords
- input
- hole
- spiral inductance
- output terminal
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【構成】 絶縁基板１のスルーホール２上にスパイラル
インダクタンス６を配置し、その外周側の端部及び中央
の端部をそれぞれ入出力端子３，４に対し接続してイン
ダクタ７とする。 【効果】 ３０ＧＨｚ以上の高周波領域まで使用でき
る。このインダクタは数百ｍＡ以上の大電流容量を有す
る。このインダクタを用いることにより、高周波回路の
小型化、集積化が可能である。
インダクタンス６を配置し、その外周側の端部及び中央
の端部をそれぞれ入出力端子３，４に対し接続してイン
ダクタ７とする。 【効果】 ３０ＧＨｚ以上の高周波領域まで使用でき
る。このインダクタは数百ｍＡ以上の大電流容量を有す
る。このインダクタを用いることにより、高周波回路の
小型化、集積化が可能である。
Description
【０００１】
【産業上の利用分野】本発明は小型インダクタ及びその
製造方法に関するものである。
製造方法に関するものである。
【０００２】
【従来の技術】従来の小型インダクタとして、ＳｉやＧ
ａＡｓ、ガラス、セラミックス等の基板の上にスパイラ
ルインダクタンス等の導体配線を絶縁体の柱を介して浮
かせるように配置したものがある。
ａＡｓ、ガラス、セラミックス等の基板の上にスパイラ
ルインダクタンス等の導体配線を絶縁体の柱を介して浮
かせるように配置したものがある。
【０００３】別の従来例としては、厚膜や薄膜基板上に
導体でスパイラルインダクタンスパターンを形成したも
のがある。
導体でスパイラルインダクタンスパターンを形成したも
のがある。
【０００４】さらに別の従来例として、ボンディングワ
イヤーを空中に浮かせることによりインダクタンスとし
て利用するものがある。
イヤーを空中に浮かせることによりインダクタンスとし
て利用するものがある。
【０００５】
【発明が解決しようとする課題】従来のインダクタは３
０ＧＨｚ以上の高周波領域で用いることが困難である。
また、従来のインダクタではインダクタンス及び電流容
量がいずれも小さい。さらに、製造も容易ではなかっ
た。
０ＧＨｚ以上の高周波領域で用いることが困難である。
また、従来のインダクタではインダクタンス及び電流容
量がいずれも小さい。さらに、製造も容易ではなかっ
た。
【０００６】
【課題を解決するための手段】請求項１のインダクタ
は、絶縁基板にスルーホールが設けられ、この絶縁基板
の該スルーホールの両側に入出力端子が形成され、スル
ーホールに配置されたスパイラルインダクタンスがボン
ディングにより該入出力端子に導通されているものであ
る。
は、絶縁基板にスルーホールが設けられ、この絶縁基板
の該スルーホールの両側に入出力端子が形成され、スル
ーホールに配置されたスパイラルインダクタンスがボン
ディングにより該入出力端子に導通されているものであ
る。
【０００７】請求項２のインダクタの製造方法は、スル
ーホール及び複数の入出力端子を有する絶縁基板内にチ
ップを挿入し、このチップの先端にスパイラルインダク
タンスを載せ、該入出力端子に対しボンディングにより
スパイラルインダクタンスを導通させ、その後チップを
抜き去ることを特徴とするものである。
ーホール及び複数の入出力端子を有する絶縁基板内にチ
ップを挿入し、このチップの先端にスパイラルインダク
タンスを載せ、該入出力端子に対しボンディングにより
スパイラルインダクタンスを導通させ、その後チップを
抜き去ることを特徴とするものである。
【０００８】請求項３のインダクタの製造方法は、スル
ーホール及び複数の入出力端子を有する絶縁基板上にス
パイラルインダクタンスを載せ、該スパイラルインダク
タンスをファーストボンディングした後、該スパイラル
インダクタンスをスルーホール上に移動させて該絶縁基
板の一方の入出力端子にセカンドボンディングし、次い
でスパイラルインダクタンスを他方の入出力端子に対し
ボンディングするものである。
ーホール及び複数の入出力端子を有する絶縁基板上にス
パイラルインダクタンスを載せ、該スパイラルインダク
タンスをファーストボンディングした後、該スパイラル
インダクタンスをスルーホール上に移動させて該絶縁基
板の一方の入出力端子にセカンドボンディングし、次い
でスパイラルインダクタンスを他方の入出力端子に対し
ボンディングするものである。
【０００９】
【作用】本発明のインダクタで用いるスパイラルインダ
クタンスは、Ｃｕ等の薄板をエッチングで打ち抜くこと
により小型化できる。この薄板の厚さを大きくすること
により、電流容量も数十ｍＡ以上の大きなものとなる。
クタンスは、Ｃｕ等の薄板をエッチングで打ち抜くこと
により小型化できる。この薄板の厚さを大きくすること
により、電流容量も数十ｍＡ以上の大きなものとなる。
【００１０】このインダクタは、スパイラルインダクタ
ンスをスルーホールに配置するため、絶縁基板の誘電率
の影響を受けにくい。従って、自己共振周波数を３０Ｇ
Ｈｚ以上にすることができる。スパイラルインダクタン
スとしてＣｕを用いることにより、導体抵抗による高周
波損失も無視できるものとなる。
ンスをスルーホールに配置するため、絶縁基板の誘電率
の影響を受けにくい。従って、自己共振周波数を３０Ｇ
Ｈｚ以上にすることができる。スパイラルインダクタン
スとしてＣｕを用いることにより、導体抵抗による高周
波損失も無視できるものとなる。
【００１１】入出力端子をＡｕとしたり、このスパイラ
ルインダクタンスをＡｕめっきすることにより信頼性も
高いものとなる。しかも、構造がシンプルであり、製造
が容易であり、製造コストも低い。
ルインダクタンスをＡｕめっきすることにより信頼性も
高いものとなる。しかも、構造がシンプルであり、製造
が容易であり、製造コストも低い。
【００１２】
【実施例】図１を参照して実施例について説明する。
【００１３】まず、（１）図の通り、絶縁基板１の板央
にスルーホール２をレーザ等を用いてあける。このスル
ーホール２は、後述するスパイラルインダクタンスより
もやや大きい径のものとされる。次に、絶縁基板１の両
辺の縁部に好ましくはＡｕよりなる導体パターンを付け
て入出力端子ポート３，４を形成する。（２）図の通
り、このスルーホール２にセラミックチップ５を入れ
る。このセラミックチップ５は、絶縁基板１と同じ厚さ
であり、上端面が絶縁基板１の上面と面一となるように
挿入される。
にスルーホール２をレーザ等を用いてあける。このスル
ーホール２は、後述するスパイラルインダクタンスより
もやや大きい径のものとされる。次に、絶縁基板１の両
辺の縁部に好ましくはＡｕよりなる導体パターンを付け
て入出力端子ポート３，４を形成する。（２）図の通
り、このスルーホール２にセラミックチップ５を入れ
る。このセラミックチップ５は、絶縁基板１と同じ厚さ
であり、上端面が絶縁基板１の上面と面一となるように
挿入される。
【００１４】これとは別に、（２）図に示すスパイラル
インダクタンス６を作成しておく、このスパイラルイン
ダクタンス６は、厚さ数μｍ〜数十μｍのＣｕ薄板をエ
ッチングで抜くことにより作成される。
インダクタンス６を作成しておく、このスパイラルイン
ダクタンス６は、厚さ数μｍ〜数十μｍのＣｕ薄板をエ
ッチングで抜くことにより作成される。
【００１５】このスパイラルインダクタンス６をセラミ
ックチップ５の上に載せる。次いで、（３）図の通り、
該スパイラルインダクタンスの外周側の端部をボンディ
ングツールにより入出力端子ポート３にボンディング
し、中央の端部をワイヤーボンディングツールにより入
出力端子ポート４にワイヤボンディングする。Ｗはボン
ディングワイヤーを示す（なお、外周側の端部をポート
３に対しワイヤボンディングしても良い。）。
ックチップ５の上に載せる。次いで、（３）図の通り、
該スパイラルインダクタンスの外周側の端部をボンディ
ングツールにより入出力端子ポート３にボンディング
し、中央の端部をワイヤーボンディングツールにより入
出力端子ポート４にワイヤボンディングする。Ｗはボン
ディングワイヤーを示す（なお、外周側の端部をポート
３に対しワイヤボンディングしても良い。）。
【００１６】しかる後、スルーホール２内からチップ５
を抜き出し、（３），（４）図に示すインダクタ７が完
成する。なお、（４）図は（３）図のIV−IV線に沿う断
面図であり、（５）図はこのインダクタ７の等価回路図
である。
を抜き出し、（３），（４）図に示すインダクタ７が完
成する。なお、（４）図は（３）図のIV−IV線に沿う断
面図であり、（５）図はこのインダクタ７の等価回路図
である。
【００１７】上記実施例ではチップ５を用い、その上に
スパイラルインダクタンス６を載せているが、このチッ
プ５を省略し、スパイラルインダクタンス６をスルーホ
ール２近傍の絶縁基板１の上面に載せてワイヤーボンデ
ィングしても良い。この場合、例えばスパイラルインダ
クタンス６の中央の端部にファーストボンディングし、
この状態でスパイラルインダクタンス６をスルーホール
２の中央に移動させ、スパイラルインダクタンス６の中
央付近をピンセット等で押さえ、この状態で入出力端子
ポート４にセカンドボンディングする。しかる後、スパ
イラルインダクタンス６の外周側の端部を入出力端子ポ
ート３に対しボンディングする。これにより、同様のイ
ンダクタ７が完成する。
スパイラルインダクタンス６を載せているが、このチッ
プ５を省略し、スパイラルインダクタンス６をスルーホ
ール２近傍の絶縁基板１の上面に載せてワイヤーボンデ
ィングしても良い。この場合、例えばスパイラルインダ
クタンス６の中央の端部にファーストボンディングし、
この状態でスパイラルインダクタンス６をスルーホール
２の中央に移動させ、スパイラルインダクタンス６の中
央付近をピンセット等で押さえ、この状態で入出力端子
ポート４にセカンドボンディングする。しかる後、スパ
イラルインダクタンス６の外周側の端部を入出力端子ポ
ート３に対しボンディングする。これにより、同様のイ
ンダクタ７が完成する。
【００１８】このインダクタ７に対し、（６）図の如
く、絶縁基板１の裏面に金属板８（ＡｕめっきしたＣｕ
板）をハンダにより接着し、セラミックキャップ９で上
面を覆い、不活性ガスで気密に封止しても良い。
く、絶縁基板１の裏面に金属板８（ＡｕめっきしたＣｕ
板）をハンダにより接着し、セラミックキャップ９で上
面を覆い、不活性ガスで気密に封止しても良い。
【００１９】上記のスパイラルインダクタンス６は円形
コイル状であるが、角形コイル状などであっても良い。
コイル状であるが、角形コイル状などであっても良い。
【００２０】なお、基板１を厚さ０．２５ｍｍのアルミ
ナ９６％基板とし、スルーホール２を直径０．５ｍｍと
し、スルーホール２の縁と入出力端子ポート３，４の端
辺との距離を０．０５ｍｍとし、スパイラルインダクタ
ンスを線間線幅２０μｍ、厚さ２０μｍとした。入出力
端子ポート３，４の特性インピーダンスは５０Ωであっ
た。このインダクタについてネットワークアナライザで
測定したところ、３０ＧＨｚ以上まで使用できることが
認められた。インダクタンスは約１０ｎＨであった。
ナ９６％基板とし、スルーホール２を直径０．５ｍｍと
し、スルーホール２の縁と入出力端子ポート３，４の端
辺との距離を０．０５ｍｍとし、スパイラルインダクタ
ンスを線間線幅２０μｍ、厚さ２０μｍとした。入出力
端子ポート３，４の特性インピーダンスは５０Ωであっ
た。このインダクタについてネットワークアナライザで
測定したところ、３０ＧＨｚ以上まで使用できることが
認められた。インダクタンスは約１０ｎＨであった。
【００２１】
【発明の効果】本発明によって提供されるインダクタ
は、３０ＧＨｚ以上の高周波領域まで使用できる。この
インダクタは数百ｍＡ以上の大電流容量を有する。この
インダクタを用いることにより、高周波回路の小型化、
集積化が可能である。
は、３０ＧＨｚ以上の高周波領域まで使用できる。この
インダクタは数百ｍＡ以上の大電流容量を有する。この
インダクタを用いることにより、高周波回路の小型化、
集積化が可能である。
【図１】実施例を示す構成図である。
１ 絶縁基板 ２ スルーホール ３，４ 入出力端子ポート ５ セラミックチップ ６ スパイラルインダクタンス
Claims (3)
- 【請求項１】 絶縁基板にスルーホールが設けられ、こ
の絶縁基板の該スルーホールの両側に入出力端子が形成
され、スルーホールに配置されたスパイラルインダクタ
ンスがボンディングにより該入出力端子に導通されてい
る小型インダクタ。 - 【請求項２】 スルーホール及び複数の入出力端子を有
する絶縁基板内にチップを挿入し、このチップの先端に
スパイラルインダクタンスを載せ、該入出力端子に対し
ボンディングによりスパイラルインダクタンスを導通さ
せ、その後チップを抜き去ることを特徴とする小型イン
ダクタの製造方法。 - 【請求項３】 スルーホール及び複数の入出力端子を有
する絶縁基板上にスパイラルインダクタンスを載せ、該
スパイラルインダクタンスをファーストボンディングし
た後、該スパイラルインダクタンスをスルーホール上に
移動させて該絶縁基板の一方の入出力端子にセカンドボ
ンディングし、次いでスパイラルインダクタンスを他方
の入出力端子に対しボンディングする小型インダクタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3515895A JPH08236353A (ja) | 1995-02-23 | 1995-02-23 | 小型インダクタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3515895A JPH08236353A (ja) | 1995-02-23 | 1995-02-23 | 小型インダクタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236353A true JPH08236353A (ja) | 1996-09-13 |
Family
ID=12434082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3515895A Withdrawn JPH08236353A (ja) | 1995-02-23 | 1995-02-23 | 小型インダクタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236353A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169684B2 (en) | 2002-03-05 | 2007-01-30 | Samsung Electronics Co., Ltd. | Device having inductors and capacitors and a fabrication method thereof |
| JP2019186255A (ja) * | 2018-04-02 | 2019-10-24 | 株式会社村田製作所 | 積層型コイル部品 |
| US11551845B2 (en) | 2018-04-02 | 2023-01-10 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| US11646151B2 (en) | 2018-04-02 | 2023-05-09 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
-
1995
- 1995-02-23 JP JP3515895A patent/JPH08236353A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169684B2 (en) | 2002-03-05 | 2007-01-30 | Samsung Electronics Co., Ltd. | Device having inductors and capacitors and a fabrication method thereof |
| US7939909B2 (en) | 2002-03-05 | 2011-05-10 | Samsung Electronics Co., Ltd. | Device having inductors and capacitors |
| JP2019186255A (ja) * | 2018-04-02 | 2019-10-24 | 株式会社村田製作所 | 積層型コイル部品 |
| JP2021153195A (ja) * | 2018-04-02 | 2021-09-30 | 株式会社村田製作所 | 積層型コイル部品 |
| US11551845B2 (en) | 2018-04-02 | 2023-01-10 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| US11646151B2 (en) | 2018-04-02 | 2023-05-09 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
| US11721467B2 (en) | 2018-04-02 | 2023-08-08 | Murata Manufacturing Co., Ltd. | Multilayer coil component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100459116C (zh) | 电子器件及其制造方法 | |
| JPH0321089B2 (ja) | ||
| US6608259B1 (en) | Ground plane for a semiconductor chip | |
| US6667549B2 (en) | Micro circuits with a sculpted ground plane | |
| JPH08236353A (ja) | 小型インダクタ及びその製造方法 | |
| US4967175A (en) | Inductor and carrier suitable for attaching to a hybrid substrate or the like | |
| US6159817A (en) | Multi-tap thin film inductor | |
| JP2004127963A (ja) | ガラス端子 | |
| JP4173507B2 (ja) | 半導体装置の製造方法 | |
| JP2007110042A (ja) | 受動素子及びその製造方法、受動素子の実装構造及びその実装方法 | |
| JP2006041285A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPS61203606A (ja) | チツプインダクタ | |
| JP2004134413A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004153165A (ja) | 半導体素子収納用パッケージ及びその実装構造 | |
| JPS59112701A (ja) | マイクロ波集積回路 | |
| JP2003198310A (ja) | 圧電振動子収納用パッケージ | |
| JP2000286614A (ja) | マイクロストリップ線路の接続構造 | |
| JPH0311923Y2 (ja) | ||
| JPS63190405A (ja) | 同軸型誘電体共振器の実装方法 | |
| JPH06177500A (ja) | フレキシブル配線板 | |
| JPH03110768A (ja) | 配線パターン接続用チップ | |
| JP3981316B2 (ja) | 半導体素子収納用パッケージ | |
| JP2005159127A (ja) | 高周波用配線基板 | |
| JPS63139402A (ja) | チツプ型遅延素子 | |
| JP2003092219A (ja) | インピーダンス素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |