JPH08234892A - 抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法 - Google Patents
抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法Info
- Publication number
- JPH08234892A JPH08234892A JP6352795A JP6352795A JPH08234892A JP H08234892 A JPH08234892 A JP H08234892A JP 6352795 A JP6352795 A JP 6352795A JP 6352795 A JP6352795 A JP 6352795A JP H08234892 A JPH08234892 A JP H08234892A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- pen
- detection threshold
- converter
- coordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- User Interface Of Digital Computer (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で、抵抗感圧型タブレット毎のペ
ンオン検出しきい値VTを設定することができる抵抗感
圧型タブレットとそのペンオン検出しきい値VT設定方
法を提供する。 【構成】 直列に接続した2以上の抵抗R1、R2の中
間タップTをADコンバータの入力端子に接続し、中間
タップTにおける抵抗で分圧された電位をペンオン検出
しきい値VTとするので、いずれかの抵抗R1、R2の
抵抗値を変えるだけでペンオン検出しきい値VTを修正
できる。
ンオン検出しきい値VTを設定することができる抵抗感
圧型タブレットとそのペンオン検出しきい値VT設定方
法を提供する。 【構成】 直列に接続した2以上の抵抗R1、R2の中
間タップTをADコンバータの入力端子に接続し、中間
タップTにおける抵抗で分圧された電位をペンオン検出
しきい値VTとするので、いずれかの抵抗R1、R2の
抵抗値を変えるだけでペンオン検出しきい値VTを修正
できる。
Description
【0001】
【産業上の利用分野】この発明は、スタイラスペン、指
などの押圧位置を検出する抵抗感圧型タブレットに関
し、更に詳しくは、ペンオンによる電圧変化とペンオン
検出しきい値を比較して押圧を検出する抵抗感圧型タブ
レットにおいて、ペンオン検出しきい値を設定する抵抗
感圧型タブレットとペンオン検出しきい値設定方法に関
する。
などの押圧位置を検出する抵抗感圧型タブレットに関
し、更に詳しくは、ペンオンによる電圧変化とペンオン
検出しきい値を比較して押圧を検出する抵抗感圧型タブ
レットにおいて、ペンオン検出しきい値を設定する抵抗
感圧型タブレットとペンオン検出しきい値設定方法に関
する。
【0002】
【従来の技術】従来の抵抗感圧型タブレットは、図6に
示すように、X座標抵抗板101とY座標抵抗板102
とを、絶縁性のドットスペーサ(図示せず)等で僅かな
間隔で離間させながら、互いに抵抗層が向かい合うよう
に重合している。
示すように、X座標抵抗板101とY座標抵抗板102
とを、絶縁性のドットスペーサ(図示せず)等で僅かな
間隔で離間させながら、互いに抵抗層が向かい合うよう
に重合している。
【0003】この抵抗層は均一な抵抗体で形成され、従
って抵抗板の一側の電極に座標検出用電圧を印加し他側
の電極を接地すると、抵抗板の各位置で電極からの距離
に比例した電位が生じ、電位勾配が形成される。
って抵抗板の一側の電極に座標検出用電圧を印加し他側
の電極を接地すると、抵抗板の各位置で電極からの距離
に比例した電位が生じ、電位勾配が形成される。
【0004】このように構成された抵抗感圧型タブレッ
トで座標検出を行う場合には、まずCPU105からの
制御によってX側のスイッチ103、104を閉じX座
標抵抗板101に電位勾配をかける。このとき、A/D
コンバータ106の入力端子と接続するスイッチ107
は、Y座標抵抗板102の電極側と接続している。
トで座標検出を行う場合には、まずCPU105からの
制御によってX側のスイッチ103、104を閉じX座
標抵抗板101に電位勾配をかける。このとき、A/D
コンバータ106の入力端子と接続するスイッチ107
は、Y座標抵抗板102の電極側と接続している。
【0005】ここで、X座標抵抗板101のP点(x,
y)が、スタイラスペンなどで押圧されると、P点での
電位VPは、図のように印加側電極からの距離の抵抗を
x2、接地側電極からの距離の抵抗をx1とすれば、V
CC×x1÷(x1+x2)となり、この電位VPをA/
Dコンバータ106で読み取ることによって、x座標
(x)を検出する。
y)が、スタイラスペンなどで押圧されると、P点での
電位VPは、図のように印加側電極からの距離の抵抗を
x2、接地側電極からの距離の抵抗をx1とすれば、V
CC×x1÷(x1+x2)となり、この電位VPをA/
Dコンバータ106で読み取ることによって、x座標
(x)を検出する。
【0006】次いで、X側のスイッチ103、104を
開放するとともに、Y側のスイッチ108、109を閉
じ、A/Dコンバータ106の入力端子と接続するスイ
ッチ107を、X座標抵抗板101の電極側へ接続す
る。
開放するとともに、Y側のスイッチ108、109を閉
じ、A/Dコンバータ106の入力端子と接続するスイ
ッチ107を、X座標抵抗板101の電極側へ接続す
る。
【0007】P点での電位VPは、同様に印加側電極か
らの距離の抵抗をy2、接地側電極からの距離の抵抗を
y1とすれば、VCC×y1÷(y1+y2)となり、こ
の電位VPをA/Dコンバータ106で読み取ることに
よって、y座標(y)を検出する。
らの距離の抵抗をy2、接地側電極からの距離の抵抗を
y1とすれば、VCC×y1÷(y1+y2)となり、こ
の電位VPをA/Dコンバータ106で読み取ることに
よって、y座標(y)を検出する。
【0008】このように座標検出モードでは、X座標抵
抗板101とY座標抵抗板102のいずれかに交互に電
位勾配をかけるので、大きな電力を消費する。
抗板101とY座標抵抗板102のいずれかに交互に電
位勾配をかけるので、大きな電力を消費する。
【0009】従って、従来の抵抗感圧型タブレットにあ
っては、例えば図6に示す特開平6−309086号の
ように待機状態では、抵抗板に電位勾配をかけず、ペン
オンを検出した後に、座標検出モードに移行するように
している。
っては、例えば図6に示す特開平6−309086号の
ように待機状態では、抵抗板に電位勾配をかけず、ペン
オンを検出した後に、座標検出モードに移行するように
している。
【0010】すなわち待機状態では、X座標抵抗板10
1の一方のスイッチ103を閉じ、他方のスイッチ10
4を開放してX座標抵抗板101をVCCの電位に保ち、
他方、Y座標抵抗板102は、スイッチ108を開放
し、スイッチ109を閉じて接地させておく。
1の一方のスイッチ103を閉じ、他方のスイッチ10
4を開放してX座標抵抗板101をVCCの電位に保ち、
他方、Y座標抵抗板102は、スイッチ108を開放
し、スイッチ109を閉じて接地させておく。
【0011】このとき、A/Dコンバータ106の入力
端子と接続するスイッチ107を、X座標抵抗板101
の電極側へ接続しておくと、前述の通りその入力端子の
電位はVCCである。
端子と接続するスイッチ107を、X座標抵抗板101
の電極側へ接続しておくと、前述の通りその入力端子の
電位はVCCである。
【0012】ここでX座標抵抗板101の位置Pが、ス
タイラスペンなどで押圧されたとすると、その押圧点か
らY座標抵抗板102、スイッチ109を経て接地側へ
電流が流れ、X座標抵抗板101の電極110での電位
すなわちA/Dコンバータ106の入力端子の電位は、
所定の電位まで降下する。
タイラスペンなどで押圧されたとすると、その押圧点か
らY座標抵抗板102、スイッチ109を経て接地側へ
電流が流れ、X座標抵抗板101の電極110での電位
すなわちA/Dコンバータ106の入力端子の電位は、
所定の電位まで降下する。
【0013】CPU105においては、この電位を予め
設定したペンオン検出しきい値VTと比較し、ペンオン
検出しきい値VT以下となったときに、抵抗板が押圧さ
れたと判定し、前述の座標検出モードに移行するように
している。
設定したペンオン検出しきい値VTと比較し、ペンオン
検出しきい値VT以下となったときに、抵抗板が押圧さ
れたと判定し、前述の座標検出モードに移行するように
している。
【0014】
【発明が解決しようとする課題】ペンオンにより降下し
た電位VPは、接触抵抗をrとすればVCC×(y1+
r)÷(x2+y1+r)で表され、図7(a)のよう
に押圧前の電位VCCから接触抵抗rの減少に従って変化
し、接触抵抗rが最も小さくなったときに電位VPLで安
定する。
た電位VPは、接触抵抗をrとすればVCC×(y1+
r)÷(x2+y1+r)で表され、図7(a)のよう
に押圧前の電位VCCから接触抵抗rの減少に従って変化
し、接触抵抗rが最も小さくなったときに電位VPLで安
定する。
【0015】そこで、ペンオン検出しきい値VTを図7
(a)に示すようにこれよりやや高い電位に設定し、こ
の値を予め図示しないROMに記憶して、電圧VPと比
較し、抵抗板が押圧されたことを判定するようにしてい
る。
(a)に示すようにこれよりやや高い電位に設定し、こ
の値を予め図示しないROMに記憶して、電圧VPと比
較し、抵抗板が押圧されたことを判定するようにしてい
る。
【0016】しかしながら、この接触抵抗rが最も小さ
くなったときの電位VPLは、X座標抵抗板101とY座
標抵抗板102の抵抗値x2、y1により変化するの
で、抵抗板の抵抗層の材質、抵抗皮膜の厚みなどの影響
でタブレット毎に異なるものとなる。
くなったときの電位VPLは、X座標抵抗板101とY座
標抵抗板102の抵抗値x2、y1により変化するの
で、抵抗板の抵抗層の材質、抵抗皮膜の厚みなどの影響
でタブレット毎に異なるものとなる。
【0017】従って、図7(a)で設定したペンオン検
出しきい値VTで、別のタブレットのペンオン検出しき
い値VT1を設定すると、図7(b)のように、電位V
PL以下となり抵抗板の押圧を判定できない場合が生じ
た。
出しきい値VTで、別のタブレットのペンオン検出しき
い値VT1を設定すると、図7(b)のように、電位V
PL以下となり抵抗板の押圧を判定できない場合が生じ
た。
【0018】例えば抵抗層をカーボンで形成したタブレ
ットとITO(Indium tin Oxide)で
形成したタブレットでは、異なるペンオン検出しきい値
VTを記憶させたROMを用いる必要があり、ROMを
共用できないという問題があった。
ットとITO(Indium tin Oxide)で
形成したタブレットでは、異なるペンオン検出しきい値
VTを記憶させたROMを用いる必要があり、ROMを
共用できないという問題があった。
【0019】この問題を解決するために、図7(a)に
示すようにペンオン検出しきい値VTを待機状態での電
位VCCより僅かに低い電位まで引き上げてペンオン検出
しきい値VT2とすることも考えられるが、ペンオン検
出しきい値VT2を越えたときには、まだ接触抵抗rが
A/Dコンバータ106の内部抵抗などに比べて無視で
きる程度に低下していないため、この状態で抵抗板が押
圧されたことを判定し以後の座標検出モードに移行する
と、座標検出が接触抵抗rの変化の影響を受けるという
問題が生じる。
示すようにペンオン検出しきい値VTを待機状態での電
位VCCより僅かに低い電位まで引き上げてペンオン検出
しきい値VT2とすることも考えられるが、ペンオン検
出しきい値VT2を越えたときには、まだ接触抵抗rが
A/Dコンバータ106の内部抵抗などに比べて無視で
きる程度に低下していないため、この状態で抵抗板が押
圧されたことを判定し以後の座標検出モードに移行する
と、座標検出が接触抵抗rの変化の影響を受けるという
問題が生じる。
【0020】すなわち、座標検出モードで例えばx座標
(x)を検出する場合には、前述の通り、P点での電位
VPを、図6のようにA/Dコンバータ106で読み取
ることによって検出しているが、これはP点で安定した
接触抵抗rが、A/Dコンバータ106の内部抵抗RA
(1M乃至10MΩ)に比べて無視できるほど小さいこ
とを前提とするものであり、P点での電位VPがペンオ
ン検出しきい値VT2を越えた直後での接触抵抗rは、
大きな値となっている。
(x)を検出する場合には、前述の通り、P点での電位
VPを、図6のようにA/Dコンバータ106で読み取
ることによって検出しているが、これはP点で安定した
接触抵抗rが、A/Dコンバータ106の内部抵抗RA
(1M乃至10MΩ)に比べて無視できるほど小さいこ
とを前提とするものであり、P点での電位VPがペンオ
ン検出しきい値VT2を越えた直後での接触抵抗rは、
大きな値となっている。
【0021】このときのA/Dコンバータ106で読み
取る電位VP´は、VP×RA÷(RA+r)であるから、
接触抵抗rがRAに対し無視できない大きな値となる
と、接触抵抗rの変化が読み取る電位VP´に現れ、座
標検出誤差が生じる原因となる。
取る電位VP´は、VP×RA÷(RA+r)であるから、
接触抵抗rがRAに対し無視できない大きな値となる
と、接触抵抗rの変化が読み取る電位VP´に現れ、座
標検出誤差が生じる原因となる。
【0022】特に、接触抵抗rが大きい間は、外部から
のノイズの影響も大きく受け、座標検出の障害となる。
のノイズの影響も大きく受け、座標検出の障害となる。
【0023】一方、ペンオン検出しきい値VT2で抵抗
板が押圧されたことを判定してから、接触抵抗rが充分
低下するまでの時間T0のタイマーを設定して、以後の
座標検出モードへの移行を遅らせるものも知られている
が、余分なタイマー回路を必要とし高価なものとなり、
回路も複雑となるという問題があった。
板が押圧されたことを判定してから、接触抵抗rが充分
低下するまでの時間T0のタイマーを設定して、以後の
座標検出モードへの移行を遅らせるものも知られている
が、余分なタイマー回路を必要とし高価なものとなり、
回路も複雑となるという問題があった。
【0024】更に、接触抵抗が充分低下するまでの時間
は、ペンオンの押圧条件によりその都度異なり、一律に
その時間T0を設定することは困難なものであった。
は、ペンオンの押圧条件によりその都度異なり、一律に
その時間T0を設定することは困難なものであった。
【0025】結局、図7(a)において、ペンオン検出
しきい値VTは、抵抗の材質、抵抗皮膜の厚さなどで定
まる電位VPL以上である必要があるとともに、接触抵抗
rが低下して、その変化が座標検出に影響しないときの
電位VPC以下に設定する必要があるが、この電位VPL、
VPCはタブレット毎の固有の電位であるため、ペンオン
検出しきい値VTをタブレット毎に設定し、ROMに記
憶させる必要があった。
しきい値VTは、抵抗の材質、抵抗皮膜の厚さなどで定
まる電位VPL以上である必要があるとともに、接触抵抗
rが低下して、その変化が座標検出に影響しないときの
電位VPC以下に設定する必要があるが、この電位VPL、
VPCはタブレット毎の固有の電位であるため、ペンオン
検出しきい値VTをタブレット毎に設定し、ROMに記
憶させる必要があった。
【0026】逆に一度ROMに記憶させた後は、他の機
種に対応できず、その都度ROMを交換する必要があっ
た。
種に対応できず、その都度ROMを交換する必要があっ
た。
【0027】この発明は、以上の問題点を解決するため
になされたもので、簡単な構成で、抵抗感圧型タブレッ
ト毎のペンオン検出しきい値VTを設定することができ
る抵抗感圧型タブレットと抵抗感圧型タブレットのペン
オン検出しきい値設定方法を提供することを目的とす
る。
になされたもので、簡単な構成で、抵抗感圧型タブレッ
ト毎のペンオン検出しきい値VTを設定することができ
る抵抗感圧型タブレットと抵抗感圧型タブレットのペン
オン検出しきい値設定方法を提供することを目的とす
る。
【0028】
【課題を解決するための手段】この発明は、以上の問題
点を解決するために成されたもので、請求項1の抵抗感
圧型タブレットは、僅かな絶縁空隙をもって重合した一
組のX座標抵抗板とY座標抵抗板と、いずれか一方の抵
抗板の電極に入力端子が接続されたA/Dコンバータ
と、待機状態においては、一方の抵抗板に検出電圧を印
加し、他方の抵抗板を接地するように制御し、A/Dコ
ンバータの入力端子での電位が、ペンオンによる電圧変
化によってペンオン検出しきい値を越えたときに、抵抗
板が押圧されたと判定するCPUとを備えた抵抗感圧型
タブレットにおいて、A/Dコンバータの入力端子をそ
れぞれ直列に接続した2以上の抵抗の中間タップと接続
し、ペンオン検出しきい値を2以上の抵抗の分圧比で設
定したことを特徴とする。
点を解決するために成されたもので、請求項1の抵抗感
圧型タブレットは、僅かな絶縁空隙をもって重合した一
組のX座標抵抗板とY座標抵抗板と、いずれか一方の抵
抗板の電極に入力端子が接続されたA/Dコンバータ
と、待機状態においては、一方の抵抗板に検出電圧を印
加し、他方の抵抗板を接地するように制御し、A/Dコ
ンバータの入力端子での電位が、ペンオンによる電圧変
化によってペンオン検出しきい値を越えたときに、抵抗
板が押圧されたと判定するCPUとを備えた抵抗感圧型
タブレットにおいて、A/Dコンバータの入力端子をそ
れぞれ直列に接続した2以上の抵抗の中間タップと接続
し、ペンオン検出しきい値を2以上の抵抗の分圧比で設
定したことを特徴とする。
【0029】又、請求項2の抵抗感圧型タブレットは、
僅かな絶縁空隙をもって重合した一組のX座標抵抗板と
Y座標抵抗板と、いずれか一方の抵抗板の電極に入力端
子が接続されたA/Dコンバータと、待機状態において
は、一方の抵抗板に検出電圧を印加し、他方の抵抗板を
接地するように制御し、A/Dコンバータの入力端子で
の電位が、ペンオンによる電圧変化によってペンオン検
出しきい値を越えたときに、抵抗板が押圧されたと判定
するCPUとを備えた抵抗感圧型タブレットにおいて、
ペンオン検出しきい値を、抵抗板間の接触抵抗の変化が
無視できる程度にまで接触抵抗が低下した後のA/Dコ
ンバータの入力端子での電位に設定したことを特徴とす
る。
僅かな絶縁空隙をもって重合した一組のX座標抵抗板と
Y座標抵抗板と、いずれか一方の抵抗板の電極に入力端
子が接続されたA/Dコンバータと、待機状態において
は、一方の抵抗板に検出電圧を印加し、他方の抵抗板を
接地するように制御し、A/Dコンバータの入力端子で
の電位が、ペンオンによる電圧変化によってペンオン検
出しきい値を越えたときに、抵抗板が押圧されたと判定
するCPUとを備えた抵抗感圧型タブレットにおいて、
ペンオン検出しきい値を、抵抗板間の接触抵抗の変化が
無視できる程度にまで接触抵抗が低下した後のA/Dコ
ンバータの入力端子での電位に設定したことを特徴とす
る。
【0030】更に、請求項3の抵抗感圧型タブレット
は、請求項2の抵抗感圧型タブレットにおいて、A/D
コンバータの入力端子をそれぞれ直列に接続した2以上
の抵抗の中間タップと接続し、ペンオン検出しきい値を
2以上の抵抗の分圧比で設定したことを特徴とする。
は、請求項2の抵抗感圧型タブレットにおいて、A/D
コンバータの入力端子をそれぞれ直列に接続した2以上
の抵抗の中間タップと接続し、ペンオン検出しきい値を
2以上の抵抗の分圧比で設定したことを特徴とする。
【0031】更に、請求項4の抵抗感圧型タブレット
は、請求項1又は3の抵抗感圧型タブレットにおいて、
2以上の抵抗の少なくとも一つを可変抵抗とし、可変抵
抗の抵抗値を外部から調整して、ペンオン検出しきい値
を設定したことを特徴とする。
は、請求項1又は3の抵抗感圧型タブレットにおいて、
2以上の抵抗の少なくとも一つを可変抵抗とし、可変抵
抗の抵抗値を外部から調整して、ペンオン検出しきい値
を設定したことを特徴とする。
【0032】又、請求項5の抵抗感圧型タブレットのペ
ンオン検出しきい値設定方法は、X座標抵抗板と、Y座
標抵抗板を僅かな絶縁空隙をもって重合し、待機状態
で、一方の抵抗板に検出電圧を印加し、他方の抵抗板を
接地するとともに、いずれか一方の抵抗板の電極にA/
Dコンバータの入力端子を接続し、CPUにおいて、A
/Dコンバータの入力端子での電位が、ペンオンによる
電圧変化によってペンオン検出しきい値を越えたとき
に、抵抗板が押圧されたと判定する抵抗感圧型タブレッ
トにおいて、A/Dコンバータの入力端子をそれぞれ直
列に接続した2以上の抵抗の中間タップと接続し、ペン
オン検出しきい値を2以上の抵抗の分圧比で設定し、A
/Dコンバータの入力端子より入力したことを特徴とす
る。
ンオン検出しきい値設定方法は、X座標抵抗板と、Y座
標抵抗板を僅かな絶縁空隙をもって重合し、待機状態
で、一方の抵抗板に検出電圧を印加し、他方の抵抗板を
接地するとともに、いずれか一方の抵抗板の電極にA/
Dコンバータの入力端子を接続し、CPUにおいて、A
/Dコンバータの入力端子での電位が、ペンオンによる
電圧変化によってペンオン検出しきい値を越えたとき
に、抵抗板が押圧されたと判定する抵抗感圧型タブレッ
トにおいて、A/Dコンバータの入力端子をそれぞれ直
列に接続した2以上の抵抗の中間タップと接続し、ペン
オン検出しきい値を2以上の抵抗の分圧比で設定し、A
/Dコンバータの入力端子より入力したことを特徴とす
る。
【0033】更に、請求項6の抵抗感圧型タブレットの
ペンオン検出しきい値設定方法は、請求項5記載の抵抗
感圧型タブレットにおけるペンオン検出しきい値設定方
法において、2以上の抵抗の少なくとも一つが可変抵抗
であり、その可変抵抗の抵抗値を調整して、A/Dコン
バータのペンオン検出しきい値を設定したことを特徴と
する。
ペンオン検出しきい値設定方法は、請求項5記載の抵抗
感圧型タブレットにおけるペンオン検出しきい値設定方
法において、2以上の抵抗の少なくとも一つが可変抵抗
であり、その可変抵抗の抵抗値を調整して、A/Dコン
バータのペンオン検出しきい値を設定したことを特徴と
する。
【0034】
【作用】請求項1の発明においては、直列に接続した2
以上の抵抗の中間タップをA/Dコンバータの入力端子
に接続し、中間タップでの抵抗の分圧された電位をA/
Dコンバータの入力端子に入力する。A/Dコンバータ
は、この中間タップでの電位をAD変換し、ペンオン検
出しきい値VTとする。
以上の抵抗の中間タップをA/Dコンバータの入力端子
に接続し、中間タップでの抵抗の分圧された電位をA/
Dコンバータの入力端子に入力する。A/Dコンバータ
は、この中間タップでの電位をAD変換し、ペンオン検
出しきい値VTとする。
【0035】A/Dコンバータの入力端子からアナログ
データである中間タップでの電位を入力するので、CP
Uの1端子の入力端子を用いるだけで、ペンオン検出し
きい値VTを設定することができる。
データである中間タップでの電位を入力するので、CP
Uの1端子の入力端子を用いるだけで、ペンオン検出し
きい値VTを設定することができる。
【0036】直列に接続した抵抗のいずれかの抵抗値を
変えれば、その中間タップにおける分圧された電位も変
わり、ペンオン検出しきい値VTを修正することができ
る。
変えれば、その中間タップにおける分圧された電位も変
わり、ペンオン検出しきい値VTを修正することができ
る。
【0037】請求項2の発明においては、ペンオン検出
しきい値を、抵抗板間の接触抵抗の変化が無視できる程
度にまで接触抵抗が低下した後のA/Dコンバータの入
力端子での電位に設定するので、座標検出の際には、接
触抵抗の変化の影響が現れない。
しきい値を、抵抗板間の接触抵抗の変化が無視できる程
度にまで接触抵抗が低下した後のA/Dコンバータの入
力端子での電位に設定するので、座標検出の際には、接
触抵抗の変化の影響が現れない。
【0038】請求項3の発明においては、A/Dコンバ
ータの入力端子をそれぞれ直列に接続した2以上の抵抗
の中間タップと接続し、ペンオン検出しきい値を2以上
の抵抗の分圧比で設定するので、抵抗値を変えながら中
間タップの電位を変えることができ、ペンオン検出しき
い値VTを簡単にペンオンにより変化する電圧が安定す
る直前の電位に設定することができる。
ータの入力端子をそれぞれ直列に接続した2以上の抵抗
の中間タップと接続し、ペンオン検出しきい値を2以上
の抵抗の分圧比で設定するので、抵抗値を変えながら中
間タップの電位を変えることができ、ペンオン検出しき
い値VTを簡単にペンオンにより変化する電圧が安定す
る直前の電位に設定することができる。
【0039】請求項4の発明においては、2以上の抵抗
の少なくとも一つを可変抵抗とし、可変抵抗の抵抗値を
外部から調整するので、簡単に最適なペンオン検出しき
い値を設定することができる。
の少なくとも一つを可変抵抗とし、可変抵抗の抵抗値を
外部から調整するので、簡単に最適なペンオン検出しき
い値を設定することができる。
【0040】請求項5の発明においては、直列に接続し
た2以上の抵抗の中間タップをA/Dコンバータの入力
端子に接続し、中間タップでの抵抗の分圧された電位を
A/Dコンバータの入力端子に入力する。A/Dコンバ
ータは、この中間タップでの電位をAD変換し、ペンオ
ン検出しきい値VTとする。
た2以上の抵抗の中間タップをA/Dコンバータの入力
端子に接続し、中間タップでの抵抗の分圧された電位を
A/Dコンバータの入力端子に入力する。A/Dコンバ
ータは、この中間タップでの電位をAD変換し、ペンオ
ン検出しきい値VTとする。
【0041】直列に接続した抵抗のいずれかの抵抗値を
変えれば、その中間タップにおける分圧された電位も変
わり、ペンオン検出しきい値VTを修正することができ
る。
変えれば、その中間タップにおける分圧された電位も変
わり、ペンオン検出しきい値VTを修正することができ
る。
【0042】請求項6の発明においては、2以上の抵抗
の少なくとも一つを可変抵抗としたので、その可変抵抗
の抵抗値を調整して、A/Dコンバータのペンオン検出
しきい値を修正することができる。
の少なくとも一つを可変抵抗としたので、その可変抵抗
の抵抗値を調整して、A/Dコンバータのペンオン検出
しきい値を修正することができる。
【0043】
【実施例】以下、この発明の実施例を図面に基づき説明
する。
する。
【0044】本発明の実施例を示す図1において、CP
U1は、ADコンバータを内蔵し、ADコンバータの入
力端子IY+、IX+を備えている。
U1は、ADコンバータを内蔵し、ADコンバータの入
力端子IY+、IX+を備えている。
【0045】IX+端子は、OX+端子とともにX座標抵
抗板2の電圧印加側電極21と接続し、X座標抵抗板2
の他方の接地側電極22は、この電極を接地するためC
PU1のOX-端子と接続している。
抗板2の電圧印加側電極21と接続し、X座標抵抗板2
の他方の接地側電極22は、この電極を接地するためC
PU1のOX-端子と接続している。
【0046】同様にIY+端子は、OY+端子とともにY
座標抵抗板3の電圧印加側電極31と接続し、Y座標抵
抗板3の他方の接地側電極32は、この電極を接地する
ためCPU1のOY-端子と接続している。
座標抵抗板3の電圧印加側電極31と接続し、Y座標抵
抗板3の他方の接地側電極32は、この電極を接地する
ためCPU1のOY-端子と接続している。
【0047】このIY+端子は、更に100KΩのプル
アップ抵抗R1と1.5KΩから3KΩの可変抵抗であ
る調整抵抗R2の中間タップTとも接続し、プルアップ
抵抗R1の他端は検出電圧VCCを印加するためCPU1
のPCHK+端子と接続し、調整抵抗R2の他端は接地
するためCPU1のPCHK-端子とそれぞれ接続して
いる。
アップ抵抗R1と1.5KΩから3KΩの可変抵抗であ
る調整抵抗R2の中間タップTとも接続し、プルアップ
抵抗R1の他端は検出電圧VCCを印加するためCPU1
のPCHK+端子と接続し、調整抵抗R2の他端は接地
するためCPU1のPCHK-端子とそれぞれ接続して
いる。
【0048】これらの抵抗R1、R2でペンオン検出し
きい値設定回路を構成し、プルアップ抵抗R1と、調整
抵抗R2の分圧比でペンオン検出しきい値を設定する。
きい値設定回路を構成し、プルアップ抵抗R1と、調整
抵抗R2の分圧比でペンオン検出しきい値を設定する。
【0049】本実施例では、調整抵抗R2を可変抵抗と
して、中間タップTでの電位を変更しているが、プルア
ップ抵抗R1側の抵抗値を変えて、中間タップTでの電
位を変更してもよい。
して、中間タップTでの電位を変更しているが、プルア
ップ抵抗R1側の抵抗値を変えて、中間タップTでの電
位を変更してもよい。
【0050】又本実施例では、ペンオンによる電圧変化
をペンオン検出しきい値で比較する前に、CMOSレベ
ルでその電圧変化を比較する一次検出を行っているの
で、中間タップTは、CPU1のPEN端子とも接続し
ている。
をペンオン検出しきい値で比較する前に、CMOSレベ
ルでその電圧変化を比較する一次検出を行っているの
で、中間タップTは、CPU1のPEN端子とも接続し
ている。
【0051】尚、CPU1のこれらの端子における入出
力及びADコンバータの入力端子の切り替えは、CPU
1により制御されている。
力及びADコンバータの入力端子の切り替えは、CPU
1により制御されている。
【0052】このように構成された抵抗感圧型タブレッ
トにおいて、ペンオン検出しきい値を設定する際には、
図2に示すように、まずPCHK+端子をVCCの電位と
してプルアップ抵抗R1の一端に検出電圧を印加し、調
整抵抗R2の他端をPCHK-端子をGNDレベルとし
て接地する。
トにおいて、ペンオン検出しきい値を設定する際には、
図2に示すように、まずPCHK+端子をVCCの電位と
してプルアップ抵抗R1の一端に検出電圧を印加し、調
整抵抗R2の他端をPCHK-端子をGNDレベルとし
て接地する。
【0053】このとき、中間タップTにおける電位は、
プルアップ抵抗R1と調整抵抗R2の分圧比で定まり、
プルアップ抵抗R1と調整抵抗R2の抵抗値をそれぞれ
r1、r2とすれば、VCC×r2÷(r1+r2)とな
る。
プルアップ抵抗R1と調整抵抗R2の分圧比で定まり、
プルアップ抵抗R1と調整抵抗R2の抵抗値をそれぞれ
r1、r2とすれば、VCC×r2÷(r1+r2)とな
る。
【0054】中間タップTでのこの電圧は、ADコンバ
ータの入力端子IY+より取り込まれて、CPU1内の
ADコンバータによってAD変換され、ADコンバータ
のビット数に等しい10ビットのデジタルデータとな
る。
ータの入力端子IY+より取り込まれて、CPU1内の
ADコンバータによってAD変換され、ADコンバータ
のビット数に等しい10ビットのデジタルデータとな
る。
【0055】CPU1では、このAD変換されたデジタ
ルデータをペンオン検出しきい値VTとして、図示しな
いRAMに記憶する。
ルデータをペンオン検出しきい値VTとして、図示しな
いRAMに記憶する。
【0056】ここで、後述するようにCPU1は、AD
変換されたIY+端子での電圧とペンオン検出しきい値
VTを比較するので、RAMに記憶するペンオン検出し
きい値VTは、ADコンバータのビット数に等しいビッ
ト数からなるデジタルデータとして記憶する必要があ
る。
変換されたIY+端子での電圧とペンオン検出しきい値
VTを比較するので、RAMに記憶するペンオン検出し
きい値VTは、ADコンバータのビット数に等しいビッ
ト数からなるデジタルデータとして記憶する必要があ
る。
【0057】従って、仮にキー入力等の手段によって外
部からこのペンオン検出しきい値V Tを設定しようとす
ると、A/Dコンバータのビット数のデジタルデータを
CPUへ入力する必要があり、そのビット数分のCPU
の入力端子を使用しなければならない。
部からこのペンオン検出しきい値V Tを設定しようとす
ると、A/Dコンバータのビット数のデジタルデータを
CPUへ入力する必要があり、そのビット数分のCPU
の入力端子を使用しなければならない。
【0058】これに対し、本実施例においては、A/D
コンバータの入力端子からアナログデータであるペンオ
ン検出しきい値VTを入力するので、1端子のCPUの
入力端子を用いるだけで、ペンオン検出しきい値VTを
入力することができる。
コンバータの入力端子からアナログデータであるペンオ
ン検出しきい値VTを入力するので、1端子のCPUの
入力端子を用いるだけで、ペンオン検出しきい値VTを
入力することができる。
【0059】尚、これらのペンオン検出しきい値初期設
定の一連の処理は、CPU1に電源が投入されたとき、
若しくはCPU1が外部からのリセット信号を受け付け
たときに、その都度実行される。
定の一連の処理は、CPU1に電源が投入されたとき、
若しくはCPU1が外部からのリセット信号を受け付け
たときに、その都度実行される。
【0060】「ペンオンを検出しない」若しくは「座標
検出に接触抵抗の変化が影響する」など設定したペンオ
ン検出しきい値VTが不適当であった場合には、可変抵
抗である調整抵抗R2の抵抗値を変えて、再度CPU1
に電源を投入するか、リセットする。
検出に接触抵抗の変化が影響する」など設定したペンオ
ン検出しきい値VTが不適当であった場合には、可変抵
抗である調整抵抗R2の抵抗値を変えて、再度CPU1
に電源を投入するか、リセットする。
【0061】すなわち、調整抵抗R2の抵抗値が変更さ
れることにより、中間タップTでの電圧が変わり、前述
と同じ処理により、新たなペンオン検出しきい値VTが
RAMに記憶される。
れることにより、中間タップTでの電圧が変わり、前述
と同じ処理により、新たなペンオン検出しきい値VTが
RAMに記憶される。
【0062】このように、調整抵抗R2の抵抗値を変更
しながら、ペンオン検出しきい値VTを、抵抗の材質、
抵抗皮膜の厚さなどで定まるペンオンの最低電位VPL以
上でしかも、抵抗板間の接触抵抗の変化が無視できる程
度にまで接触抵抗が低下したときの電位VPC以下の電位
に設定することができる。
しながら、ペンオン検出しきい値VTを、抵抗の材質、
抵抗皮膜の厚さなどで定まるペンオンの最低電位VPL以
上でしかも、抵抗板間の接触抵抗の変化が無視できる程
度にまで接触抵抗が低下したときの電位VPC以下の電位
に設定することができる。
【0063】従って、ペンオン検出しきい値VTでペン
オンを検出したときには、接触抵抗がADコンバータの
内部抵抗に比べ無視できるほど小さくなっていて、以後
の座標検出に接触抵抗の変化が影響しない。
オンを検出したときには、接触抵抗がADコンバータの
内部抵抗に比べ無視できるほど小さくなっていて、以後
の座標検出に接触抵抗の変化が影響しない。
【0064】ペンオン検出しきい値を設定した後は、C
PU1はスリープモードに移行し、次のペンオン入力ま
で待機状態となる。
PU1はスリープモードに移行し、次のペンオン入力ま
で待機状態となる。
【0065】以下、図2に沿ってその動作を説明する。
【0066】ペンオン検出しきい値の初期設定が完了し
たt0から、CPU1は待機状態に移行する。
たt0から、CPU1は待機状態に移行する。
【0067】この待機状態においては、PCHK+端子
の電位をVCCとしたまま、PCHK-端子をOFF(ハ
イインピーダンス)とし、Y座標抵抗板3、中間タップ
T、PEN端子での各電位をVCCとしている。
の電位をVCCとしたまま、PCHK-端子をOFF(ハ
イインピーダンス)とし、Y座標抵抗板3、中間タップ
T、PEN端子での各電位をVCCとしている。
【0068】一方、X座標抵抗板2は、その両電極と接
続しているOX+端子、OX-端子を接地し、GNDレベ
ルとしている。
続しているOX+端子、OX-端子を接地し、GNDレベ
ルとしている。
【0069】従って、抵抗板など抵抗感圧型タブレット
の各回路には電流が流れず、又CPU1は、ADコンバ
ータを含むCPU1内の他の全ての回路を休止するスリ
ープモードとしているので、タブレット全体で消費する
電力は極めて微小となっている。
の各回路には電流が流れず、又CPU1は、ADコンバ
ータを含むCPU1内の他の全ての回路を休止するスリ
ープモードとしているので、タブレット全体で消費する
電力は極めて微小となっている。
【0070】尚、CPU1では、この待機状態からPE
N端子の電位をCMOSレベルで比較するペンオン一次
検出手段を備え、ペンオンによりPEN端子の電位が1
/2VCC以下となったときに、ペンオンと一次判定する
ようになっている。
N端子の電位をCMOSレベルで比較するペンオン一次
検出手段を備え、ペンオンによりPEN端子の電位が1
/2VCC以下となったときに、ペンオンと一次判定する
ようになっている。
【0071】図3に示すように、P点がスタイラスペン
で押圧されたとすると、PCHK+端子から中間タップ
T、Y座標抵抗板3、P点、X座標抵抗板2を経て、O
X+端子とOX-端子に電流が流れる。
で押圧されたとすると、PCHK+端子から中間タップ
T、Y座標抵抗板3、P点、X座標抵抗板2を経て、O
X+端子とOX-端子に電流が流れる。
【0072】このとき、PEN端子の電位は、中間タッ
プTの電位と等しく、図2のようにP点での接触抵抗r
の減少に従って、P点が押圧されたt1から降下する。
プTの電位と等しく、図2のようにP点での接触抵抗r
の減少に従って、P点が押圧されたt1から降下する。
【0073】プルアップ抵抗R1の抵抗値r1は、X座
標抵抗板2の抵抗値に比べて大きくなるように設定して
あるので、接触抵抗rがある程度減少すると、PEN端
子の電位は1/2VCC以下となる。
標抵抗板2の抵抗値に比べて大きくなるように設定して
あるので、接触抵抗rがある程度減少すると、PEN端
子の電位は1/2VCC以下となる。
【0074】そこで、ペンオン一次検出手段によりペン
オンが一次検出され、CPU1は、図2のt2よりスリ
ープモードを脱してペンオン二次検出モードに移行す
る。
オンが一次検出され、CPU1は、図2のt2よりスリ
ープモードを脱してペンオン二次検出モードに移行す
る。
【0075】ペンオン二次検出モードにおいては、AD
コンバータを含むCPU1内の全ての回路が駆動を開始
し、中間タップTの電位をADコンバータの入力端子I
Y+より取り入れAD変換するとともに、RAMに記憶
したペンオン検出しきい値VTを読み出し、両者を比較
する。
コンバータを含むCPU1内の全ての回路が駆動を開始
し、中間タップTの電位をADコンバータの入力端子I
Y+より取り入れAD変換するとともに、RAMに記憶
したペンオン検出しきい値VTを読み出し、両者を比較
する。
【0076】中間タップTの電位がペンオン検出しきい
値VTを越えたとき、すなわちペンオン検出しきい値VT
以下となったときにペンオン二次検出モードでペンオン
と判定する。
値VTを越えたとき、すなわちペンオン検出しきい値VT
以下となったときにペンオン二次検出モードでペンオン
と判定する。
【0077】ペンオン二次検出モードでペンオンと判定
とすると、PCHK+端子をOFFとして、t3よりP
点のX、Y座標を検出する座標検出モードに移行する。
とすると、PCHK+端子をOFFとして、t3よりP
点のX、Y座標を検出する座標検出モードに移行する。
【0078】座標検出モードでは、始めにX座標抵抗板
2に電位勾配をかけて、P点のX座標を検出する。
2に電位勾配をかけて、P点のX座標を検出する。
【0079】すなわち、図4のようにX座標抵抗板2の
電圧印加側電極21と接続するOX+端子に電圧VCCを
印加し、他方の接地側電極22と接続するOX-端子を
接地し、X座標抵抗板2に電圧VCCからGNDまでの電
位勾配を形成させる。
電圧印加側電極21と接続するOX+端子に電圧VCCを
印加し、他方の接地側電極22と接続するOX-端子を
接地し、X座標抵抗板2に電圧VCCからGNDまでの電
位勾配を形成させる。
【0080】押圧点Pでの分圧抵抗を図示のようにx
1、x2とすれば、押圧点Pの電圧VPは、VCC×x1
÷(x1+x2)となり、このときには、既に接触抵抗
rはA/Dコンバータの内部抵抗RAに比較して無視で
きるほど小さくなっているので、ADコンバータの入力
端子IY+における電位VXは、押圧点Pの電圧VPにほ
ぼ等しく、しかも接触抵抗の変化の影響を受けない。
1、x2とすれば、押圧点Pの電圧VPは、VCC×x1
÷(x1+x2)となり、このときには、既に接触抵抗
rはA/Dコンバータの内部抵抗RAに比較して無視で
きるほど小さくなっているので、ADコンバータの入力
端子IY+における電位VXは、押圧点Pの電圧VPにほ
ぼ等しく、しかも接触抵抗の変化の影響を受けない。
【0081】分圧抵抗x1、x2は、それぞれP点と電
極との距離X1、X2に比例するので、電圧VPからP
点のX座標を求めることができ、従って、CPU1で
は、電圧VPにほぼ等しい電位VXをAD変換してP点の
X座標を求める。
極との距離X1、X2に比例するので、電圧VPからP
点のX座標を求めることができ、従って、CPU1で
は、電圧VPにほぼ等しい電位VXをAD変換してP点の
X座標を求める。
【0082】続いて、t4においてOX+端子、OX-端
子をOFFとするとともに、ADコンバータの入力端子
をIX+端子とし、P点のY座標を検出する。
子をOFFとするとともに、ADコンバータの入力端子
をIX+端子とし、P点のY座標を検出する。
【0083】すなわち、図5のようにY座標抵抗板3の
電圧印加側電極31と接続するOY+端子に電圧VCCを
印加し、他方の接地側電極32と接続するOY-端子を
接地し、Y座標抵抗板3に電圧VCCからGNDまでの電
位勾配を発生させる。
電圧印加側電極31と接続するOY+端子に電圧VCCを
印加し、他方の接地側電極32と接続するOY-端子を
接地し、Y座標抵抗板3に電圧VCCからGNDまでの電
位勾配を発生させる。
【0084】押圧点Pでの分圧抵抗を図示のようにy
1、y2とすれば、押圧点Pの電圧VPは、VCC×y1
÷(y1+y2)となり、分圧抵抗y1、y2はそれぞ
れP点と電極との距離Y1、Y2に比例するので、この
電圧VPからP点のY座標を求めることができる。
1、y2とすれば、押圧点Pの電圧VPは、VCC×y1
÷(y1+y2)となり、分圧抵抗y1、y2はそれぞ
れP点と電極との距離Y1、Y2に比例するので、この
電圧VPからP点のY座標を求めることができる。
【0085】X座標検出と同様に、このときには、接触
抵抗rがA/Dコンバータの内部抵抗RAに比較して無
視できるほど小さくなっていて、しかもX座標抵抗板2
の抵抗値より接触抵抗rとA/Dコンバータの内部抵抗
RAの和は、はるかに大きな抵抗値となっているので、
電圧VPとA/Dコンバータの入力端子IX+端子の電位
VYはほぼ等しく、しかも接触抵抗の変化の影響を受け
ない。。
抵抗rがA/Dコンバータの内部抵抗RAに比較して無
視できるほど小さくなっていて、しかもX座標抵抗板2
の抵抗値より接触抵抗rとA/Dコンバータの内部抵抗
RAの和は、はるかに大きな抵抗値となっているので、
電圧VPとA/Dコンバータの入力端子IX+端子の電位
VYはほぼ等しく、しかも接触抵抗の変化の影響を受け
ない。。
【0086】従って、電位VYをAD変換して、P点の
Y座標を求める。
Y座標を求める。
【0087】図2に示すように、t5においてX座標、
Y座標の座標検出を終えると、CPU1は、OY+端
子、OY-端子をOFFとして、再びt1からt3まで
のペンオン検出を繰り返す。
Y座標の座標検出を終えると、CPU1は、OY+端
子、OY-端子をOFFとして、再びt1からt3まで
のペンオン検出を繰り返す。
【0088】t5からt7のペンオン検出において、P
EN端子の電位が1/2VCC以下であり、IY+端子で
の電位もペンオン検出しきい値VT以下であれば、座標
検出後もペンが押され続けていたと判定することがで
き、直前に検出したX座標、Y座標を有効位置情報とし
てパーソナルコンピュータ等上位処理装置(図示せず)
へ出力する。
EN端子の電位が1/2VCC以下であり、IY+端子で
の電位もペンオン検出しきい値VT以下であれば、座標
検出後もペンが押され続けていたと判定することがで
き、直前に検出したX座標、Y座標を有効位置情報とし
てパーソナルコンピュータ等上位処理装置(図示せず)
へ出力する。
【0089】又、ペンオン一次検出、二次検出のいずれ
かで、ペンオンと判定できないときには、座標検出中に
ペンが離れたものと判断し、直前に検出したX座標とY
座標の位置情報を無効とする。
かで、ペンオンと判定できないときには、座標検出中に
ペンが離れたものと判断し、直前に検出したX座標とY
座標の位置情報を無効とする。
【0090】いずれの場合であっても、一度ペンオンを
検出し座標検出を実行した後は、所定時間(例えば5m
sec)後のt8において、再びペンオン検出を繰り返
す。
検出し座標検出を実行した後は、所定時間(例えば5m
sec)後のt8において、再びペンオン検出を繰り返
す。
【0091】このときに、ペンオンを検出すれば、再び
座標検出を行うために前述のt1からt7までの処理を
繰り返す。
座標検出を行うために前述のt1からt7までの処理を
繰り返す。
【0092】又、所定の回数ペンオン検出を行ってもペ
ンオンを検出しない場合には、タブレット操作を中止し
たものと判断し、t0からt1の待機状態に移行し、C
PU1は、スリープモードとなる。
ンオンを検出しない場合には、タブレット操作を中止し
たものと判断し、t0からt1の待機状態に移行し、C
PU1は、スリープモードとなる。
【0093】本実施例においては、可変抵抗によって直
列に接続した抵抗の抵抗値を変更したが、抵抗値の異な
る抵抗を差し替えて変更してもよい。
列に接続した抵抗の抵抗値を変更したが、抵抗値の異な
る抵抗を差し替えて変更してもよい。
【0094】又、本発明の実施例においては、ペンオン
による電位がペンオン検出しきい値VT以下となったと
きに、抵抗板が押圧されたものと判定した例で説明した
が、ペンオン検出時に非印加側の抵抗板と接地間に検出
抵抗を介在させ、検出抵抗の抵抗板側の電位とペンオン
検出しきい値VTを比較し、ペンオンによる電位がペン
オン検出しきい値VT以上となったときに抵抗板が押圧
されたものと判定する抵抗感圧型タブレットにおいて、
そのペンオン検出しきい値VTを設定する場合であって
もよい。
による電位がペンオン検出しきい値VT以下となったと
きに、抵抗板が押圧されたものと判定した例で説明した
が、ペンオン検出時に非印加側の抵抗板と接地間に検出
抵抗を介在させ、検出抵抗の抵抗板側の電位とペンオン
検出しきい値VTを比較し、ペンオンによる電位がペン
オン検出しきい値VT以上となったときに抵抗板が押圧
されたものと判定する抵抗感圧型タブレットにおいて、
そのペンオン検出しきい値VTを設定する場合であって
もよい。
【0095】又、本発明の実施例においては、CPU1
にADコンバータを内蔵した例で説明したが、ADコン
バータの入力端子からペンオン検出しきい値を入力する
ものであれば、ADコンバータとCPU1は、別部品で
あってもよい。
にADコンバータを内蔵した例で説明したが、ADコン
バータの入力端子からペンオン検出しきい値を入力する
ものであれば、ADコンバータとCPU1は、別部品で
あってもよい。
【0096】
【発明の効果】以上説明したように、請求項1又は請求
項5の発明によれば、直列に接続した2以上の抵抗の中
間タップをA/Dコンバータの入力端子に接続し、中間
タップにおける抵抗で分圧された電位をペンオン検出し
きい値VTとするので、直列に接続した抵抗のいずれか
の抵抗値を変えるだけで、抵抗感圧型タブレット毎のペ
ンオン検出しきい値VTを設定できる。
項5の発明によれば、直列に接続した2以上の抵抗の中
間タップをA/Dコンバータの入力端子に接続し、中間
タップにおける抵抗で分圧された電位をペンオン検出し
きい値VTとするので、直列に接続した抵抗のいずれか
の抵抗値を変えるだけで、抵抗感圧型タブレット毎のペ
ンオン検出しきい値VTを設定できる。
【0097】従って、ペンオンにより変化する電位VP
が、抵抗の材質、抵抗皮膜の厚さなどが異なってペンオ
ン検出しきい値VTを越えない場合であっても、ROM
を交換することなく、ペンオン検出しきい値VTを修正
して、ペンオン検出を行うことができる。
が、抵抗の材質、抵抗皮膜の厚さなどが異なってペンオ
ン検出しきい値VTを越えない場合であっても、ROM
を交換することなく、ペンオン検出しきい値VTを修正
して、ペンオン検出を行うことができる。
【0098】又、ペンオン検出しきい値VTでペンオン
を検出した後に、まだ接触抵抗が無視できるほど低下せ
ず、接触抵抗の変化が座標検出に現れる場合にも、RO
Mを交換することなく、ペンオン検出しきい値VTを修
正して、座標検出の際に接触抵抗の変化の影響を受けな
いように設定することができる。
を検出した後に、まだ接触抵抗が無視できるほど低下せ
ず、接触抵抗の変化が座標検出に現れる場合にも、RO
Mを交換することなく、ペンオン検出しきい値VTを修
正して、座標検出の際に接触抵抗の変化の影響を受けな
いように設定することができる。
【0099】更に、A/Dコンバータの入力端子からア
ナログデータであるペンオン検出しきい値VTを入力す
るので、デジタル入力する場合に比べて、1端子のCP
Uの入力端子を用いるだけで、設定することができる。
ナログデータであるペンオン検出しきい値VTを入力す
るので、デジタル入力する場合に比べて、1端子のCP
Uの入力端子を用いるだけで、設定することができる。
【0100】請求項2の発明においては、ペンオンによ
る電圧変化がペンオン検出しきい値を越えたときには、
ペンオンによる抵抗板間の接触抵抗の変化が無視できる
程度にまで接触抵抗が低下し、その後に座標検出モード
に移行する。
る電圧変化がペンオン検出しきい値を越えたときには、
ペンオンによる抵抗板間の接触抵抗の変化が無視できる
程度にまで接触抵抗が低下し、その後に座標検出モード
に移行する。
【0101】従って、ペンオン検出しきい値Vで抵抗板
が押圧されたことを判定してから、接触抵抗rが充分低
下するまでのタイマー回路を設ける必要がなく、安価で
しかも簡単な構成で、座標検出の際の接触抵抗の変化の
影響を受けなくすることができる。
が押圧されたことを判定してから、接触抵抗rが充分低
下するまでのタイマー回路を設ける必要がなく、安価で
しかも簡単な構成で、座標検出の際の接触抵抗の変化の
影響を受けなくすることができる。
【0102】請求項3の発明においては、A/Dコンバ
ータの入力端子をそれぞれ直列に接続した2以上の抵抗
の中間タップと接続し、ペンオン検出しきい値を2以上
の抵抗の分圧比で設定するので、抵抗値を変えながら中
間タップの電位を変えることができ、ペンオン検出しき
い値VTを簡単にペンオンにより変化する電圧が安定す
る直前の電位に設定することができる。
ータの入力端子をそれぞれ直列に接続した2以上の抵抗
の中間タップと接続し、ペンオン検出しきい値を2以上
の抵抗の分圧比で設定するので、抵抗値を変えながら中
間タップの電位を変えることができ、ペンオン検出しき
い値VTを簡単にペンオンにより変化する電圧が安定す
る直前の電位に設定することができる。
【0103】請求項4と請求項6の発明においては、2
以上の抵抗の少なくとも一つを可変抵抗とし、可変抵抗
の抵抗値を外部から調整するので、簡単に最適なペンオ
ン検出しきい値を設定することができる。
以上の抵抗の少なくとも一つを可変抵抗とし、可変抵抗
の抵抗値を外部から調整するので、簡単に最適なペンオ
ン検出しきい値を設定することができる。
【0104】
【図1】図1は、本発明による抵抗感圧型タブレットの
回路図である。
回路図である。
【図2】図2は、本発明による抵抗感圧型タブレットの
波形図である。
波形図である。
【図3】図3は、図1の抵抗感圧型タブレットにおい
て、ペンオン検出状態を示す回路図である。
て、ペンオン検出状態を示す回路図である。
【図4】図4は、X座標を検出する座標検出モードを示
す回路図である。
す回路図である。
【図5】図5は、Y座標を検出する座標検出モードを示
す回路図である。
す回路図である。
【図6】図6は、従来の抵抗感圧型タブレットを示す回
路図である。
路図である。
【図7】図7は、ペンオンにより電圧が変化する押圧点
Pでの電圧VPとペンオン検出しきい値VTとの関係を示
す波形図であり、(a)は、接触抵抗が安定したときの
電圧VPLが比較的低いタブレットの波形図、(b)は、
接触抵抗が安定したときの電圧VPLが比較的高いタブレ
ットの波形図である。
Pでの電圧VPとペンオン検出しきい値VTとの関係を示
す波形図であり、(a)は、接触抵抗が安定したときの
電圧VPLが比較的低いタブレットの波形図、(b)は、
接触抵抗が安定したときの電圧VPLが比較的高いタブレ
ットの波形図である。
1 CPU 2 X座標抵抗板 3 Y座標抵抗板 VT ペンオン検出しきい値 R1、R2 抵抗 T 中間タップ
Claims (6)
- 【請求項1】 僅かな絶縁空隙をもって重合した一組の
X座標抵抗板とY座標抵抗板と、 いずれか一方の抵抗板の電極に入力端子が接続されたA
/Dコンバータと、 待機状態においては、一方の抵抗板に検出電圧を印加
し、他方の抵抗板を接地するように制御し、A/Dコン
バータの入力端子での電位が、ペンオンによる電圧変化
によってペンオン検出しきい値を越えたときに、抵抗板
が押圧されたと判定するCPUとを備えた抵抗感圧型タ
ブレットにおいて、 A/Dコンバータの入力端子をそれぞれ直列に接続した
2以上の抵抗の中間タップと接続し、ペンオン検出しき
い値を2以上の抵抗の分圧比で設定したことを特徴とす
る抵抗感圧型タブレット。 - 【請求項2】 僅かな絶縁空隙をもって重合した一組の
X座標抵抗板とY座標抵抗板と、 いずれか一方の抵抗板の電極に入力端子が接続されたA
/Dコンバータと、 待機状態においては、一方の抵抗板に検出電圧を印加
し、他方の抵抗板を接地するように制御し、A/Dコン
バータの入力端子での電位が、ペンオンによる電圧変化
によってペンオン検出しきい値を越えたときに、抵抗板
が押圧されたと判定するCPUとを備えた抵抗感圧型タ
ブレットにおいて、 ペンオン検出しきい値を、抵抗板間の接触抵抗の変化が
無視できる程度にまで接触抵抗が低下した後のA/Dコ
ンバータの入力端子での電位に設定したことを特徴とす
る抵抗感圧型タブレット。 - 【請求項3】 A/Dコンバータの入力端子をそれぞれ
直列に接続した2以上の抵抗の中間タップと接続し、ペ
ンオン検出しきい値を2以上の抵抗の分圧比で設定した
ことを特徴とする請求項2の抵抗感圧型タブレット。 - 【請求項4】 2以上の抵抗の少なくとも一つを可変抵
抗とし、可変抵抗の抵抗値を外部から調整して、ペンオ
ン検出しきい値を設定したことを特徴とする請求項1又
は3の抵抗感圧型タブレット。 - 【請求項5】 X座標抵抗板と、Y座標抵抗板を僅かな
絶縁空隙をもって重合し、 待機状態で、一方の抵抗板に検出電圧を印加し、他方の
抵抗板を接地するとともに、いずれか一方の抵抗板の電
極にA/Dコンバータの入力端子を接続し、 CPUにおいて、A/Dコンバータの入力端子での電位
が、ペンオンによる電圧変化によってペンオン検出しき
い値を越えたときに、抵抗板が押圧されたと判定する抵
抗感圧型タブレットにおいて、 A/Dコンバータの入力端子をそれぞれ直列に接続した
2以上の抵抗の中間タップと接続し、ペンオン検出しき
い値を2以上の抵抗の分圧比で設定し、A/Dコンバー
タの入力端子より入力したことを特徴とする抵抗感圧型
タブレットのペンオン検出しきい値設定方法。 - 【請求項6】 2以上の抵抗の少なくとも一つが可変抵
抗であり、その可変抵抗の抵抗値を調整して、A/Dコ
ンバータのペンオン検出しきい値を設定したことを特徴
とする請求項5記載の抵抗感圧型タブレットのペンオン
検出しきい値設定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6352795A JPH08234892A (ja) | 1995-02-28 | 1995-02-28 | 抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法 |
US08/595,913 US5712662A (en) | 1995-02-28 | 1996-02-06 | Pressure sensitive resistor cell and method for detecting threshold value of stylus used therewith |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6352795A JPH08234892A (ja) | 1995-02-28 | 1995-02-28 | 抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08234892A true JPH08234892A (ja) | 1996-09-13 |
Family
ID=13231787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6352795A Pending JPH08234892A (ja) | 1995-02-28 | 1995-02-28 | 抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5712662A (ja) |
JP (1) | JPH08234892A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0766168A3 (en) * | 1995-09-28 | 1997-11-19 | Hewlett-Packard Company | Icons for dual orientation display devices |
US6621486B2 (en) * | 2001-01-23 | 2003-09-16 | Mobigence, Inc. | Expanded touch panel display |
TWI353546B (en) | 2007-12-19 | 2011-12-01 | Asustek Comp Inc | Touch panel |
TWI412987B (zh) * | 2008-11-28 | 2013-10-21 | Htc Corp | 可攜式電子裝置及利用觸控屏幕將其由睡眠模式中喚醒之方法 |
JP2011048696A (ja) * | 2009-08-27 | 2011-03-10 | Kyocera Corp | 入力装置 |
US8836653B1 (en) | 2011-06-28 | 2014-09-16 | Google Inc. | Extending host device functionality using a mobile device |
US9767735B2 (en) * | 2014-07-25 | 2017-09-19 | Sony Corporation | Terminal device and illumination control method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2082136C (en) * | 1991-11-08 | 1998-01-06 | Hiroshi Tsujioka | Coordinates input device |
JP3201873B2 (ja) * | 1993-04-23 | 2001-08-27 | エスエムケイ株式会社 | 抵抗感圧型タブレットの座標検出方法およびその装置 |
JP3201874B2 (ja) * | 1993-04-23 | 2001-08-27 | エスエムケイ株式会社 | 抵抗感圧型タブレットの座標検出方法およびその装置 |
-
1995
- 1995-02-28 JP JP6352795A patent/JPH08234892A/ja active Pending
-
1996
- 1996-02-06 US US08/595,913 patent/US5712662A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5712662A (en) | 1998-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3539794B2 (ja) | タッチパネル及びディジタイザ機能を兼ね備えた情報入力装置及びその駆動方法 | |
KR100847813B1 (ko) | 터치패널 구동장치 및 방법 | |
US5453941A (en) | Method and device for detecting and measuring pressure and coordinates in pressure-sensitive pads | |
JP3305535B2 (ja) | 抵抗感圧型タブレット | |
US8896327B2 (en) | Current mirror self-capacitance measurement | |
CN107436703B (zh) | 触摸传感器补偿电路 | |
US20030071797A1 (en) | Method for detecting touch-point coordinate for used in a resistive touch panel | |
KR20110087014A (ko) | 터치 센서 ic | |
JP3190407B2 (ja) | タッチパネル装置 | |
JPH09258881A (ja) | 感圧式3次元タブレットと感圧式3次元タブレットの操作データ検出方法 | |
US5324895A (en) | Pressure sensitive coordinate input device with improved voltage regulation | |
JP4961273B2 (ja) | 入力装置、入力システム | |
JPH08234892A (ja) | 抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法 | |
TWI439900B (zh) | 一種主動式觸控感測電路裝置 | |
JP7102235B2 (ja) | タッチ検出回路、入力装置、電子機器 | |
WO2014017077A1 (ja) | タッチ入力デバイス制御装置およびタッチ入力デバイス制御方法 | |
JP3201873B2 (ja) | 抵抗感圧型タブレットの座標検出方法およびその装置 | |
JP2004201175A (ja) | 静電センサを有する入力手段 | |
JPH0981301A (ja) | 抵抗感圧型タブレットと抵抗感圧型タブレットのペンオン検出方法 | |
EP1411420B1 (en) | Method for detecting touch-point coordinate for use in a resistive touch panel | |
JPS5890235A (ja) | 位置検出装置 | |
JP2566782Y2 (ja) | 抵抗膜式タッチパネル | |
JP3408167B2 (ja) | 座標検出装置 | |
JPH05127827A (ja) | タツチパネル式入力装置 | |
JPH09258876A (ja) | 入力装置およびそれを備えた電磁誘導加熱装置 |