JPH08234892A - 抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法 - Google Patents
抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法Info
- Publication number
- JPH08234892A JPH08234892A JP6352795A JP6352795A JPH08234892A JP H08234892 A JPH08234892 A JP H08234892A JP 6352795 A JP6352795 A JP 6352795A JP 6352795 A JP6352795 A JP 6352795A JP H08234892 A JPH08234892 A JP H08234892A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- pen
- detection threshold
- converter
- coordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
Abstract
(57)【要約】
【目的】 簡単な構成で、抵抗感圧型タブレット毎のペ
ンオン検出しきい値ＶTを設定することができる抵抗感
圧型タブレットとそのペンオン検出しきい値ＶT設定方
法を提供する。 【構成】 直列に接続した２以上の抵抗Ｒ１、Ｒ２の中
間タップＴをＡＤコンバータの入力端子に接続し、中間
タップＴにおける抵抗で分圧された電位をペンオン検出
しきい値ＶTとするので、いずれかの抵抗Ｒ１、Ｒ２の
抵抗値を変えるだけでペンオン検出しきい値ＶTを修正
できる。
ンオン検出しきい値ＶTを設定することができる抵抗感
圧型タブレットとそのペンオン検出しきい値ＶT設定方
法を提供する。 【構成】 直列に接続した２以上の抵抗Ｒ１、Ｒ２の中
間タップＴをＡＤコンバータの入力端子に接続し、中間
タップＴにおける抵抗で分圧された電位をペンオン検出
しきい値ＶTとするので、いずれかの抵抗Ｒ１、Ｒ２の
抵抗値を変えるだけでペンオン検出しきい値ＶTを修正
できる。
Description
【０００１】
【産業上の利用分野】この発明は、スタイラスペン、指
などの押圧位置を検出する抵抗感圧型タブレットに関
し、更に詳しくは、ペンオンによる電圧変化とペンオン
検出しきい値を比較して押圧を検出する抵抗感圧型タブ
レットにおいて、ペンオン検出しきい値を設定する抵抗
感圧型タブレットとペンオン検出しきい値設定方法に関
する。
などの押圧位置を検出する抵抗感圧型タブレットに関
し、更に詳しくは、ペンオンによる電圧変化とペンオン
検出しきい値を比較して押圧を検出する抵抗感圧型タブ
レットにおいて、ペンオン検出しきい値を設定する抵抗
感圧型タブレットとペンオン検出しきい値設定方法に関
する。
【０００２】
【従来の技術】従来の抵抗感圧型タブレットは、図６に
示すように、Ｘ座標抵抗板１０１とＹ座標抵抗板１０２
とを、絶縁性のドットスペーサ（図示せず）等で僅かな
間隔で離間させながら、互いに抵抗層が向かい合うよう
に重合している。
示すように、Ｘ座標抵抗板１０１とＹ座標抵抗板１０２
とを、絶縁性のドットスペーサ（図示せず）等で僅かな
間隔で離間させながら、互いに抵抗層が向かい合うよう
に重合している。
【０００３】この抵抗層は均一な抵抗体で形成され、従
って抵抗板の一側の電極に座標検出用電圧を印加し他側
の電極を接地すると、抵抗板の各位置で電極からの距離
に比例した電位が生じ、電位勾配が形成される。
って抵抗板の一側の電極に座標検出用電圧を印加し他側
の電極を接地すると、抵抗板の各位置で電極からの距離
に比例した電位が生じ、電位勾配が形成される。
【０００４】このように構成された抵抗感圧型タブレッ
トで座標検出を行う場合には、まずＣＰＵ１０５からの
制御によってＸ側のスイッチ１０３、１０４を閉じＸ座
標抵抗板１０１に電位勾配をかける。このとき、Ａ／Ｄ
コンバータ１０６の入力端子と接続するスイッチ１０７
は、Ｙ座標抵抗板１０２の電極側と接続している。
トで座標検出を行う場合には、まずＣＰＵ１０５からの
制御によってＸ側のスイッチ１０３、１０４を閉じＸ座
標抵抗板１０１に電位勾配をかける。このとき、Ａ／Ｄ
コンバータ１０６の入力端子と接続するスイッチ１０７
は、Ｙ座標抵抗板１０２の電極側と接続している。
【０００５】ここで、Ｘ座標抵抗板１０１のＰ点（ｘ，
ｙ）が、スタイラスペンなどで押圧されると、Ｐ点での
電位ＶPは、図のように印加側電極からの距離の抵抗を
ｘ２、接地側電極からの距離の抵抗をｘ１とすれば、Ｖ
CC×ｘ１÷（ｘ１＋ｘ２）となり、この電位ＶPをＡ／
Ｄコンバータ１０６で読み取ることによって、ｘ座標
（ｘ）を検出する。
ｙ）が、スタイラスペンなどで押圧されると、Ｐ点での
電位ＶPは、図のように印加側電極からの距離の抵抗を
ｘ２、接地側電極からの距離の抵抗をｘ１とすれば、Ｖ
CC×ｘ１÷（ｘ１＋ｘ２）となり、この電位ＶPをＡ／
Ｄコンバータ１０６で読み取ることによって、ｘ座標
（ｘ）を検出する。
【０００６】次いで、Ｘ側のスイッチ１０３、１０４を
開放するとともに、Ｙ側のスイッチ１０８、１０９を閉
じ、Ａ／Ｄコンバータ１０６の入力端子と接続するスイ
ッチ１０７を、Ｘ座標抵抗板１０１の電極側へ接続す
る。
開放するとともに、Ｙ側のスイッチ１０８、１０９を閉
じ、Ａ／Ｄコンバータ１０６の入力端子と接続するスイ
ッチ１０７を、Ｘ座標抵抗板１０１の電極側へ接続す
る。
【０００７】Ｐ点での電位ＶPは、同様に印加側電極か
らの距離の抵抗をｙ２、接地側電極からの距離の抵抗を
ｙ１とすれば、ＶCC×ｙ１÷（ｙ１＋ｙ２）となり、こ
の電位ＶPをＡ／Ｄコンバータ１０６で読み取ることに
よって、ｙ座標（ｙ）を検出する。
らの距離の抵抗をｙ２、接地側電極からの距離の抵抗を
ｙ１とすれば、ＶCC×ｙ１÷（ｙ１＋ｙ２）となり、こ
の電位ＶPをＡ／Ｄコンバータ１０６で読み取ることに
よって、ｙ座標（ｙ）を検出する。
【０００８】このように座標検出モードでは、Ｘ座標抵
抗板１０１とＹ座標抵抗板１０２のいずれかに交互に電
位勾配をかけるので、大きな電力を消費する。
抗板１０１とＹ座標抵抗板１０２のいずれかに交互に電
位勾配をかけるので、大きな電力を消費する。
【０００９】従って、従来の抵抗感圧型タブレットにあ
っては、例えば図６に示す特開平６−３０９０８６号の
ように待機状態では、抵抗板に電位勾配をかけず、ペン
オンを検出した後に、座標検出モードに移行するように
している。
っては、例えば図６に示す特開平６−３０９０８６号の
ように待機状態では、抵抗板に電位勾配をかけず、ペン
オンを検出した後に、座標検出モードに移行するように
している。
【００１０】すなわち待機状態では、Ｘ座標抵抗板１０
１の一方のスイッチ１０３を閉じ、他方のスイッチ１０
４を開放してＸ座標抵抗板１０１をＶCCの電位に保ち、
他方、Ｙ座標抵抗板１０２は、スイッチ１０８を開放
し、スイッチ１０９を閉じて接地させておく。
１の一方のスイッチ１０３を閉じ、他方のスイッチ１０
４を開放してＸ座標抵抗板１０１をＶCCの電位に保ち、
他方、Ｙ座標抵抗板１０２は、スイッチ１０８を開放
し、スイッチ１０９を閉じて接地させておく。
【００１１】このとき、Ａ／Ｄコンバータ１０６の入力
端子と接続するスイッチ１０７を、Ｘ座標抵抗板１０１
の電極側へ接続しておくと、前述の通りその入力端子の
電位はＶCCである。
端子と接続するスイッチ１０７を、Ｘ座標抵抗板１０１
の電極側へ接続しておくと、前述の通りその入力端子の
電位はＶCCである。
【００１２】ここでＸ座標抵抗板１０１の位置Ｐが、ス
タイラスペンなどで押圧されたとすると、その押圧点か
らＹ座標抵抗板１０２、スイッチ１０９を経て接地側へ
電流が流れ、Ｘ座標抵抗板１０１の電極１１０での電位
すなわちＡ／Ｄコンバータ１０６の入力端子の電位は、
所定の電位まで降下する。
タイラスペンなどで押圧されたとすると、その押圧点か
らＹ座標抵抗板１０２、スイッチ１０９を経て接地側へ
電流が流れ、Ｘ座標抵抗板１０１の電極１１０での電位
すなわちＡ／Ｄコンバータ１０６の入力端子の電位は、
所定の電位まで降下する。
【００１３】ＣＰＵ１０５においては、この電位を予め
設定したペンオン検出しきい値ＶTと比較し、ペンオン
検出しきい値ＶT以下となったときに、抵抗板が押圧さ
れたと判定し、前述の座標検出モードに移行するように
している。
設定したペンオン検出しきい値ＶTと比較し、ペンオン
検出しきい値ＶT以下となったときに、抵抗板が押圧さ
れたと判定し、前述の座標検出モードに移行するように
している。
【００１４】
【発明が解決しようとする課題】ペンオンにより降下し
た電位ＶPは、接触抵抗をｒとすればＶCC×（ｙ１＋
ｒ）÷（ｘ２＋ｙ１＋ｒ）で表され、図７（ａ）のよう
に押圧前の電位ＶCCから接触抵抗ｒの減少に従って変化
し、接触抵抗ｒが最も小さくなったときに電位ＶPLで安
定する。
た電位ＶPは、接触抵抗をｒとすればＶCC×（ｙ１＋
ｒ）÷（ｘ２＋ｙ１＋ｒ）で表され、図７（ａ）のよう
に押圧前の電位ＶCCから接触抵抗ｒの減少に従って変化
し、接触抵抗ｒが最も小さくなったときに電位ＶPLで安
定する。
【００１５】そこで、ペンオン検出しきい値ＶTを図７
（ａ）に示すようにこれよりやや高い電位に設定し、こ
の値を予め図示しないＲＯＭに記憶して、電圧ＶPと比
較し、抵抗板が押圧されたことを判定するようにしてい
る。
（ａ）に示すようにこれよりやや高い電位に設定し、こ
の値を予め図示しないＲＯＭに記憶して、電圧ＶPと比
較し、抵抗板が押圧されたことを判定するようにしてい
る。
【００１６】しかしながら、この接触抵抗ｒが最も小さ
くなったときの電位ＶPLは、Ｘ座標抵抗板１０１とＹ座
標抵抗板１０２の抵抗値ｘ２、ｙ１により変化するの
で、抵抗板の抵抗層の材質、抵抗皮膜の厚みなどの影響
でタブレット毎に異なるものとなる。
くなったときの電位ＶPLは、Ｘ座標抵抗板１０１とＹ座
標抵抗板１０２の抵抗値ｘ２、ｙ１により変化するの
で、抵抗板の抵抗層の材質、抵抗皮膜の厚みなどの影響
でタブレット毎に異なるものとなる。
【００１７】従って、図７（ａ）で設定したペンオン検
出しきい値ＶTで、別のタブレットのペンオン検出しき
い値ＶT１を設定すると、図７（ｂ）のように、電位Ｖ
PL以下となり抵抗板の押圧を判定できない場合が生じ
た。
出しきい値ＶTで、別のタブレットのペンオン検出しき
い値ＶT１を設定すると、図７（ｂ）のように、電位Ｖ
PL以下となり抵抗板の押圧を判定できない場合が生じ
た。
【００１８】例えば抵抗層をカーボンで形成したタブレ
ットとＩＴＯ（Ｉｎｄｉｕｍ ｔｉｎ Ｏｘｉｄｅ）で
形成したタブレットでは、異なるペンオン検出しきい値
ＶTを記憶させたＲＯＭを用いる必要があり、ＲＯＭを
共用できないという問題があった。
ットとＩＴＯ（Ｉｎｄｉｕｍ ｔｉｎ Ｏｘｉｄｅ）で
形成したタブレットでは、異なるペンオン検出しきい値
ＶTを記憶させたＲＯＭを用いる必要があり、ＲＯＭを
共用できないという問題があった。
【００１９】この問題を解決するために、図７（ａ）に
示すようにペンオン検出しきい値ＶTを待機状態での電
位ＶCCより僅かに低い電位まで引き上げてペンオン検出
しきい値ＶT２とすることも考えられるが、ペンオン検
出しきい値ＶT２を越えたときには、まだ接触抵抗ｒが
Ａ／Ｄコンバータ１０６の内部抵抗などに比べて無視で
きる程度に低下していないため、この状態で抵抗板が押
圧されたことを判定し以後の座標検出モードに移行する
と、座標検出が接触抵抗ｒの変化の影響を受けるという
問題が生じる。
示すようにペンオン検出しきい値ＶTを待機状態での電
位ＶCCより僅かに低い電位まで引き上げてペンオン検出
しきい値ＶT２とすることも考えられるが、ペンオン検
出しきい値ＶT２を越えたときには、まだ接触抵抗ｒが
Ａ／Ｄコンバータ１０６の内部抵抗などに比べて無視で
きる程度に低下していないため、この状態で抵抗板が押
圧されたことを判定し以後の座標検出モードに移行する
と、座標検出が接触抵抗ｒの変化の影響を受けるという
問題が生じる。
【００２０】すなわち、座標検出モードで例えばｘ座標
（ｘ）を検出する場合には、前述の通り、Ｐ点での電位
ＶPを、図６のようにＡ／Ｄコンバータ１０６で読み取
ることによって検出しているが、これはＰ点で安定した
接触抵抗ｒが、Ａ／Ｄコンバータ１０６の内部抵抗ＲA
（１Ｍ乃至１０ＭΩ）に比べて無視できるほど小さいこ
とを前提とするものであり、Ｐ点での電位ＶPがペンオ
ン検出しきい値ＶT２を越えた直後での接触抵抗ｒは、
大きな値となっている。
（ｘ）を検出する場合には、前述の通り、Ｐ点での電位
ＶPを、図６のようにＡ／Ｄコンバータ１０６で読み取
ることによって検出しているが、これはＰ点で安定した
接触抵抗ｒが、Ａ／Ｄコンバータ１０６の内部抵抗ＲA
（１Ｍ乃至１０ＭΩ）に比べて無視できるほど小さいこ
とを前提とするものであり、Ｐ点での電位ＶPがペンオ
ン検出しきい値ＶT２を越えた直後での接触抵抗ｒは、
大きな値となっている。
【００２１】このときのＡ／Ｄコンバータ１０６で読み
取る電位ＶP´は、ＶP×ＲA÷（ＲA＋ｒ）であるから、
接触抵抗ｒがＲAに対し無視できない大きな値となる
と、接触抵抗ｒの変化が読み取る電位ＶP´に現れ、座
標検出誤差が生じる原因となる。
取る電位ＶP´は、ＶP×ＲA÷（ＲA＋ｒ）であるから、
接触抵抗ｒがＲAに対し無視できない大きな値となる
と、接触抵抗ｒの変化が読み取る電位ＶP´に現れ、座
標検出誤差が生じる原因となる。
【００２２】特に、接触抵抗ｒが大きい間は、外部から
のノイズの影響も大きく受け、座標検出の障害となる。
のノイズの影響も大きく受け、座標検出の障害となる。
【００２３】一方、ペンオン検出しきい値ＶT２で抵抗
板が押圧されたことを判定してから、接触抵抗ｒが充分
低下するまでの時間Ｔ0のタイマーを設定して、以後の
座標検出モードへの移行を遅らせるものも知られている
が、余分なタイマー回路を必要とし高価なものとなり、
回路も複雑となるという問題があった。
板が押圧されたことを判定してから、接触抵抗ｒが充分
低下するまでの時間Ｔ0のタイマーを設定して、以後の
座標検出モードへの移行を遅らせるものも知られている
が、余分なタイマー回路を必要とし高価なものとなり、
回路も複雑となるという問題があった。
【００２４】更に、接触抵抗が充分低下するまでの時間
は、ペンオンの押圧条件によりその都度異なり、一律に
その時間Ｔ0を設定することは困難なものであった。
は、ペンオンの押圧条件によりその都度異なり、一律に
その時間Ｔ0を設定することは困難なものであった。
【００２５】結局、図７（ａ）において、ペンオン検出
しきい値ＶTは、抵抗の材質、抵抗皮膜の厚さなどで定
まる電位ＶPL以上である必要があるとともに、接触抵抗
ｒが低下して、その変化が座標検出に影響しないときの
電位ＶPC以下に設定する必要があるが、この電位ＶPL、
ＶPCはタブレット毎の固有の電位であるため、ペンオン
検出しきい値ＶTをタブレット毎に設定し、ＲＯＭに記
憶させる必要があった。
しきい値ＶTは、抵抗の材質、抵抗皮膜の厚さなどで定
まる電位ＶPL以上である必要があるとともに、接触抵抗
ｒが低下して、その変化が座標検出に影響しないときの
電位ＶPC以下に設定する必要があるが、この電位ＶPL、
ＶPCはタブレット毎の固有の電位であるため、ペンオン
検出しきい値ＶTをタブレット毎に設定し、ＲＯＭに記
憶させる必要があった。
【００２６】逆に一度ＲＯＭに記憶させた後は、他の機
種に対応できず、その都度ＲＯＭを交換する必要があっ
た。
種に対応できず、その都度ＲＯＭを交換する必要があっ
た。
【００２７】この発明は、以上の問題点を解決するため
になされたもので、簡単な構成で、抵抗感圧型タブレッ
ト毎のペンオン検出しきい値ＶTを設定することができ
る抵抗感圧型タブレットと抵抗感圧型タブレットのペン
オン検出しきい値設定方法を提供することを目的とす
る。
になされたもので、簡単な構成で、抵抗感圧型タブレッ
ト毎のペンオン検出しきい値ＶTを設定することができ
る抵抗感圧型タブレットと抵抗感圧型タブレットのペン
オン検出しきい値設定方法を提供することを目的とす
る。
【００２８】
【課題を解決するための手段】この発明は、以上の問題
点を解決するために成されたもので、請求項１の抵抗感
圧型タブレットは、僅かな絶縁空隙をもって重合した一
組のＸ座標抵抗板とＹ座標抵抗板と、いずれか一方の抵
抗板の電極に入力端子が接続されたＡ／Ｄコンバータ
と、待機状態においては、一方の抵抗板に検出電圧を印
加し、他方の抵抗板を接地するように制御し、Ａ／Ｄコ
ンバータの入力端子での電位が、ペンオンによる電圧変
化によってペンオン検出しきい値を越えたときに、抵抗
板が押圧されたと判定するＣＰＵとを備えた抵抗感圧型
タブレットにおいて、Ａ／Ｄコンバータの入力端子をそ
れぞれ直列に接続した２以上の抵抗の中間タップと接続
し、ペンオン検出しきい値を２以上の抵抗の分圧比で設
定したことを特徴とする。
点を解決するために成されたもので、請求項１の抵抗感
圧型タブレットは、僅かな絶縁空隙をもって重合した一
組のＸ座標抵抗板とＹ座標抵抗板と、いずれか一方の抵
抗板の電極に入力端子が接続されたＡ／Ｄコンバータ
と、待機状態においては、一方の抵抗板に検出電圧を印
加し、他方の抵抗板を接地するように制御し、Ａ／Ｄコ
ンバータの入力端子での電位が、ペンオンによる電圧変
化によってペンオン検出しきい値を越えたときに、抵抗
板が押圧されたと判定するＣＰＵとを備えた抵抗感圧型
タブレットにおいて、Ａ／Ｄコンバータの入力端子をそ
れぞれ直列に接続した２以上の抵抗の中間タップと接続
し、ペンオン検出しきい値を２以上の抵抗の分圧比で設
定したことを特徴とする。
【００２９】又、請求項２の抵抗感圧型タブレットは、
僅かな絶縁空隙をもって重合した一組のＸ座標抵抗板と
Ｙ座標抵抗板と、いずれか一方の抵抗板の電極に入力端
子が接続されたＡ／Ｄコンバータと、待機状態において
は、一方の抵抗板に検出電圧を印加し、他方の抵抗板を
接地するように制御し、Ａ／Ｄコンバータの入力端子で
の電位が、ペンオンによる電圧変化によってペンオン検
出しきい値を越えたときに、抵抗板が押圧されたと判定
するＣＰＵとを備えた抵抗感圧型タブレットにおいて、
ペンオン検出しきい値を、抵抗板間の接触抵抗の変化が
無視できる程度にまで接触抵抗が低下した後のＡ／Ｄコ
ンバータの入力端子での電位に設定したことを特徴とす
る。
僅かな絶縁空隙をもって重合した一組のＸ座標抵抗板と
Ｙ座標抵抗板と、いずれか一方の抵抗板の電極に入力端
子が接続されたＡ／Ｄコンバータと、待機状態において
は、一方の抵抗板に検出電圧を印加し、他方の抵抗板を
接地するように制御し、Ａ／Ｄコンバータの入力端子で
の電位が、ペンオンによる電圧変化によってペンオン検
出しきい値を越えたときに、抵抗板が押圧されたと判定
するＣＰＵとを備えた抵抗感圧型タブレットにおいて、
ペンオン検出しきい値を、抵抗板間の接触抵抗の変化が
無視できる程度にまで接触抵抗が低下した後のＡ／Ｄコ
ンバータの入力端子での電位に設定したことを特徴とす
る。
【００３０】更に、請求項３の抵抗感圧型タブレット
は、請求項２の抵抗感圧型タブレットにおいて、Ａ／Ｄ
コンバータの入力端子をそれぞれ直列に接続した２以上
の抵抗の中間タップと接続し、ペンオン検出しきい値を
２以上の抵抗の分圧比で設定したことを特徴とする。
は、請求項２の抵抗感圧型タブレットにおいて、Ａ／Ｄ
コンバータの入力端子をそれぞれ直列に接続した２以上
の抵抗の中間タップと接続し、ペンオン検出しきい値を
２以上の抵抗の分圧比で設定したことを特徴とする。
【００３１】更に、請求項４の抵抗感圧型タブレット
は、請求項１又は３の抵抗感圧型タブレットにおいて、
２以上の抵抗の少なくとも一つを可変抵抗とし、可変抵
抗の抵抗値を外部から調整して、ペンオン検出しきい値
を設定したことを特徴とする。
は、請求項１又は３の抵抗感圧型タブレットにおいて、
２以上の抵抗の少なくとも一つを可変抵抗とし、可変抵
抗の抵抗値を外部から調整して、ペンオン検出しきい値
を設定したことを特徴とする。
【００３２】又、請求項５の抵抗感圧型タブレットのペ
ンオン検出しきい値設定方法は、Ｘ座標抵抗板と、Ｙ座
標抵抗板を僅かな絶縁空隙をもって重合し、待機状態
で、一方の抵抗板に検出電圧を印加し、他方の抵抗板を
接地するとともに、いずれか一方の抵抗板の電極にＡ／
Ｄコンバータの入力端子を接続し、ＣＰＵにおいて、Ａ
／Ｄコンバータの入力端子での電位が、ペンオンによる
電圧変化によってペンオン検出しきい値を越えたとき
に、抵抗板が押圧されたと判定する抵抗感圧型タブレッ
トにおいて、Ａ／Ｄコンバータの入力端子をそれぞれ直
列に接続した２以上の抵抗の中間タップと接続し、ペン
オン検出しきい値を２以上の抵抗の分圧比で設定し、Ａ
／Ｄコンバータの入力端子より入力したことを特徴とす
る。
ンオン検出しきい値設定方法は、Ｘ座標抵抗板と、Ｙ座
標抵抗板を僅かな絶縁空隙をもって重合し、待機状態
で、一方の抵抗板に検出電圧を印加し、他方の抵抗板を
接地するとともに、いずれか一方の抵抗板の電極にＡ／
Ｄコンバータの入力端子を接続し、ＣＰＵにおいて、Ａ
／Ｄコンバータの入力端子での電位が、ペンオンによる
電圧変化によってペンオン検出しきい値を越えたとき
に、抵抗板が押圧されたと判定する抵抗感圧型タブレッ
トにおいて、Ａ／Ｄコンバータの入力端子をそれぞれ直
列に接続した２以上の抵抗の中間タップと接続し、ペン
オン検出しきい値を２以上の抵抗の分圧比で設定し、Ａ
／Ｄコンバータの入力端子より入力したことを特徴とす
る。
【００３３】更に、請求項６の抵抗感圧型タブレットの
ペンオン検出しきい値設定方法は、請求項５記載の抵抗
感圧型タブレットにおけるペンオン検出しきい値設定方
法において、２以上の抵抗の少なくとも一つが可変抵抗
であり、その可変抵抗の抵抗値を調整して、Ａ／Ｄコン
バータのペンオン検出しきい値を設定したことを特徴と
する。
ペンオン検出しきい値設定方法は、請求項５記載の抵抗
感圧型タブレットにおけるペンオン検出しきい値設定方
法において、２以上の抵抗の少なくとも一つが可変抵抗
であり、その可変抵抗の抵抗値を調整して、Ａ／Ｄコン
バータのペンオン検出しきい値を設定したことを特徴と
する。
【００３４】
【作用】請求項１の発明においては、直列に接続した２
以上の抵抗の中間タップをＡ／Ｄコンバータの入力端子
に接続し、中間タップでの抵抗の分圧された電位をＡ／
Ｄコンバータの入力端子に入力する。Ａ／Ｄコンバータ
は、この中間タップでの電位をＡＤ変換し、ペンオン検
出しきい値ＶTとする。
以上の抵抗の中間タップをＡ／Ｄコンバータの入力端子
に接続し、中間タップでの抵抗の分圧された電位をＡ／
Ｄコンバータの入力端子に入力する。Ａ／Ｄコンバータ
は、この中間タップでの電位をＡＤ変換し、ペンオン検
出しきい値ＶTとする。
【００３５】Ａ／Ｄコンバータの入力端子からアナログ
データである中間タップでの電位を入力するので、ＣＰ
Ｕの１端子の入力端子を用いるだけで、ペンオン検出し
きい値ＶTを設定することができる。
データである中間タップでの電位を入力するので、ＣＰ
Ｕの１端子の入力端子を用いるだけで、ペンオン検出し
きい値ＶTを設定することができる。
【００３６】直列に接続した抵抗のいずれかの抵抗値を
変えれば、その中間タップにおける分圧された電位も変
わり、ペンオン検出しきい値ＶTを修正することができ
る。
変えれば、その中間タップにおける分圧された電位も変
わり、ペンオン検出しきい値ＶTを修正することができ
る。
【００３７】請求項２の発明においては、ペンオン検出
しきい値を、抵抗板間の接触抵抗の変化が無視できる程
度にまで接触抵抗が低下した後のＡ／Ｄコンバータの入
力端子での電位に設定するので、座標検出の際には、接
触抵抗の変化の影響が現れない。
しきい値を、抵抗板間の接触抵抗の変化が無視できる程
度にまで接触抵抗が低下した後のＡ／Ｄコンバータの入
力端子での電位に設定するので、座標検出の際には、接
触抵抗の変化の影響が現れない。
【００３８】請求項３の発明においては、Ａ／Ｄコンバ
ータの入力端子をそれぞれ直列に接続した２以上の抵抗
の中間タップと接続し、ペンオン検出しきい値を２以上
の抵抗の分圧比で設定するので、抵抗値を変えながら中
間タップの電位を変えることができ、ペンオン検出しき
い値ＶTを簡単にペンオンにより変化する電圧が安定す
る直前の電位に設定することができる。
ータの入力端子をそれぞれ直列に接続した２以上の抵抗
の中間タップと接続し、ペンオン検出しきい値を２以上
の抵抗の分圧比で設定するので、抵抗値を変えながら中
間タップの電位を変えることができ、ペンオン検出しき
い値ＶTを簡単にペンオンにより変化する電圧が安定す
る直前の電位に設定することができる。
【００３９】請求項４の発明においては、２以上の抵抗
の少なくとも一つを可変抵抗とし、可変抵抗の抵抗値を
外部から調整するので、簡単に最適なペンオン検出しき
い値を設定することができる。
の少なくとも一つを可変抵抗とし、可変抵抗の抵抗値を
外部から調整するので、簡単に最適なペンオン検出しき
い値を設定することができる。
【００４０】請求項５の発明においては、直列に接続し
た２以上の抵抗の中間タップをＡ／Ｄコンバータの入力
端子に接続し、中間タップでの抵抗の分圧された電位を
Ａ／Ｄコンバータの入力端子に入力する。Ａ／Ｄコンバ
ータは、この中間タップでの電位をＡＤ変換し、ペンオ
ン検出しきい値ＶTとする。
た２以上の抵抗の中間タップをＡ／Ｄコンバータの入力
端子に接続し、中間タップでの抵抗の分圧された電位を
Ａ／Ｄコンバータの入力端子に入力する。Ａ／Ｄコンバ
ータは、この中間タップでの電位をＡＤ変換し、ペンオ
ン検出しきい値ＶTとする。
【００４１】直列に接続した抵抗のいずれかの抵抗値を
変えれば、その中間タップにおける分圧された電位も変
わり、ペンオン検出しきい値ＶTを修正することができ
る。
変えれば、その中間タップにおける分圧された電位も変
わり、ペンオン検出しきい値ＶTを修正することができ
る。
【００４２】請求項６の発明においては、２以上の抵抗
の少なくとも一つを可変抵抗としたので、その可変抵抗
の抵抗値を調整して、Ａ／Ｄコンバータのペンオン検出
しきい値を修正することができる。
の少なくとも一つを可変抵抗としたので、その可変抵抗
の抵抗値を調整して、Ａ／Ｄコンバータのペンオン検出
しきい値を修正することができる。
【００４３】
【実施例】以下、この発明の実施例を図面に基づき説明
する。
する。
【００４４】本発明の実施例を示す図１において、ＣＰ
Ｕ１は、ＡＤコンバータを内蔵し、ＡＤコンバータの入
力端子ＩＹ+、ＩＸ+を備えている。
Ｕ１は、ＡＤコンバータを内蔵し、ＡＤコンバータの入
力端子ＩＹ+、ＩＸ+を備えている。
【００４５】ＩＸ+端子は、ＯＸ+端子とともにＸ座標抵
抗板２の電圧印加側電極２１と接続し、Ｘ座標抵抗板２
の他方の接地側電極２２は、この電極を接地するためＣ
ＰＵ１のＯＸ-端子と接続している。
抗板２の電圧印加側電極２１と接続し、Ｘ座標抵抗板２
の他方の接地側電極２２は、この電極を接地するためＣ
ＰＵ１のＯＸ-端子と接続している。
【００４６】同様にＩＹ+端子は、ＯＹ+端子とともにＹ
座標抵抗板３の電圧印加側電極３１と接続し、Ｙ座標抵
抗板３の他方の接地側電極３２は、この電極を接地する
ためＣＰＵ１のＯＹ-端子と接続している。
座標抵抗板３の電圧印加側電極３１と接続し、Ｙ座標抵
抗板３の他方の接地側電極３２は、この電極を接地する
ためＣＰＵ１のＯＹ-端子と接続している。
【００４７】このＩＹ+端子は、更に１００ＫΩのプル
アップ抵抗Ｒ１と１．５ＫΩから３ＫΩの可変抵抗であ
る調整抵抗Ｒ２の中間タップＴとも接続し、プルアップ
抵抗Ｒ１の他端は検出電圧ＶCCを印加するためＣＰＵ１
のＰＣＨＫ+端子と接続し、調整抵抗Ｒ２の他端は接地
するためＣＰＵ１のＰＣＨＫ-端子とそれぞれ接続して
いる。
アップ抵抗Ｒ１と１．５ＫΩから３ＫΩの可変抵抗であ
る調整抵抗Ｒ２の中間タップＴとも接続し、プルアップ
抵抗Ｒ１の他端は検出電圧ＶCCを印加するためＣＰＵ１
のＰＣＨＫ+端子と接続し、調整抵抗Ｒ２の他端は接地
するためＣＰＵ１のＰＣＨＫ-端子とそれぞれ接続して
いる。
【００４８】これらの抵抗Ｒ１、Ｒ２でペンオン検出し
きい値設定回路を構成し、プルアップ抵抗Ｒ１と、調整
抵抗Ｒ２の分圧比でペンオン検出しきい値を設定する。
きい値設定回路を構成し、プルアップ抵抗Ｒ１と、調整
抵抗Ｒ２の分圧比でペンオン検出しきい値を設定する。
【００４９】本実施例では、調整抵抗Ｒ２を可変抵抗と
して、中間タップＴでの電位を変更しているが、プルア
ップ抵抗Ｒ１側の抵抗値を変えて、中間タップＴでの電
位を変更してもよい。
して、中間タップＴでの電位を変更しているが、プルア
ップ抵抗Ｒ１側の抵抗値を変えて、中間タップＴでの電
位を変更してもよい。
【００５０】又本実施例では、ペンオンによる電圧変化
をペンオン検出しきい値で比較する前に、ＣＭＯＳレベ
ルでその電圧変化を比較する一次検出を行っているの
で、中間タップＴは、ＣＰＵ１のＰＥＮ端子とも接続し
ている。
をペンオン検出しきい値で比較する前に、ＣＭＯＳレベ
ルでその電圧変化を比較する一次検出を行っているの
で、中間タップＴは、ＣＰＵ１のＰＥＮ端子とも接続し
ている。
【００５１】尚、ＣＰＵ１のこれらの端子における入出
力及びＡＤコンバータの入力端子の切り替えは、ＣＰＵ
１により制御されている。
力及びＡＤコンバータの入力端子の切り替えは、ＣＰＵ
１により制御されている。
【００５２】このように構成された抵抗感圧型タブレッ
トにおいて、ペンオン検出しきい値を設定する際には、
図２に示すように、まずＰＣＨＫ+端子をＶCCの電位と
してプルアップ抵抗Ｒ１の一端に検出電圧を印加し、調
整抵抗Ｒ２の他端をＰＣＨＫ-端子をＧＮＤレベルとし
て接地する。
トにおいて、ペンオン検出しきい値を設定する際には、
図２に示すように、まずＰＣＨＫ+端子をＶCCの電位と
してプルアップ抵抗Ｒ１の一端に検出電圧を印加し、調
整抵抗Ｒ２の他端をＰＣＨＫ-端子をＧＮＤレベルとし
て接地する。
【００５３】このとき、中間タップＴにおける電位は、
プルアップ抵抗Ｒ１と調整抵抗Ｒ２の分圧比で定まり、
プルアップ抵抗Ｒ１と調整抵抗Ｒ２の抵抗値をそれぞれ
ｒ１、ｒ２とすれば、ＶCC×ｒ２÷（ｒ１＋ｒ２）とな
る。
プルアップ抵抗Ｒ１と調整抵抗Ｒ２の分圧比で定まり、
プルアップ抵抗Ｒ１と調整抵抗Ｒ２の抵抗値をそれぞれ
ｒ１、ｒ２とすれば、ＶCC×ｒ２÷（ｒ１＋ｒ２）とな
る。
【００５４】中間タップＴでのこの電圧は、ＡＤコンバ
ータの入力端子ＩＹ+より取り込まれて、ＣＰＵ１内の
ＡＤコンバータによってＡＤ変換され、ＡＤコンバータ
のビット数に等しい１０ビットのデジタルデータとな
る。
ータの入力端子ＩＹ+より取り込まれて、ＣＰＵ１内の
ＡＤコンバータによってＡＤ変換され、ＡＤコンバータ
のビット数に等しい１０ビットのデジタルデータとな
る。
【００５５】ＣＰＵ１では、このＡＤ変換されたデジタ
ルデータをペンオン検出しきい値ＶTとして、図示しな
いＲＡＭに記憶する。
ルデータをペンオン検出しきい値ＶTとして、図示しな
いＲＡＭに記憶する。
【００５６】ここで、後述するようにＣＰＵ１は、ＡＤ
変換されたＩＹ+端子での電圧とペンオン検出しきい値
ＶTを比較するので、ＲＡＭに記憶するペンオン検出し
きい値ＶTは、ＡＤコンバータのビット数に等しいビッ
ト数からなるデジタルデータとして記憶する必要があ
る。
変換されたＩＹ+端子での電圧とペンオン検出しきい値
ＶTを比較するので、ＲＡＭに記憶するペンオン検出し
きい値ＶTは、ＡＤコンバータのビット数に等しいビッ
ト数からなるデジタルデータとして記憶する必要があ
る。
【００５７】従って、仮にキー入力等の手段によって外
部からこのペンオン検出しきい値Ｖ Tを設定しようとす
ると、Ａ／Ｄコンバータのビット数のデジタルデータを
ＣＰＵへ入力する必要があり、そのビット数分のＣＰＵ
の入力端子を使用しなければならない。
部からこのペンオン検出しきい値Ｖ Tを設定しようとす
ると、Ａ／Ｄコンバータのビット数のデジタルデータを
ＣＰＵへ入力する必要があり、そのビット数分のＣＰＵ
の入力端子を使用しなければならない。
【００５８】これに対し、本実施例においては、Ａ／Ｄ
コンバータの入力端子からアナログデータであるペンオ
ン検出しきい値ＶTを入力するので、１端子のＣＰＵの
入力端子を用いるだけで、ペンオン検出しきい値ＶTを
入力することができる。
コンバータの入力端子からアナログデータであるペンオ
ン検出しきい値ＶTを入力するので、１端子のＣＰＵの
入力端子を用いるだけで、ペンオン検出しきい値ＶTを
入力することができる。
【００５９】尚、これらのペンオン検出しきい値初期設
定の一連の処理は、ＣＰＵ１に電源が投入されたとき、
若しくはＣＰＵ１が外部からのリセット信号を受け付け
たときに、その都度実行される。
定の一連の処理は、ＣＰＵ１に電源が投入されたとき、
若しくはＣＰＵ１が外部からのリセット信号を受け付け
たときに、その都度実行される。
【００６０】「ペンオンを検出しない」若しくは「座標
検出に接触抵抗の変化が影響する」など設定したペンオ
ン検出しきい値ＶTが不適当であった場合には、可変抵
抗である調整抵抗Ｒ２の抵抗値を変えて、再度ＣＰＵ１
に電源を投入するか、リセットする。
検出に接触抵抗の変化が影響する」など設定したペンオ
ン検出しきい値ＶTが不適当であった場合には、可変抵
抗である調整抵抗Ｒ２の抵抗値を変えて、再度ＣＰＵ１
に電源を投入するか、リセットする。
【００６１】すなわち、調整抵抗Ｒ２の抵抗値が変更さ
れることにより、中間タップＴでの電圧が変わり、前述
と同じ処理により、新たなペンオン検出しきい値ＶTが
ＲＡＭに記憶される。
れることにより、中間タップＴでの電圧が変わり、前述
と同じ処理により、新たなペンオン検出しきい値ＶTが
ＲＡＭに記憶される。
【００６２】このように、調整抵抗Ｒ２の抵抗値を変更
しながら、ペンオン検出しきい値ＶTを、抵抗の材質、
抵抗皮膜の厚さなどで定まるペンオンの最低電位ＶPL以
上でしかも、抵抗板間の接触抵抗の変化が無視できる程
度にまで接触抵抗が低下したときの電位ＶPC以下の電位
に設定することができる。
しながら、ペンオン検出しきい値ＶTを、抵抗の材質、
抵抗皮膜の厚さなどで定まるペンオンの最低電位ＶPL以
上でしかも、抵抗板間の接触抵抗の変化が無視できる程
度にまで接触抵抗が低下したときの電位ＶPC以下の電位
に設定することができる。
【００６３】従って、ペンオン検出しきい値ＶTでペン
オンを検出したときには、接触抵抗がＡＤコンバータの
内部抵抗に比べ無視できるほど小さくなっていて、以後
の座標検出に接触抵抗の変化が影響しない。
オンを検出したときには、接触抵抗がＡＤコンバータの
内部抵抗に比べ無視できるほど小さくなっていて、以後
の座標検出に接触抵抗の変化が影響しない。
【００６４】ペンオン検出しきい値を設定した後は、Ｃ
ＰＵ１はスリープモードに移行し、次のペンオン入力ま
で待機状態となる。
ＰＵ１はスリープモードに移行し、次のペンオン入力ま
で待機状態となる。
【００６５】以下、図２に沿ってその動作を説明する。
【００６６】ペンオン検出しきい値の初期設定が完了し
たｔ０から、ＣＰＵ１は待機状態に移行する。
たｔ０から、ＣＰＵ１は待機状態に移行する。
【００６７】この待機状態においては、ＰＣＨＫ+端子
の電位をＶCCとしたまま、ＰＣＨＫ-端子をＯＦＦ（ハ
イインピーダンス）とし、Ｙ座標抵抗板３、中間タップ
Ｔ、ＰＥＮ端子での各電位をＶCCとしている。
の電位をＶCCとしたまま、ＰＣＨＫ-端子をＯＦＦ（ハ
イインピーダンス）とし、Ｙ座標抵抗板３、中間タップ
Ｔ、ＰＥＮ端子での各電位をＶCCとしている。
【００６８】一方、Ｘ座標抵抗板２は、その両電極と接
続しているＯＸ+端子、ＯＸ-端子を接地し、ＧＮＤレベ
ルとしている。
続しているＯＸ+端子、ＯＸ-端子を接地し、ＧＮＤレベ
ルとしている。
【００６９】従って、抵抗板など抵抗感圧型タブレット
の各回路には電流が流れず、又ＣＰＵ１は、ＡＤコンバ
ータを含むＣＰＵ１内の他の全ての回路を休止するスリ
ープモードとしているので、タブレット全体で消費する
電力は極めて微小となっている。
の各回路には電流が流れず、又ＣＰＵ１は、ＡＤコンバ
ータを含むＣＰＵ１内の他の全ての回路を休止するスリ
ープモードとしているので、タブレット全体で消費する
電力は極めて微小となっている。
【００７０】尚、ＣＰＵ１では、この待機状態からＰＥ
Ｎ端子の電位をＣＭＯＳレベルで比較するペンオン一次
検出手段を備え、ペンオンによりＰＥＮ端子の電位が１
／２ＶCC以下となったときに、ペンオンと一次判定する
ようになっている。
Ｎ端子の電位をＣＭＯＳレベルで比較するペンオン一次
検出手段を備え、ペンオンによりＰＥＮ端子の電位が１
／２ＶCC以下となったときに、ペンオンと一次判定する
ようになっている。
【００７１】図３に示すように、Ｐ点がスタイラスペン
で押圧されたとすると、ＰＣＨＫ+端子から中間タップ
Ｔ、Ｙ座標抵抗板３、Ｐ点、Ｘ座標抵抗板２を経て、Ｏ
Ｘ+端子とＯＸ-端子に電流が流れる。
で押圧されたとすると、ＰＣＨＫ+端子から中間タップ
Ｔ、Ｙ座標抵抗板３、Ｐ点、Ｘ座標抵抗板２を経て、Ｏ
Ｘ+端子とＯＸ-端子に電流が流れる。
【００７２】このとき、ＰＥＮ端子の電位は、中間タッ
プＴの電位と等しく、図２のようにＰ点での接触抵抗ｒ
の減少に従って、Ｐ点が押圧されたｔ１から降下する。
プＴの電位と等しく、図２のようにＰ点での接触抵抗ｒ
の減少に従って、Ｐ点が押圧されたｔ１から降下する。
【００７３】プルアップ抵抗Ｒ１の抵抗値ｒ１は、Ｘ座
標抵抗板２の抵抗値に比べて大きくなるように設定して
あるので、接触抵抗ｒがある程度減少すると、ＰＥＮ端
子の電位は１／２ＶCC以下となる。
標抵抗板２の抵抗値に比べて大きくなるように設定して
あるので、接触抵抗ｒがある程度減少すると、ＰＥＮ端
子の電位は１／２ＶCC以下となる。
【００７４】そこで、ペンオン一次検出手段によりペン
オンが一次検出され、ＣＰＵ１は、図２のｔ２よりスリ
ープモードを脱してペンオン二次検出モードに移行す
る。
オンが一次検出され、ＣＰＵ１は、図２のｔ２よりスリ
ープモードを脱してペンオン二次検出モードに移行す
る。
【００７５】ペンオン二次検出モードにおいては、ＡＤ
コンバータを含むＣＰＵ１内の全ての回路が駆動を開始
し、中間タップＴの電位をＡＤコンバータの入力端子Ｉ
Ｙ+より取り入れＡＤ変換するとともに、ＲＡＭに記憶
したペンオン検出しきい値ＶTを読み出し、両者を比較
する。
コンバータを含むＣＰＵ１内の全ての回路が駆動を開始
し、中間タップＴの電位をＡＤコンバータの入力端子Ｉ
Ｙ+より取り入れＡＤ変換するとともに、ＲＡＭに記憶
したペンオン検出しきい値ＶTを読み出し、両者を比較
する。
【００７６】中間タップＴの電位がペンオン検出しきい
値ＶTを越えたとき、すなわちペンオン検出しきい値ＶT
以下となったときにペンオン二次検出モードでペンオン
と判定する。
値ＶTを越えたとき、すなわちペンオン検出しきい値ＶT
以下となったときにペンオン二次検出モードでペンオン
と判定する。
【００７７】ペンオン二次検出モードでペンオンと判定
とすると、ＰＣＨＫ+端子をＯＦＦとして、ｔ３よりＰ
点のＸ、Ｙ座標を検出する座標検出モードに移行する。
とすると、ＰＣＨＫ+端子をＯＦＦとして、ｔ３よりＰ
点のＸ、Ｙ座標を検出する座標検出モードに移行する。
【００７８】座標検出モードでは、始めにＸ座標抵抗板
２に電位勾配をかけて、Ｐ点のＸ座標を検出する。
２に電位勾配をかけて、Ｐ点のＸ座標を検出する。
【００７９】すなわち、図４のようにＸ座標抵抗板２の
電圧印加側電極２１と接続するＯＸ+端子に電圧ＶCCを
印加し、他方の接地側電極２２と接続するＯＸ-端子を
接地し、Ｘ座標抵抗板２に電圧ＶCCからＧＮＤまでの電
位勾配を形成させる。
電圧印加側電極２１と接続するＯＸ+端子に電圧ＶCCを
印加し、他方の接地側電極２２と接続するＯＸ-端子を
接地し、Ｘ座標抵抗板２に電圧ＶCCからＧＮＤまでの電
位勾配を形成させる。
【００８０】押圧点Ｐでの分圧抵抗を図示のようにｘ
１、ｘ２とすれば、押圧点Ｐの電圧ＶPは、ＶCC×ｘ１
÷（ｘ１＋ｘ２）となり、このときには、既に接触抵抗
ｒはＡ／Ｄコンバータの内部抵抗ＲAに比較して無視で
きるほど小さくなっているので、ＡＤコンバータの入力
端子ＩＹ+における電位ＶXは、押圧点Ｐの電圧ＶPにほ
ぼ等しく、しかも接触抵抗の変化の影響を受けない。
１、ｘ２とすれば、押圧点Ｐの電圧ＶPは、ＶCC×ｘ１
÷（ｘ１＋ｘ２）となり、このときには、既に接触抵抗
ｒはＡ／Ｄコンバータの内部抵抗ＲAに比較して無視で
きるほど小さくなっているので、ＡＤコンバータの入力
端子ＩＹ+における電位ＶXは、押圧点Ｐの電圧ＶPにほ
ぼ等しく、しかも接触抵抗の変化の影響を受けない。
【００８１】分圧抵抗ｘ１、ｘ２は、それぞれＰ点と電
極との距離Ｘ１、Ｘ２に比例するので、電圧ＶPからＰ
点のＸ座標を求めることができ、従って、ＣＰＵ１で
は、電圧ＶPにほぼ等しい電位ＶXをＡＤ変換してＰ点の
Ｘ座標を求める。
極との距離Ｘ１、Ｘ２に比例するので、電圧ＶPからＰ
点のＸ座標を求めることができ、従って、ＣＰＵ１で
は、電圧ＶPにほぼ等しい電位ＶXをＡＤ変換してＰ点の
Ｘ座標を求める。
【００８２】続いて、ｔ４においてＯＸ+端子、ＯＸ-端
子をＯＦＦとするとともに、ＡＤコンバータの入力端子
をＩＸ+端子とし、Ｐ点のＹ座標を検出する。
子をＯＦＦとするとともに、ＡＤコンバータの入力端子
をＩＸ+端子とし、Ｐ点のＹ座標を検出する。
【００８３】すなわち、図５のようにＹ座標抵抗板３の
電圧印加側電極３１と接続するＯＹ+端子に電圧ＶCCを
印加し、他方の接地側電極３２と接続するＯＹ-端子を
接地し、Ｙ座標抵抗板３に電圧ＶCCからＧＮＤまでの電
位勾配を発生させる。
電圧印加側電極３１と接続するＯＹ+端子に電圧ＶCCを
印加し、他方の接地側電極３２と接続するＯＹ-端子を
接地し、Ｙ座標抵抗板３に電圧ＶCCからＧＮＤまでの電
位勾配を発生させる。
【００８４】押圧点Ｐでの分圧抵抗を図示のようにｙ
１、ｙ２とすれば、押圧点Ｐの電圧ＶPは、ＶCC×ｙ１
÷（ｙ１＋ｙ２）となり、分圧抵抗ｙ１、ｙ２はそれぞ
れＰ点と電極との距離Ｙ１、Ｙ２に比例するので、この
電圧ＶPからＰ点のＹ座標を求めることができる。
１、ｙ２とすれば、押圧点Ｐの電圧ＶPは、ＶCC×ｙ１
÷（ｙ１＋ｙ２）となり、分圧抵抗ｙ１、ｙ２はそれぞ
れＰ点と電極との距離Ｙ１、Ｙ２に比例するので、この
電圧ＶPからＰ点のＹ座標を求めることができる。
【００８５】Ｘ座標検出と同様に、このときには、接触
抵抗ｒがＡ／Ｄコンバータの内部抵抗ＲAに比較して無
視できるほど小さくなっていて、しかもＸ座標抵抗板２
の抵抗値より接触抵抗ｒとＡ／Ｄコンバータの内部抵抗
ＲAの和は、はるかに大きな抵抗値となっているので、
電圧ＶPとＡ／Ｄコンバータの入力端子ＩＸ+端子の電位
ＶYはほぼ等しく、しかも接触抵抗の変化の影響を受け
ない。。
抵抗ｒがＡ／Ｄコンバータの内部抵抗ＲAに比較して無
視できるほど小さくなっていて、しかもＸ座標抵抗板２
の抵抗値より接触抵抗ｒとＡ／Ｄコンバータの内部抵抗
ＲAの和は、はるかに大きな抵抗値となっているので、
電圧ＶPとＡ／Ｄコンバータの入力端子ＩＸ+端子の電位
ＶYはほぼ等しく、しかも接触抵抗の変化の影響を受け
ない。。
【００８６】従って、電位ＶYをＡＤ変換して、Ｐ点の
Ｙ座標を求める。
Ｙ座標を求める。
【００８７】図２に示すように、ｔ５においてＸ座標、
Ｙ座標の座標検出を終えると、ＣＰＵ１は、ＯＹ+端
子、ＯＹ-端子をＯＦＦとして、再びｔ１からｔ３まで
のペンオン検出を繰り返す。
Ｙ座標の座標検出を終えると、ＣＰＵ１は、ＯＹ+端
子、ＯＹ-端子をＯＦＦとして、再びｔ１からｔ３まで
のペンオン検出を繰り返す。
【００８８】ｔ５からｔ７のペンオン検出において、Ｐ
ＥＮ端子の電位が１／２ＶCC以下であり、ＩＹ+端子で
の電位もペンオン検出しきい値ＶT以下であれば、座標
検出後もペンが押され続けていたと判定することがで
き、直前に検出したＸ座標、Ｙ座標を有効位置情報とし
てパーソナルコンピュータ等上位処理装置（図示せず）
へ出力する。
ＥＮ端子の電位が１／２ＶCC以下であり、ＩＹ+端子で
の電位もペンオン検出しきい値ＶT以下であれば、座標
検出後もペンが押され続けていたと判定することがで
き、直前に検出したＸ座標、Ｙ座標を有効位置情報とし
てパーソナルコンピュータ等上位処理装置（図示せず）
へ出力する。
【００８９】又、ペンオン一次検出、二次検出のいずれ
かで、ペンオンと判定できないときには、座標検出中に
ペンが離れたものと判断し、直前に検出したＸ座標とＹ
座標の位置情報を無効とする。
かで、ペンオンと判定できないときには、座標検出中に
ペンが離れたものと判断し、直前に検出したＸ座標とＹ
座標の位置情報を無効とする。
【００９０】いずれの場合であっても、一度ペンオンを
検出し座標検出を実行した後は、所定時間（例えば５ｍ
ｓｅｃ）後のｔ８において、再びペンオン検出を繰り返
す。
検出し座標検出を実行した後は、所定時間（例えば５ｍ
ｓｅｃ）後のｔ８において、再びペンオン検出を繰り返
す。
【００９１】このときに、ペンオンを検出すれば、再び
座標検出を行うために前述のｔ１からｔ７までの処理を
繰り返す。
座標検出を行うために前述のｔ１からｔ７までの処理を
繰り返す。
【００９２】又、所定の回数ペンオン検出を行ってもペ
ンオンを検出しない場合には、タブレット操作を中止し
たものと判断し、ｔ０からｔ１の待機状態に移行し、Ｃ
ＰＵ１は、スリープモードとなる。
ンオンを検出しない場合には、タブレット操作を中止し
たものと判断し、ｔ０からｔ１の待機状態に移行し、Ｃ
ＰＵ１は、スリープモードとなる。
【００９３】本実施例においては、可変抵抗によって直
列に接続した抵抗の抵抗値を変更したが、抵抗値の異な
る抵抗を差し替えて変更してもよい。
列に接続した抵抗の抵抗値を変更したが、抵抗値の異な
る抵抗を差し替えて変更してもよい。
【００９４】又、本発明の実施例においては、ペンオン
による電位がペンオン検出しきい値ＶT以下となったと
きに、抵抗板が押圧されたものと判定した例で説明した
が、ペンオン検出時に非印加側の抵抗板と接地間に検出
抵抗を介在させ、検出抵抗の抵抗板側の電位とペンオン
検出しきい値ＶTを比較し、ペンオンによる電位がペン
オン検出しきい値ＶT以上となったときに抵抗板が押圧
されたものと判定する抵抗感圧型タブレットにおいて、
そのペンオン検出しきい値ＶTを設定する場合であって
もよい。
による電位がペンオン検出しきい値ＶT以下となったと
きに、抵抗板が押圧されたものと判定した例で説明した
が、ペンオン検出時に非印加側の抵抗板と接地間に検出
抵抗を介在させ、検出抵抗の抵抗板側の電位とペンオン
検出しきい値ＶTを比較し、ペンオンによる電位がペン
オン検出しきい値ＶT以上となったときに抵抗板が押圧
されたものと判定する抵抗感圧型タブレットにおいて、
そのペンオン検出しきい値ＶTを設定する場合であって
もよい。
【００９５】又、本発明の実施例においては、ＣＰＵ１
にＡＤコンバータを内蔵した例で説明したが、ＡＤコン
バータの入力端子からペンオン検出しきい値を入力する
ものであれば、ＡＤコンバータとＣＰＵ１は、別部品で
あってもよい。
にＡＤコンバータを内蔵した例で説明したが、ＡＤコン
バータの入力端子からペンオン検出しきい値を入力する
ものであれば、ＡＤコンバータとＣＰＵ１は、別部品で
あってもよい。
【００９６】
【発明の効果】以上説明したように、請求項１又は請求
項５の発明によれば、直列に接続した２以上の抵抗の中
間タップをＡ／Ｄコンバータの入力端子に接続し、中間
タップにおける抵抗で分圧された電位をペンオン検出し
きい値ＶTとするので、直列に接続した抵抗のいずれか
の抵抗値を変えるだけで、抵抗感圧型タブレット毎のペ
ンオン検出しきい値ＶTを設定できる。
項５の発明によれば、直列に接続した２以上の抵抗の中
間タップをＡ／Ｄコンバータの入力端子に接続し、中間
タップにおける抵抗で分圧された電位をペンオン検出し
きい値ＶTとするので、直列に接続した抵抗のいずれか
の抵抗値を変えるだけで、抵抗感圧型タブレット毎のペ
ンオン検出しきい値ＶTを設定できる。
【００９７】従って、ペンオンにより変化する電位ＶP
が、抵抗の材質、抵抗皮膜の厚さなどが異なってペンオ
ン検出しきい値ＶTを越えない場合であっても、ＲＯＭ
を交換することなく、ペンオン検出しきい値ＶTを修正
して、ペンオン検出を行うことができる。
が、抵抗の材質、抵抗皮膜の厚さなどが異なってペンオ
ン検出しきい値ＶTを越えない場合であっても、ＲＯＭ
を交換することなく、ペンオン検出しきい値ＶTを修正
して、ペンオン検出を行うことができる。
【００９８】又、ペンオン検出しきい値ＶTでペンオン
を検出した後に、まだ接触抵抗が無視できるほど低下せ
ず、接触抵抗の変化が座標検出に現れる場合にも、ＲＯ
Ｍを交換することなく、ペンオン検出しきい値ＶTを修
正して、座標検出の際に接触抵抗の変化の影響を受けな
いように設定することができる。
を検出した後に、まだ接触抵抗が無視できるほど低下せ
ず、接触抵抗の変化が座標検出に現れる場合にも、ＲＯ
Ｍを交換することなく、ペンオン検出しきい値ＶTを修
正して、座標検出の際に接触抵抗の変化の影響を受けな
いように設定することができる。
【００９９】更に、Ａ／Ｄコンバータの入力端子からア
ナログデータであるペンオン検出しきい値ＶTを入力す
るので、デジタル入力する場合に比べて、１端子のＣＰ
Ｕの入力端子を用いるだけで、設定することができる。
ナログデータであるペンオン検出しきい値ＶTを入力す
るので、デジタル入力する場合に比べて、１端子のＣＰ
Ｕの入力端子を用いるだけで、設定することができる。
【０１００】請求項２の発明においては、ペンオンによ
る電圧変化がペンオン検出しきい値を越えたときには、
ペンオンによる抵抗板間の接触抵抗の変化が無視できる
程度にまで接触抵抗が低下し、その後に座標検出モード
に移行する。
る電圧変化がペンオン検出しきい値を越えたときには、
ペンオンによる抵抗板間の接触抵抗の変化が無視できる
程度にまで接触抵抗が低下し、その後に座標検出モード
に移行する。
【０１０１】従って、ペンオン検出しきい値Ｖで抵抗板
が押圧されたことを判定してから、接触抵抗ｒが充分低
下するまでのタイマー回路を設ける必要がなく、安価で
しかも簡単な構成で、座標検出の際の接触抵抗の変化の
影響を受けなくすることができる。
が押圧されたことを判定してから、接触抵抗ｒが充分低
下するまでのタイマー回路を設ける必要がなく、安価で
しかも簡単な構成で、座標検出の際の接触抵抗の変化の
影響を受けなくすることができる。
【０１０２】請求項３の発明においては、Ａ／Ｄコンバ
ータの入力端子をそれぞれ直列に接続した２以上の抵抗
の中間タップと接続し、ペンオン検出しきい値を２以上
の抵抗の分圧比で設定するので、抵抗値を変えながら中
間タップの電位を変えることができ、ペンオン検出しき
い値ＶTを簡単にペンオンにより変化する電圧が安定す
る直前の電位に設定することができる。
ータの入力端子をそれぞれ直列に接続した２以上の抵抗
の中間タップと接続し、ペンオン検出しきい値を２以上
の抵抗の分圧比で設定するので、抵抗値を変えながら中
間タップの電位を変えることができ、ペンオン検出しき
い値ＶTを簡単にペンオンにより変化する電圧が安定す
る直前の電位に設定することができる。
【０１０３】請求項４と請求項６の発明においては、２
以上の抵抗の少なくとも一つを可変抵抗とし、可変抵抗
の抵抗値を外部から調整するので、簡単に最適なペンオ
ン検出しきい値を設定することができる。
以上の抵抗の少なくとも一つを可変抵抗とし、可変抵抗
の抵抗値を外部から調整するので、簡単に最適なペンオ
ン検出しきい値を設定することができる。
【０１０４】
【図１】図１は、本発明による抵抗感圧型タブレットの
回路図である。
回路図である。
【図２】図２は、本発明による抵抗感圧型タブレットの
波形図である。
波形図である。
【図３】図３は、図１の抵抗感圧型タブレットにおい
て、ペンオン検出状態を示す回路図である。
て、ペンオン検出状態を示す回路図である。
【図４】図４は、Ｘ座標を検出する座標検出モードを示
す回路図である。
す回路図である。
【図５】図５は、Ｙ座標を検出する座標検出モードを示
す回路図である。
す回路図である。
【図６】図６は、従来の抵抗感圧型タブレットを示す回
路図である。
路図である。
【図７】図７は、ペンオンにより電圧が変化する押圧点
Ｐでの電圧ＶPとペンオン検出しきい値ＶTとの関係を示
す波形図であり、（ａ）は、接触抵抗が安定したときの
電圧ＶPLが比較的低いタブレットの波形図、（ｂ）は、
接触抵抗が安定したときの電圧ＶPLが比較的高いタブレ
ットの波形図である。
Ｐでの電圧ＶPとペンオン検出しきい値ＶTとの関係を示
す波形図であり、（ａ）は、接触抵抗が安定したときの
電圧ＶPLが比較的低いタブレットの波形図、（ｂ）は、
接触抵抗が安定したときの電圧ＶPLが比較的高いタブレ
ットの波形図である。
１ ＣＰＵ ２ Ｘ座標抵抗板 ３ Ｙ座標抵抗板 ＶT ペンオン検出しきい値 Ｒ１、Ｒ２ 抵抗 Ｔ 中間タップ
Claims (6)
- 【請求項１】 僅かな絶縁空隙をもって重合した一組の
Ｘ座標抵抗板とＹ座標抵抗板と、 いずれか一方の抵抗板の電極に入力端子が接続されたＡ
／Ｄコンバータと、 待機状態においては、一方の抵抗板に検出電圧を印加
し、他方の抵抗板を接地するように制御し、Ａ／Ｄコン
バータの入力端子での電位が、ペンオンによる電圧変化
によってペンオン検出しきい値を越えたときに、抵抗板
が押圧されたと判定するＣＰＵとを備えた抵抗感圧型タ
ブレットにおいて、 Ａ／Ｄコンバータの入力端子をそれぞれ直列に接続した
２以上の抵抗の中間タップと接続し、ペンオン検出しき
い値を２以上の抵抗の分圧比で設定したことを特徴とす
る抵抗感圧型タブレット。 - 【請求項２】 僅かな絶縁空隙をもって重合した一組の
Ｘ座標抵抗板とＹ座標抵抗板と、 いずれか一方の抵抗板の電極に入力端子が接続されたＡ
／Ｄコンバータと、 待機状態においては、一方の抵抗板に検出電圧を印加
し、他方の抵抗板を接地するように制御し、Ａ／Ｄコン
バータの入力端子での電位が、ペンオンによる電圧変化
によってペンオン検出しきい値を越えたときに、抵抗板
が押圧されたと判定するＣＰＵとを備えた抵抗感圧型タ
ブレットにおいて、 ペンオン検出しきい値を、抵抗板間の接触抵抗の変化が
無視できる程度にまで接触抵抗が低下した後のＡ／Ｄコ
ンバータの入力端子での電位に設定したことを特徴とす
る抵抗感圧型タブレット。 - 【請求項３】 Ａ／Ｄコンバータの入力端子をそれぞれ
直列に接続した２以上の抵抗の中間タップと接続し、ペ
ンオン検出しきい値を２以上の抵抗の分圧比で設定した
ことを特徴とする請求項２の抵抗感圧型タブレット。 - 【請求項４】 ２以上の抵抗の少なくとも一つを可変抵
抗とし、可変抵抗の抵抗値を外部から調整して、ペンオ
ン検出しきい値を設定したことを特徴とする請求項１又
は３の抵抗感圧型タブレット。 - 【請求項５】 Ｘ座標抵抗板と、Ｙ座標抵抗板を僅かな
絶縁空隙をもって重合し、 待機状態で、一方の抵抗板に検出電圧を印加し、他方の
抵抗板を接地するとともに、いずれか一方の抵抗板の電
極にＡ／Ｄコンバータの入力端子を接続し、 ＣＰＵにおいて、Ａ／Ｄコンバータの入力端子での電位
が、ペンオンによる電圧変化によってペンオン検出しき
い値を越えたときに、抵抗板が押圧されたと判定する抵
抗感圧型タブレットにおいて、 Ａ／Ｄコンバータの入力端子をそれぞれ直列に接続した
２以上の抵抗の中間タップと接続し、ペンオン検出しき
い値を２以上の抵抗の分圧比で設定し、Ａ／Ｄコンバー
タの入力端子より入力したことを特徴とする抵抗感圧型
タブレットのペンオン検出しきい値設定方法。 - 【請求項６】 ２以上の抵抗の少なくとも一つが可変抵
抗であり、その可変抵抗の抵抗値を調整して、Ａ／Ｄコ
ンバータのペンオン検出しきい値を設定したことを特徴
とする請求項５記載の抵抗感圧型タブレットのペンオン
検出しきい値設定方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6352795A JPH08234892A (ja) | 1995-02-28 | 1995-02-28 | 抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法 |
| US08/595,913 US5712662A (en) | 1995-02-28 | 1996-02-06 | Pressure sensitive resistor cell and method for detecting threshold value of stylus used therewith |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6352795A JPH08234892A (ja) | 1995-02-28 | 1995-02-28 | 抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08234892A true JPH08234892A (ja) | 1996-09-13 |
Family
ID=13231787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6352795A Pending JPH08234892A (ja) | 1995-02-28 | 1995-02-28 | 抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5712662A (ja) |
| JP (1) | JPH08234892A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766168A3 (en) * | 1995-09-28 | 1997-11-19 | Hewlett-Packard Company | Icons for dual orientation display devices |
| US6621486B2 (en) * | 2001-01-23 | 2003-09-16 | Mobigence, Inc. | Expanded touch panel display |
| TWI353546B (en) | 2007-12-19 | 2011-12-01 | Asustek Comp Inc | Touch panel |
| TWI412987B (zh) * | 2008-11-28 | 2013-10-21 | Htc Corp | 可攜式電子裝置及利用觸控屏幕將其由睡眠模式中喚醒之方法 |
| JP2011048696A (ja) * | 2009-08-27 | 2011-03-10 | Kyocera Corp | 入力装置 |
| US8836653B1 (en) | 2011-06-28 | 2014-09-16 | Google Inc. | Extending host device functionality using a mobile device |
| US9767735B2 (en) * | 2014-07-25 | 2017-09-19 | Sony Corporation | Terminal device and illumination control method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2082136C (en) * | 1991-11-08 | 1998-01-06 | Hiroshi Tsujioka | Coordinates input device |
| JP3201873B2 (ja) * | 1993-04-23 | 2001-08-27 | エスエムケイ株式会社 | 抵抗感圧型タブレットの座標検出方法およびその装置 |
| JP3201874B2 (ja) * | 1993-04-23 | 2001-08-27 | エスエムケイ株式会社 | 抵抗感圧型タブレットの座標検出方法およびその装置 |
-
1995
- 1995-02-28 JP JP6352795A patent/JPH08234892A/ja active Pending
-
1996
- 1996-02-06 US US08/595,913 patent/US5712662A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5712662A (en) | 1998-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3539794B2 (ja) | タッチパネル及びディジタイザ機能を兼ね備えた情報入力装置及びその駆動方法 | |
| KR100847813B1 (ko) | 터치패널 구동장치 및 방법 | |
| JP4260406B2 (ja) | 押圧方向検出センサ及びこれを用いた入力装置 | |
| US5453941A (en) | Method and device for detecting and measuring pressure and coordinates in pressure-sensitive pads | |
| JP3305535B2 (ja) | 抵抗感圧型タブレット | |
| KR101105279B1 (ko) | 터치 센서 ｉｃ | |
| US6975307B2 (en) | Method for detecting touch-point coordinate for use in a resistive touch panel | |
| US20130271163A1 (en) | Current Mirror Self-Capacitance Measurement | |
| JP3190407B2 (ja) | タッチパネル装置 | |
| JPH09258881A (ja) | 感圧式３次元タブレットと感圧式３次元タブレットの操作データ検出方法 | |
| US5324895A (en) | Pressure sensitive coordinate input device with improved voltage regulation | |
| JP4961273B2 (ja) | 入力装置、入力システム | |
| JPH08234892A (ja) | 抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法 | |
| JP6908493B2 (ja) | タッチパネルの制御回路、制御方法、それを用いたタッチ式入力装置、電子機器 | |
| JP4380534B2 (ja) | 静電容量型タッチスイッチ装置 | |
| JP7102235B2 (ja) | タッチ検出回路、入力装置、電子機器 | |
| WO2014017077A1 (ja) | タッチ入力デバイス制御装置およびタッチ入力デバイス制御方法 | |
| JP3201873B2 (ja) | 抵抗感圧型タブレットの座標検出方法およびその装置 | |
| JPH0981301A (ja) | 抵抗感圧型タブレットと抵抗感圧型タブレットのペンオン検出方法 | |
| EP1411420B1 (en) | Method for detecting touch-point coordinate for use in a resistive touch panel | |
| JPH0854977A (ja) | 抵抗膜方式タッチパネル | |
| JPS5890235A (ja) | 位置検出装置 | |
| JP3408167B2 (ja) | 座標検出装置 | |
| JPH05127827A (ja) | タツチパネル式入力装置 | |
| JPH09258876A (ja) | 入力装置およびそれを備えた電磁誘導加熱装置 |