JP3305535B2 - 抵抗感圧型タブレット - Google Patents
抵抗感圧型タブレットInfo
- Publication number
- JP3305535B2 JP3305535B2 JP8346595A JP8346595A JP3305535B2 JP 3305535 B2 JP3305535 B2 JP 3305535B2 JP 8346595 A JP8346595 A JP 8346595A JP 8346595 A JP8346595 A JP 8346595A JP 3305535 B2 JP3305535 B2 JP 3305535B2
- Authority
- JP
- Japan
- Prior art keywords
- coordinate
- resistance
- detection
- potential
- pen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Position Input By Displaying (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、スタイラスペン、指
などの押圧位置を検出する抵抗感圧型タブレットに関
し、更に詳しくは、ペンオンによる電圧変化とペンオン
検出しきい値を比較して押圧を検出した後、押圧位置を
座標検出するために一方の抵抗板に電位勾配を形成する
抵抗感圧型タブレットに関する。
などの押圧位置を検出する抵抗感圧型タブレットに関
し、更に詳しくは、ペンオンによる電圧変化とペンオン
検出しきい値を比較して押圧を検出した後、押圧位置を
座標検出するために一方の抵抗板に電位勾配を形成する
抵抗感圧型タブレットに関する。
【０００２】
【従来の技術】従来の図７に示す抵抗感圧型タブレット
は、Ｘ座標抵抗板１０１とＹ座標抵抗板１０２とを、絶
縁性のドットスペーサ（図示せず）等で僅かな間隔で離
間させながら、互いに抵抗層が向かい合うように重合し
ている。
は、Ｘ座標抵抗板１０１とＹ座標抵抗板１０２とを、絶
縁性のドットスペーサ（図示せず）等で僅かな間隔で離
間させながら、互いに抵抗層が向かい合うように重合し
ている。
【０００３】この抵抗層は均一な抵抗層で形成され、従
って抵抗板の一側の電極に座標検出電圧を印加し他側の
電極を接地すると、抵抗板の各位置で電極からの距離に
比例した電位が生じ、電位勾配が形成される。
って抵抗板の一側の電極に座標検出電圧を印加し他側の
電極を接地すると、抵抗板の各位置で電極からの距離に
比例した電位が生じ、電位勾配が形成される。
【０００４】このように構成された抵抗感圧型タブレッ
トで座標検出を行う場合には、まずＣＰＵ１０５からの
制御によってＸ側のスイッチ１０３、１０４を閉じ、Ｘ
座標抵抗板１０１に電位勾配をかける。このとき、Ａ／
Ｄコンバータ１０６の入力端子と接続するスイッチ１０
７は、Ｙ座標抵抗板１０２の電極側と接続している。
トで座標検出を行う場合には、まずＣＰＵ１０５からの
制御によってＸ側のスイッチ１０３、１０４を閉じ、Ｘ
座標抵抗板１０１に電位勾配をかける。このとき、Ａ／
Ｄコンバータ１０６の入力端子と接続するスイッチ１０
７は、Ｙ座標抵抗板１０２の電極側と接続している。
【０００５】ここで、Ｘ座標抵抗板１０１のＰ点（ｘ，
ｙ）が、スタイラスペンなどで押圧されると、Ｐ点での
電位ＶＰは、図のように印加側電極からの距離の抵抗を
ｘ２、接地側電極からの距離の抵抗をｘ１とすれば、Ｖ
ＣＣ×ｘ１÷（ｘ１＋ｘ２）となり、この電位ＶＰをＡ
／Ｄコンバータ１０６で読み取り、ＣＰＵ１０５の算出
手段によりｘ座標（ｘ）を算出する。
ｙ）が、スタイラスペンなどで押圧されると、Ｐ点での
電位ＶＰは、図のように印加側電極からの距離の抵抗を
ｘ２、接地側電極からの距離の抵抗をｘ１とすれば、Ｖ
ＣＣ×ｘ１÷（ｘ１＋ｘ２）となり、この電位ＶＰをＡ
／Ｄコンバータ１０６で読み取り、ＣＰＵ１０５の算出
手段によりｘ座標（ｘ）を算出する。
【０００６】次いで、切り替え手段によって、Ｘ側のス
イッチ１０３、１０４を開放するとともに、Ｙ側のスイ
ッチ１０８、１０９を閉じ、Ａ／Ｄコンバータ１０６の
入力端子と接続するスイッチ１０７を、Ｘ座標抵抗板１
０１の電極側へ接続する。
イッチ１０３、１０４を開放するとともに、Ｙ側のスイ
ッチ１０８、１０９を閉じ、Ａ／Ｄコンバータ１０６の
入力端子と接続するスイッチ１０７を、Ｘ座標抵抗板１
０１の電極側へ接続する。
【０００７】Ｐ点での電位ＶＰは、同様に印加側電極か
らの距離の抵抗をｙ２、接地側電極からの距離の抵抗を
ｙ１とすれば、ＶＣＣ×ｙ１÷（ｙ１＋ｙ２）となり、
この電位ＶＰをＡ／Ｄコンバータ１０６で読み取ること
によって、ｙ座標（ｙ）を算出する。
らの距離の抵抗をｙ２、接地側電極からの距離の抵抗を
ｙ１とすれば、ＶＣＣ×ｙ１÷（ｙ１＋ｙ２）となり、
この電位ＶＰをＡ／Ｄコンバータ１０６で読み取ること
によって、ｙ座標（ｙ）を算出する。
【０００８】算出したｘ座標（ｘ）とｙ座標（ｙ）は、
ＸＹ座標検出データとしてＣＰＵ１０５の出力手段より
データ出力される。
ＸＹ座標検出データとしてＣＰＵ１０５の出力手段より
データ出力される。
【０００９】このような座標検出モードにおいては、Ｘ
座標抵抗板１０１とＹ座標抵抗板１０２のいずれかに常
時、交互に電位勾配をかけるので、大きな電力を消費す
る。
座標抵抗板１０１とＹ座標抵抗板１０２のいずれかに常
時、交互に電位勾配をかけるので、大きな電力を消費す
る。
【００１０】従って、従来の抵抗感圧型タブレットにあ
っては、例えば図７に示す特開平６−３０９０８６号の
ように待機状態では、抵抗板に電位勾配をかけず、ペン
オンを検出した後に、座標検出モードに移行し、一方の
抵抗板に電位勾配を形成するようにしている。
っては、例えば図７に示す特開平６−３０９０８６号の
ように待機状態では、抵抗板に電位勾配をかけず、ペン
オンを検出した後に、座標検出モードに移行し、一方の
抵抗板に電位勾配を形成するようにしている。
【００１１】すなわち待機状態では、ペンオン検出モー
ド設定手段により、Ｘ座標抵抗板１０１の一方のスイッ
チ１０３を閉じ、他方のスイッチ１０４を開放してＸ座
標抵抗板１０１をＶＣＣの電位に保ち、他方、Ｙ座標抵
抗板１０２は、スイッチ１０８を開放し、スイッチ１０
９を閉じて接地させておく。
ド設定手段により、Ｘ座標抵抗板１０１の一方のスイッ
チ１０３を閉じ、他方のスイッチ１０４を開放してＸ座
標抵抗板１０１をＶＣＣの電位に保ち、他方、Ｙ座標抵
抗板１０２は、スイッチ１０８を開放し、スイッチ１０
９を閉じて接地させておく。
【００１２】このとき、Ａ／Ｄコンバータ１０６の入力
端子と接続するスイッチ１０７を、Ｘ座標抵抗板１０１
の電極側へ接続しておくと、前述の通りその入力端子の
電位はＶＣＣである。
端子と接続するスイッチ１０７を、Ｘ座標抵抗板１０１
の電極側へ接続しておくと、前述の通りその入力端子の
電位はＶＣＣである。
【００１３】ここでＸ座標抵抗板１０１の位置Ｐが、ス
タイラスペンなどで押圧されたとすると、その押圧点か
らＹ座標抵抗板１０２、スイッチ１０９を経て接地側へ
電流が流れ、Ｘ座標抵抗板１０１の電極１１０での電位
すなわちＡ／Ｄコンバータ１０６の入力端子の電位は、
所定の電位まで降下する。
タイラスペンなどで押圧されたとすると、その押圧点か
らＹ座標抵抗板１０２、スイッチ１０９を経て接地側へ
電流が流れ、Ｘ座標抵抗板１０１の電極１１０での電位
すなわちＡ／Ｄコンバータ１０６の入力端子の電位は、
所定の電位まで降下する。
【００１４】ＣＰＵ１０５においては、この電位を予め
設定したペンオン検出しきい値ＶＴと比較し、ペンオン
検出しきい値ＶＴ以下となったときに、抵抗板が押圧さ
れたと判定し、前述の座標検出モードに移行するように
している。
設定したペンオン検出しきい値ＶＴと比較し、ペンオン
検出しきい値ＶＴ以下となったときに、抵抗板が押圧さ
れたと判定し、前述の座標検出モードに移行するように
している。
【００１５】座標検出モードに移行した後は、図８に示
すように、Ｘ座標抵抗板とＹ座標抵抗板にそれぞれ
ＴＸ、ＴＹの期間、交互に座標検出電圧を印加し、Ｘ座
標、Ｙ座標を検出する。
すように、Ｘ座標抵抗板とＹ座標抵抗板にそれぞれ
ＴＸ、ＴＹの期間、交互に座標検出電圧を印加し、Ｘ座
標、Ｙ座標を検出する。
【００１６】この座標検出電圧印加期間ＴＸ´、ＴＹ´
は、それぞれ多数回の座標検出を実行するのに充分な期
間であり、データ出力の周期ＴＤに無関係に設定され
る。
は、それぞれ多数回の座標検出を実行するのに充分な期
間であり、データ出力の周期ＴＤに無関係に設定され
る。
【００１７】例えば、座標検出電圧印加期間ＴＸ´、Ｔ
Ｙ´は、１．５ｍｓｅｃであり、この各期間内に、一回
に約１００μｓｅｃの時間を要する座標算出が可能な限
り実行される。
Ｙ´は、１．５ｍｓｅｃであり、この各期間内に、一回
に約１００μｓｅｃの時間を要する座標算出が可能な限
り実行される。
【００１８】一方、データ出力の周期ＴＤは、この座標
検出電圧印加期間ＴＸ´、ＴＹ´より長い、例えば１０
ｍｓｅｃに設定してあり、この周期と無関係に随時算出
されたＸ座標、Ｙ座標データの中から、異常値を除いた
適正なデータがデータ出力周期ＴＤ毎に座標検出データ
としてＣＰＵ１０５の出力手段より出力される。
検出電圧印加期間ＴＸ´、ＴＹ´より長い、例えば１０
ｍｓｅｃに設定してあり、この周期と無関係に随時算出
されたＸ座標、Ｙ座標データの中から、異常値を除いた
適正なデータがデータ出力周期ＴＤ毎に座標検出データ
としてＣＰＵ１０５の出力手段より出力される。
【００１９】なお、同図のように座標検出モードにおい
ても、座標検出中にペンオンが解除された状態（ペンオ
フ）を検出するため、座標検出モードの一周期毎に、上
記ペンオン検出を行っている。
ても、座標検出中にペンオンが解除された状態（ペンオ
フ）を検出するため、座標検出モードの一周期毎に、上
記ペンオン検出を行っている。
【００２０】
【発明が解決しようとする課題】このような従来の抵抗
感圧型タブレットは、バッテリー容量が限られたノート
型のパーソナルコンピュータの入力機器として用いる場
合が多く、バッテリーの寿命を延ばすために、抵抗感圧
型タブレットの消費電力を最小限とすることが切望され
ている。
感圧型タブレットは、バッテリー容量が限られたノート
型のパーソナルコンピュータの入力機器として用いる場
合が多く、バッテリーの寿命を延ばすために、抵抗感圧
型タブレットの消費電力を最小限とすることが切望され
ている。
【００２１】上記抵抗感圧型タブレットにおいてもペン
オン検出機能を備え、待機状態において、抵抗板に電位
勾配を形成せずに、抵抗板で電力を消費しないようにし
ているものの、この間ペンオンを検出するために、常に
抵抗板の電極の電位をＡＤコンバータでＡＤ変換してペ
ンオン検出しきい値ＶＴと比較し続ける必要がある。
オン検出機能を備え、待機状態において、抵抗板に電位
勾配を形成せずに、抵抗板で電力を消費しないようにし
ているものの、この間ペンオンを検出するために、常に
抵抗板の電極の電位をＡＤコンバータでＡＤ変換してペ
ンオン検出しきい値ＶＴと比較し続ける必要がある。
【００２２】しかしながら、ＡＤコンバータを起動させ
ている間は、ＡＤコンバータのラダー抵抗で大きな電力
を消費し、待機状態であっても、充分な低消費電力化が
図れないという問題があった。
ている間は、ＡＤコンバータのラダー抵抗で大きな電力
を消費し、待機状態であっても、充分な低消費電力化が
図れないという問題があった。
【００２３】これに対し、ＡＤコンバータに替えてトラ
ンジスタを代用し、待機状態での電力消費を低下させた
抵抗感圧型タブレットも知られている。
ンジスタを代用し、待機状態での電力消費を低下させた
抵抗感圧型タブレットも知られている。
【００２４】すなわち、ペンオンにより変化する抵抗板
の電極の電位をトランジスタのスレッショルドと比較し
てペンオンを判定するものである。
の電極の電位をトランジスタのスレッショルドと比較し
てペンオンを判定するものである。
【００２５】このトランジスタのスレッショルドＶＴＲ
は、図９に示すように、ペンオンによる抵抗板の電極の
電位が、接触抵抗ｒの変化により変化する中で、接触抵
抗ｒが安定したときの最低電位ＶＰＬ以上としなければ
ならないが、この最低電位ＶＰＬは抵抗板に使用する抵
抗皮膜の材質、膜厚等で変化するので、最低電位ＶＰＬ
よりかなり離れた電位に設定することとなる。
は、図９に示すように、ペンオンによる抵抗板の電極の
電位が、接触抵抗ｒの変化により変化する中で、接触抵
抗ｒが安定したときの最低電位ＶＰＬ以上としなければ
ならないが、この最低電位ＶＰＬは抵抗板に使用する抵
抗皮膜の材質、膜厚等で変化するので、最低電位ＶＰＬ
よりかなり離れた電位に設定することとなる。
【００２６】しかしながら、同図のようにスレッショル
ドＶＴＲは、接触抵抗ｒがＡＤコンバータの内部抵抗な
どに比べて無視できる程度に低下していないため、トラ
ンジスタでペンオンを検出する抵抗感圧型タブレットに
あっては、座標検出モードに移行すると、座標検出位置
に接触抵抗ｒの影響を受けるという問題があった。
ドＶＴＲは、接触抵抗ｒがＡＤコンバータの内部抵抗な
どに比べて無視できる程度に低下していないため、トラ
ンジスタでペンオンを検出する抵抗感圧型タブレットに
あっては、座標検出モードに移行すると、座標検出位置
に接触抵抗ｒの影響を受けるという問題があった。
【００２７】更に、これらの従来の抵抗感圧型タブレッ
トでは、座標検出モードに移行した後に、ペンオン検出
を行う時間（図８のＴＰ´）の他は、常にＸ座標抵抗板
１０１若しくはＹ座標抵抗板１０２のいずれかに電位勾
配が形成され、これらの抵抗板に電流が流れ続けること
により、大きな電力を消費している。
トでは、座標検出モードに移行した後に、ペンオン検出
を行う時間（図８のＴＰ´）の他は、常にＸ座標抵抗板
１０１若しくはＹ座標抵抗板１０２のいずれかに電位勾
配が形成され、これらの抵抗板に電流が流れ続けること
により、大きな電力を消費している。
【００２８】特に、近年は、抵抗の材質としてカーボン
から、均一抵抗皮膜の形成が容易なＩＴＯ（Ｉｎｄｉｕ
ｍ ｔｉｎ Ｏｘｉｄｅ）を使用する傾向があるが、Ｉ
ＴＯは比較的低抵抗であるため、抵抗板での消費電力が
増大し、抵抗感圧型タブレット全体の電力消費量に大き
な影響を与えている。
から、均一抵抗皮膜の形成が容易なＩＴＯ（Ｉｎｄｉｕ
ｍ ｔｉｎ Ｏｘｉｄｅ）を使用する傾向があるが、Ｉ
ＴＯは比較的低抵抗であるため、抵抗板での消費電力が
増大し、抵抗感圧型タブレット全体の電力消費量に大き
な影響を与えている。
【００２９】また、一般の抵抗感圧型タブレットにあっ
ては、一時的に押圧が解除された場合を考慮して、ペン
オフを検知しても直ちに待機状態へ移行することがない
が、このペンオフを検知してから待機状態へ移行するま
でにも、複数回の座標検出モードに移行し、その都度抵
抗板に電流が流れ続けることにより、大きな電力を消費
する。
ては、一時的に押圧が解除された場合を考慮して、ペン
オフを検知しても直ちに待機状態へ移行することがない
が、このペンオフを検知してから待機状態へ移行するま
でにも、複数回の座標検出モードに移行し、その都度抵
抗板に電流が流れ続けることにより、大きな電力を消費
する。
【００３０】この発明は、以上の問題点を解決するため
になされたもので、簡単な構成で座標検出において接触
抵抗の影響を受けず、しかも電力消費を節約した抵抗感
圧型タブレットを提供することを目的とする。
になされたもので、簡単な構成で座標検出において接触
抵抗の影響を受けず、しかも電力消費を節約した抵抗感
圧型タブレットを提供することを目的とする。
【００３１】
【課題を解決するための手段】この発明は、以上の問題
点を解決するために成されたもので、請求項１の抵抗感
圧型タブレットは、僅かな絶縁空隙をもって重合した一
組のＸ座標抵抗板とＹ座標抵抗板と、いずれか一方の抵
抗板の電極に入力端子が接続されたＡ／Ｄコンバータ
と、待機状態において、一方の抵抗板をペンオン検出電
圧レベルとすると共に、他方の抵抗板をグランドレベル
とするペンオン検出モード設定手段と、Ａ／Ｄコンバー
タの入力端子での電位が、ペンオン検出しきい値を越え
たときに、抵抗板が押圧されたと判定し待機状態を脱し
て、座標検出モードに移行するペンオン検出手段とを備
えた抵抗感圧型タブレットにおいて、ペンオン検出手段
は、更に、前記Ａ／Ｄコンバータの入力端子が接続され
た電極の電圧をスレッショルドと比較する論理回路を備
え、ペンオンにより変化した電圧が、論理回路のスレッ
ショルドを越えたときに抵抗板が押圧されたものと一次
検出し、Ａ／Ｄコンバータを起動させて、Ａ／Ｄコンバ
ータの入力端子での電位をペンオン検出しきい値と比較
させたことを特徴とする。
点を解決するために成されたもので、請求項１の抵抗感
圧型タブレットは、僅かな絶縁空隙をもって重合した一
組のＸ座標抵抗板とＹ座標抵抗板と、いずれか一方の抵
抗板の電極に入力端子が接続されたＡ／Ｄコンバータ
と、待機状態において、一方の抵抗板をペンオン検出電
圧レベルとすると共に、他方の抵抗板をグランドレベル
とするペンオン検出モード設定手段と、Ａ／Ｄコンバー
タの入力端子での電位が、ペンオン検出しきい値を越え
たときに、抵抗板が押圧されたと判定し待機状態を脱し
て、座標検出モードに移行するペンオン検出手段とを備
えた抵抗感圧型タブレットにおいて、ペンオン検出手段
は、更に、前記Ａ／Ｄコンバータの入力端子が接続され
た電極の電圧をスレッショルドと比較する論理回路を備
え、ペンオンにより変化した電圧が、論理回路のスレッ
ショルドを越えたときに抵抗板が押圧されたものと一次
検出し、Ａ／Ｄコンバータを起動させて、Ａ／Ｄコンバ
ータの入力端子での電位をペンオン検出しきい値と比較
させたことを特徴とする。
【００３２】更に、請求項２の抵抗感圧型タブレット
は、請求項１の抵抗感圧型タブレットにおいて、Ａ／Ｄ
コンバータ、ペンオン検出モード設定手段、ペンオン検
出手段及び論理回路が１チップのＣＰＵに備えられ、待
機状態においては、ペンオン検出モード設定手段と論理
回路を除き、ＣＰＵの他の全ての回路を休止するスリー
プモードとし、ペンオンにより変化した電圧が論理回路
のスレッショルドを越えたときに、前記スリープモード
を脱して、ＣＰＵの全ての回路を起動させたことを特徴
とする。
は、請求項１の抵抗感圧型タブレットにおいて、Ａ／Ｄ
コンバータ、ペンオン検出モード設定手段、ペンオン検
出手段及び論理回路が１チップのＣＰＵに備えられ、待
機状態においては、ペンオン検出モード設定手段と論理
回路を除き、ＣＰＵの他の全ての回路を休止するスリー
プモードとし、ペンオンにより変化した電圧が論理回路
のスレッショルドを越えたときに、前記スリープモード
を脱して、ＣＰＵの全ての回路を起動させたことを特徴
とする。
【００３３】更に、請求項３の抵抗感圧型タブレット
は、請求項１又は２の抵抗感圧型タブレットにおいて、
座標検出モードにおいて、抵抗感圧型タブレットは更
に、いずれか一方の抵抗板の電圧印加側電極に座標検出
電圧を印加すると共に、該抵抗板の他方の接地電極を接
地してその表面に電位勾配を形成する検出電圧印加手段
と、電位勾配の形成された抵抗板の押圧点Ｐでの電位
を、他方の抵抗板の電極に入力端子が接続されたＡＤコ
ンバータより入力し、該他方の抵抗板を介してＡＤコン
バータより入力した押圧点での電位から押圧点の座標を
算出する算出手段と、押圧点の一方の座標を算出した
後、検出電圧印加手段で電位勾配を形成する抵抗板と、
Ａ／Ｄコンバータの入力端子が接続する抵抗板をそれぞ
れ他の抵抗板に切り替える切り替え手段と、前記算出手
段で算出したＸＹ双方の座標をＸＹ座標検出データとし
て一定周期毎にデータ出力する出力手段とを備え、検出
電圧印加手段は、各データ出力の周期内でＸＹ双方の座
標を算出するために必要な期間のみに、対応する抵抗板
に座標検出電圧を印加し電位勾配を形成したことを特徴
とする。
は、請求項１又は２の抵抗感圧型タブレットにおいて、
座標検出モードにおいて、抵抗感圧型タブレットは更
に、いずれか一方の抵抗板の電圧印加側電極に座標検出
電圧を印加すると共に、該抵抗板の他方の接地電極を接
地してその表面に電位勾配を形成する検出電圧印加手段
と、電位勾配の形成された抵抗板の押圧点Ｐでの電位
を、他方の抵抗板の電極に入力端子が接続されたＡＤコ
ンバータより入力し、該他方の抵抗板を介してＡＤコン
バータより入力した押圧点での電位から押圧点の座標を
算出する算出手段と、押圧点の一方の座標を算出した
後、検出電圧印加手段で電位勾配を形成する抵抗板と、
Ａ／Ｄコンバータの入力端子が接続する抵抗板をそれぞ
れ他の抵抗板に切り替える切り替え手段と、前記算出手
段で算出したＸＹ双方の座標をＸＹ座標検出データとし
て一定周期毎にデータ出力する出力手段とを備え、検出
電圧印加手段は、各データ出力の周期内でＸＹ双方の座
標を算出するために必要な期間のみに、対応する抵抗板
に座標検出電圧を印加し電位勾配を形成したことを特徴
とする。
【００３４】また、請求項４の抵抗感圧型タブレット
は、請求項３の抵抗感圧型タブレットにおいて、検出電
圧印加手段は、データ出力の周期（Ｔ Ｄ ）に等しいかこ
れより短い間隔に設定した座標検出周期（Ｔ Ｓ ）内にお
いて、一方の抵抗板への座標検出電圧印加を開始して一
方の抵抗板に電位勾配を形成し、算出手段で一方の座標
を算出した後、切り替え手段により他方の抵抗板に座標
検出電圧を印加して他方の抵抗板に電位勾配を形成し、
押圧点の双方の座標を算出した後は、該座標検出周期
（Ｔ Ｓ ）内でいずれの抵抗板にも座標検出電圧を印加し
ないことを特徴とする。
は、請求項３の抵抗感圧型タブレットにおいて、検出電
圧印加手段は、データ出力の周期（Ｔ Ｄ ）に等しいかこ
れより短い間隔に設定した座標検出周期（Ｔ Ｓ ）内にお
いて、一方の抵抗板への座標検出電圧印加を開始して一
方の抵抗板に電位勾配を形成し、算出手段で一方の座標
を算出した後、切り替え手段により他方の抵抗板に座標
検出電圧を印加して他方の抵抗板に電位勾配を形成し、
押圧点の双方の座標を算出した後は、該座標検出周期
（Ｔ Ｓ ）内でいずれの抵抗板にも座標検出電圧を印加し
ないことを特徴とする。
【００３５】
【作用】請求項１の発明においては、待機状態におい
て、論理回路の入力端子の電位は、いずれか一方の抵抗
板の電極の電圧となっている。
て、論理回路の入力端子の電位は、いずれか一方の抵抗
板の電極の電圧となっている。
【００３６】抵抗板が押圧されると、抵抗板の電極の電
圧が変化し、このペンオンにより変化した電圧が論理回
路のスレッショルドを越えたときに、抵抗板が押圧され
たものと一次検出する。
圧が変化し、このペンオンにより変化した電圧が論理回
路のスレッショルドを越えたときに、抵抗板が押圧され
たものと一次検出する。
【００３７】抵抗板が押圧されたものと一次検出した
後、Ａ／Ｄコンバータを起動させ、Ａ／Ｄコンバータの
入力端子での電位をペンオン検出しきい値ＶＴと比較さ
せる。
後、Ａ／Ｄコンバータを起動させ、Ａ／Ｄコンバータの
入力端子での電位をペンオン検出しきい値ＶＴと比較さ
せる。
【００３８】Ａ／Ｄコンバータの入力端子での電位は、
ペンオンにより変化した電圧であり、この電位がペンオ
ン検出しきい値を越えたときに、抵抗板が押圧されたと
判定し待機状態を脱して、ＸＹ座標の検出を開始する座
標検出モードに移行する。
ペンオンにより変化した電圧であり、この電位がペンオ
ン検出しきい値を越えたときに、抵抗板が押圧されたと
判定し待機状態を脱して、ＸＹ座標の検出を開始する座
標検出モードに移行する。
【００３９】従って、待機状態において、ペンオンを一
次検出するまでは、Ａ／Ｄコンバータが休止し、Ａ／Ｄ
コンバータで電力を消費しない。
次検出するまでは、Ａ／Ｄコンバータが休止し、Ａ／Ｄ
コンバータで電力を消費しない。
【００４０】また、ペンオン検出しきい値ＶＴは、接触
抵抗ｒが無視できる程度まで低下したときの最低電位Ｖ
ＰＬ近くに設定できるので、座標検出モードに移行した
ときには、座標検出にペンオンによる接触抵抗の影響を
与えない。
抵抗ｒが無視できる程度まで低下したときの最低電位Ｖ
ＰＬ近くに設定できるので、座標検出モードに移行した
ときには、座標検出にペンオンによる接触抵抗の影響を
与えない。
【００４１】請求項２の発明においては、請求項１の発
明において待機状態で、ペンオン検出モード設定手段と
論理回路を除き、ＣＰＵの他の全ての回路を休止するの
で、余分な電力を消費しない。
明において待機状態で、ペンオン検出モード設定手段と
論理回路を除き、ＣＰＵの他の全ての回路を休止するの
で、余分な電力を消費しない。
【００４２】請求項３の発明においては、請求項１又
は、２の発明において座標検出モードに移行した後、検
出電圧印加手段により一方の抵抗板に電位勾配を形成す
る。
は、２の発明において座標検出モードに移行した後、検
出電圧印加手段により一方の抵抗板に電位勾配を形成す
る。
【００４３】この抵抗板の押圧点Ｐでの電位を、他方の
抵抗板を介してＡＤコンバータより入力し、押圧点Ｐで
の電位から押圧点Ｐの一方の座標を算出する。
抵抗板を介してＡＤコンバータより入力し、押圧点Ｐで
の電位から押圧点Ｐの一方の座標を算出する。
【００４４】一方の座標を算出した後、切り替え手段に
より他方の抵抗板に電位勾配を形成し、同様にして、他
方の座標を算出する。
より他方の抵抗板に電位勾配を形成し、同様にして、他
方の座標を算出する。
【００４５】算出した双方の座標は、ＸＹ座標検出デー
タとして、出力手段より一定周期ＴＤ毎に、データ出力
する。
タとして、出力手段より一定周期ＴＤ毎に、データ出力
する。
【００４６】検出電圧印加手段は、各データ出力の周期
ＴＤ内でＸＹ双方の座標を算出するために必要な期間の
みに、算出しようとする座標の抵抗板に座標検出電圧を
印加し電位勾配を形成する。
ＴＤ内でＸＹ双方の座標を算出するために必要な期間の
みに、算出しようとする座標の抵抗板に座標検出電圧を
印加し電位勾配を形成する。
【００４７】請求項１又は、２の発明により座標検出モ
ードに移行したときには、座標検出に接触抵抗の影響を
受けないので、データ出力の周期内で、限られた数の座
標算出を実行すれば十分である。
ードに移行したときには、座標検出に接触抵抗の影響を
受けないので、データ出力の周期内で、限られた数の座
標算出を実行すれば十分である。
【００４８】従って、データ出力の周期内で、座標算出
を所定回数実行し、ＸＹ双方の座標を検出した後の残り
の時間は、いずれの抵抗板にも電位勾配を形成せず、こ
の休止時間ＴＲには抵抗板で電力を消費しない。
を所定回数実行し、ＸＹ双方の座標を検出した後の残り
の時間は、いずれの抵抗板にも電位勾配を形成せず、こ
の休止時間ＴＲには抵抗板で電力を消費しない。
【００４９】請求項４の発明においては、検出電圧印加
手段は、座標検出周期（Ｔ Ｓ ）毎に、一方の抵抗板への
座標検出電圧印加を開始して一方の抵抗板に電位勾配を
形成し、算出手段で一方の座標を算出した後、切り替え
手段により他方の抵抗板に座標検出電圧を印加して他方
の抵抗板に電位勾配を形成する。
手段は、座標検出周期（Ｔ Ｓ ）毎に、一方の抵抗板への
座標検出電圧印加を開始して一方の抵抗板に電位勾配を
形成し、算出手段で一方の座標を算出した後、切り替え
手段により他方の抵抗板に座標検出電圧を印加して他方
の抵抗板に電位勾配を形成する。
【００５０】押圧点の双方の座標を算出した後から、座
標検出周期（ＴＳ）の残りの休止時間ＴＲ中は、いずれ
の抵抗板にも座標検出電圧を印加しないので、抵抗板で
電力を消費しない。
標検出周期（ＴＳ）の残りの休止時間ＴＲ中は、いずれ
の抵抗板にも座標検出電圧を印加しないので、抵抗板で
電力を消費しない。
【００５１】
【実施例】以下、この発明の実施例を図面に基づき説明
する。
する。
【００５２】本発明の実施例を示す図１において、抵抗
感圧型タブレットのＣＰＵ１は、ＡＤコンバータを内蔵
し、ＡＤコンバータの入力端子ＩＹ＋、ＩＸ＋を備えて
いる。
感圧型タブレットのＣＰＵ１は、ＡＤコンバータを内蔵
し、ＡＤコンバータの入力端子ＩＹ＋、ＩＸ＋を備えて
いる。
【００５３】ＩＸ＋端子は、ＯＸ＋端子とともにＸ座標
抵抗板２の電圧印加側電極２１と接続し、Ｘ座標抵抗板
２の他方の接地側電極２２は、この電極を接地するため
ＣＰＵ１のＯＸ−端子と接続している。
抵抗板２の電圧印加側電極２１と接続し、Ｘ座標抵抗板
２の他方の接地側電極２２は、この電極を接地するため
ＣＰＵ１のＯＸ−端子と接続している。
【００５４】同様にＩＹ＋端子は、ＯＹ＋端子とともに
Ｙ座標抵抗板３の電圧印加側電極３１と接続し、Ｙ座標
抵抗板３の他方の接地側電極３２は、この電極を接地す
るためＣＰＵ１のＯＹ−端子と接続している。
Ｙ座標抵抗板３の電圧印加側電極３１と接続し、Ｙ座標
抵抗板３の他方の接地側電極３２は、この電極を接地す
るためＣＰＵ１のＯＹ−端子と接続している。
【００５５】このＩＹ＋端子は、更に１００ＫΩのプル
アップ抵抗Ｒ１と１．５ＫΩから３ＫΩの可変抵抗であ
る調整抵抗Ｒ２の中間タップＴとも接続し、プルアップ
抵抗Ｒ１の他端は検出電圧ＶＣＣを印加するためＣＰＵ
１のＰＣＨＫ＋端子と接続し、調整抵抗Ｒ２の他端は接
地するためＣＰＵ１のＰＣＨＫ−端子とそれぞれ接続し
ている。
アップ抵抗Ｒ１と１．５ＫΩから３ＫΩの可変抵抗であ
る調整抵抗Ｒ２の中間タップＴとも接続し、プルアップ
抵抗Ｒ１の他端は検出電圧ＶＣＣを印加するためＣＰＵ
１のＰＣＨＫ＋端子と接続し、調整抵抗Ｒ２の他端は接
地するためＣＰＵ１のＰＣＨＫ−端子とそれぞれ接続し
ている。
【００５６】これらの抵抗Ｒ１、Ｒ２でペンオン検出し
きい値設定回路を構成し、プルアップ抵抗Ｒ１と、調整
抵抗Ｒ２の分圧比でペンオン検出しきい値ＶＴを設定す
る。
きい値設定回路を構成し、プルアップ抵抗Ｒ１と、調整
抵抗Ｒ２の分圧比でペンオン検出しきい値ＶＴを設定す
る。
【００５７】中間タップＴは、ＣＰＵ１の論理回路の入
力端子であるＰＥＮ端子とも接続し、ペンオンによる電
圧変化を、ＡＤコンバータの入力端子から入力してペン
オン検出しきい値と比較する前に、ＣＭＯＳレベルでそ
の電圧変化を比較するようにしている。
力端子であるＰＥＮ端子とも接続し、ペンオンによる電
圧変化を、ＡＤコンバータの入力端子から入力してペン
オン検出しきい値と比較する前に、ＣＭＯＳレベルでそ
の電圧変化を比較するようにしている。
【００５８】すなわち、ＣＰＵ１に備えられた論理回路
はＣＭＯＳ回路であり、ＣＭＯＳ回路のゲート電圧であ
るＰＥＮ端子の電位をＣＭＯＳレベルで比較し、ペンオ
ンによりＰＥＮ端子の電位がスレッショルドである１／
２ＶＣＣ以下となったときに、ペンオンと一次検出す
る。
はＣＭＯＳ回路であり、ＣＭＯＳ回路のゲート電圧であ
るＰＥＮ端子の電位をＣＭＯＳレベルで比較し、ペンオ
ンによりＰＥＮ端子の電位がスレッショルドである１／
２ＶＣＣ以下となったときに、ペンオンと一次検出す
る。
【００５９】論理回路は、バイポーラトランジスタを用
いたＴＴＬ（ｔｒａｎｓｉｓｔｏｒｔｒａｎｓｉｓｔｏ
ｒ ｌｏｇｉｃ）、ＲＴＬ（ｒｅｓｉｔｏｒ ｔｒａｎ
ｓｉｓｔｏｒ ｌｏｇｉｃ）等の論理ゲートとし、ＰＥ
Ｎ端子の電位をスレッショルドと比較してもよい。
いたＴＴＬ（ｔｒａｎｓｉｓｔｏｒｔｒａｎｓｉｓｔｏ
ｒ ｌｏｇｉｃ）、ＲＴＬ（ｒｅｓｉｔｏｒ ｔｒａｎ
ｓｉｓｔｏｒ ｌｏｇｉｃ）等の論理ゲートとし、ＰＥ
Ｎ端子の電位をスレッショルドと比較してもよい。
【００６０】尚、ＣＰＵ１は、この他にペンオン検出モ
ード設定手段、ペンオン検出手段、検出電圧印加手段、
算出手段及び出力手段を備え、図２に示すように、前記
ＣＰＵ１の各端子における入出力及びＡＤコンバータの
入力端子の切り替えを制御している。
ード設定手段、ペンオン検出手段、検出電圧印加手段、
算出手段及び出力手段を備え、図２に示すように、前記
ＣＰＵ１の各端子における入出力及びＡＤコンバータの
入力端子の切り替えを制御している。
【００６１】以下、このように構成された抵抗感圧型タ
ブレットの作用を図２に従って説明する。
ブレットの作用を図２に従って説明する。
【００６２】始めに、ペンオン検出しきい値を初期設定
する。ペンオン検出しきい値の設定は、図２に示すよう
に、まずＰＣＨＫ＋端子をＶＣＣの電位としてプルアッ
プ抵抗Ｒ１の一端に検出電圧を印加し、調整抵抗Ｒ２の
他端をＰＣＨＫ−端子をＧＮＤレベルとして接地する。
する。ペンオン検出しきい値の設定は、図２に示すよう
に、まずＰＣＨＫ＋端子をＶＣＣの電位としてプルアッ
プ抵抗Ｒ１の一端に検出電圧を印加し、調整抵抗Ｒ２の
他端をＰＣＨＫ−端子をＧＮＤレベルとして接地する。
【００６３】このとき、中間タップＴにおける電位は、
プルアップ抵抗Ｒ１と調整抵抗Ｒ２の分圧比で定まり、
プルアップ抵抗Ｒ１と調整抵抗Ｒ２の抵抗値をそれぞれ
ｒ１、ｒ２とすれば、ＶＣＣ×ｒ２÷（ｒ１＋ｒ２）と
なる。
プルアップ抵抗Ｒ１と調整抵抗Ｒ２の分圧比で定まり、
プルアップ抵抗Ｒ１と調整抵抗Ｒ２の抵抗値をそれぞれ
ｒ１、ｒ２とすれば、ＶＣＣ×ｒ２÷（ｒ１＋ｒ２）と
なる。
【００６４】中間タップＴでのこの電圧は、ＡＤコンバ
ータの入力端子ＩＹ＋より取り込まれて、ＣＰＵ１内の
ＡＤコンバータによってＡＤ変換され、ＡＤコンバータ
のビット数に等しい１０ビットのデジタルデータとな
る。
ータの入力端子ＩＹ＋より取り込まれて、ＣＰＵ１内の
ＡＤコンバータによってＡＤ変換され、ＡＤコンバータ
のビット数に等しい１０ビットのデジタルデータとな
る。
【００６５】ＣＰＵ１では、このＡＤ変換されたデジタ
ルデータをペンオン検出しきい値ＶＴとして、図示しな
いＲＡＭに記憶する。
ルデータをペンオン検出しきい値ＶＴとして、図示しな
いＲＡＭに記憶する。
【００６６】これらのペンオン検出しきい値設定の一連
の処理は、ＣＰＵ１に電源が投入されたとき、若しくは
ＣＰＵ１が外部からのリセット信号を受け付けたとき
に、その都度実行される。
の処理は、ＣＰＵ１に電源が投入されたとき、若しくは
ＣＰＵ１が外部からのリセット信号を受け付けたとき
に、その都度実行される。
【００６７】「ペンオンを検出しない」若しくは「座標
検出に接触抵抗の変化が影響する」など設定したペンオ
ン検出しきい値ＶＴが不適当であった場合には、可変抵
抗である調整抵抗Ｒ２の抵抗値を変えて、再度ＣＰＵ１
に電源を投入するか、リセットする。
検出に接触抵抗の変化が影響する」など設定したペンオ
ン検出しきい値ＶＴが不適当であった場合には、可変抵
抗である調整抵抗Ｒ２の抵抗値を変えて、再度ＣＰＵ１
に電源を投入するか、リセットする。
【００６８】すなわち、調整抵抗Ｒ２の抵抗値が変更さ
れることにより、中間タップＴでの電圧が変わり、前述
と同じ処理により、新たなペンオン検出しきい値ＶＴが
ＲＡＭに記憶される。
れることにより、中間タップＴでの電圧が変わり、前述
と同じ処理により、新たなペンオン検出しきい値ＶＴが
ＲＡＭに記憶される。
【００６９】このようにして、ペンオン検出しきい値Ｖ
Ｔは、ペンオンした後、接触抵抗ｒが安定して中間タッ
プＴでの電圧が最も低くなる最低電位ＶＰＬ近くに設定
することができる。
Ｔは、ペンオンした後、接触抵抗ｒが安定して中間タッ
プＴでの電圧が最も低くなる最低電位ＶＰＬ近くに設定
することができる。
【００７０】ペンオン検出しきい値の初期設定が完了し
たｔ０から、ＣＰＵ１は、ペンオン入力を監視する待機
状態に移行する。
たｔ０から、ＣＰＵ１は、ペンオン入力を監視する待機
状態に移行する。
【００７１】この待機状態においては、ＣＰＵ１は、ペ
ンオン検出モード設定手段及びペンオン検出手段の論理
回路を除き、ＣＰＵの他の全ての主要な回路が休止する
スリープモードとなっている。
ンオン検出モード設定手段及びペンオン検出手段の論理
回路を除き、ＣＰＵの他の全ての主要な回路が休止する
スリープモードとなっている。
【００７２】この状態で、ＣＰＵ１のペンオン検出モー
ド設定手段は、ＰＣＨＫ＋端子の電位をＶＣＣとしたま
ま、ＰＣＨＫ−端子をＯＦＦ（ハイインピーダンス）と
し、Ｙ座標抵抗板３、中間タップＴ、ＰＥＮ端子での各
電位をＶＣＣとしている。
ド設定手段は、ＰＣＨＫ＋端子の電位をＶＣＣとしたま
ま、ＰＣＨＫ−端子をＯＦＦ（ハイインピーダンス）と
し、Ｙ座標抵抗板３、中間タップＴ、ＰＥＮ端子での各
電位をＶＣＣとしている。
【００７３】従って、ＣＰＵ１の論理回路の入力端子で
あるＰＥＮ端子の電位も、中間タップＴと等電位のＶ
ＣＣとなっている。
あるＰＥＮ端子の電位も、中間タップＴと等電位のＶ
ＣＣとなっている。
【００７４】一方、Ｘ座標抵抗板２は、ペンオン検出モ
ード設定手段により、両電極と接続しているＯＸ＋端
子、ＯＸ−端子が接地され、ＧＮＤレベルとなってい
る。
ード設定手段により、両電極と接続しているＯＸ＋端
子、ＯＸ−端子が接地され、ＧＮＤレベルとなってい
る。
【００７５】このように、待機状態では、抵抗板など抵
抗感圧型タブレットの各回路には電流が流れず、又ＣＰ
Ｕ１は、ＡＤコンバータを含むＣＰＵ１内の主要な回路
を休止するスリープモードとしているので、タブレット
全体で消費する電力は極めて微小となっている。
抗感圧型タブレットの各回路には電流が流れず、又ＣＰ
Ｕ１は、ＡＤコンバータを含むＣＰＵ１内の主要な回路
を休止するスリープモードとしているので、タブレット
全体で消費する電力は極めて微小となっている。
【００７６】図５に示すように、Ｐ点がスタイラスペン
で押圧されたとすると、ＰＣＨＫ＋端子から中間タップ
Ｔ、Ｙ座標抵抗板３、Ｐ点、Ｘ座標抵抗板２を経て、Ｏ
Ｘ＋端子とＯＸ−端子に電流が流れる。
で押圧されたとすると、ＰＣＨＫ＋端子から中間タップ
Ｔ、Ｙ座標抵抗板３、Ｐ点、Ｘ座標抵抗板２を経て、Ｏ
Ｘ＋端子とＯＸ−端子に電流が流れる。
【００７７】このとき、ＰＥＮ端子の電位は、中間タッ
プＴの電位と等しく、図２のようにＰ点での接触抵抗ｒ
の減少に従って、Ｐ点が押圧されたｔ１から降下する。
プＴの電位と等しく、図２のようにＰ点での接触抵抗ｒ
の減少に従って、Ｐ点が押圧されたｔ１から降下する。
【００７８】プルアップ抵抗Ｒ１の抵抗値ｒ１は、Ｘ座
標抵抗板２の抵抗値に比べて大きくなるように設定して
あるので、接触抵抗ｒがある程度減少すると、ＰＥＮ端
子の電位は論理回路のスレッショルドである１／２Ｖ
ＣＣ以下となる。
標抵抗板２の抵抗値に比べて大きくなるように設定して
あるので、接触抵抗ｒがある程度減少すると、ＰＥＮ端
子の電位は論理回路のスレッショルドである１／２Ｖ
ＣＣ以下となる。
【００７９】そこで、論理回路によりＸ座標抵抗板２が
押圧されたものと一次検出し、ＣＰＵ１は、図２のｔ２
よりスリープモードを脱して、ＡＤコンバータ等のＣＰ
Ｕ内の全ての回路を起動する。
押圧されたものと一次検出し、ＣＰＵ１は、図２のｔ２
よりスリープモードを脱して、ＡＤコンバータ等のＣＰ
Ｕ内の全ての回路を起動する。
【００８０】スリープモードを脱すると、ＣＰＵ１は、
ペンオン二次検出モードに移行する。
ペンオン二次検出モードに移行する。
【００８１】ペンオン二次検出モードにおいては、ＡＤ
コンバータが起動しているので、中間タップＴの電位を
ＡＤコンバータの入力端子ＩＹ＋より取り入れＡＤ変換
するとともに、ＲＡＭに記憶したペンオン検出しきい値
ＶＴを読み出し、両者を比較する。
コンバータが起動しているので、中間タップＴの電位を
ＡＤコンバータの入力端子ＩＹ＋より取り入れＡＤ変換
するとともに、ＲＡＭに記憶したペンオン検出しきい値
ＶＴを読み出し、両者を比較する。
【００８２】ペンオン検出手段によって、中間タップＴ
の電位がペンオン検出しきい値ＶＴを越えたとき、すな
わちペンオン検出しきい値ＶＴ以下となったときにペン
オンと判定する。
の電位がペンオン検出しきい値ＶＴを越えたとき、すな
わちペンオン検出しきい値ＶＴ以下となったときにペン
オンと判定する。
【００８３】ペンオン二次検出モードでペンオンと判定
とすると、ＰＣＨＫ＋端子をＯＦＦとして、ｔ３よりＰ
点のＸ、Ｙ座標を検出する座標検出モードに移行する。
とすると、ＰＣＨＫ＋端子をＯＦＦとして、ｔ３よりＰ
点のＸ、Ｙ座標を検出する座標検出モードに移行する。
【００８４】このとき、既に接触抵抗ｒはＡＤコンバー
タなどの内部抵抗に比べて無視できる程度に小さくなっ
ているので、以後の座標検出モードで座標検出に影響を
与えることがない。
タなどの内部抵抗に比べて無視できる程度に小さくなっ
ているので、以後の座標検出モードで座標検出に影響を
与えることがない。
【００８５】座標検出モードでは、始めにＸ座標抵抗板
２に電位勾配をかけて、Ｐ点のＸ座標を検出する。
２に電位勾配をかけて、Ｐ点のＸ座標を検出する。
【００８６】すなわち、検出電圧印加手段によって、図
５のようにＸ座標抵抗板２の電圧印加側電極２１と接続
するＯＸ＋端子に座標検出電圧ＶＣＣを印加し、他方の
接地側電極２２と接続するＯＸ−端子を接地し、Ｘ座標
抵抗板２に電圧ＶＣＣからＧＮＤまでの電位勾配を形成
させる。
５のようにＸ座標抵抗板２の電圧印加側電極２１と接続
するＯＸ＋端子に座標検出電圧ＶＣＣを印加し、他方の
接地側電極２２と接続するＯＸ−端子を接地し、Ｘ座標
抵抗板２に電圧ＶＣＣからＧＮＤまでの電位勾配を形成
させる。
【００８７】また、ＡＤコンバータの入力端子は、ペン
オン検出において入力端子としたＩＹ＋をそのまま用い
る。
オン検出において入力端子としたＩＹ＋をそのまま用い
る。
【００８８】図３は、抵抗板２、３に座標検出電圧Ｖ
ＣＣを印加する時間とペンオン検出、データ出力のタイ
ミング及び座標検出電圧ＶＣＣの印加時間とＡＤ変換の
タイミングを表すタイムチャートであり、図から明らか
なように、ＯＸ＋端子に座標検出電圧ＶＣＣを印加して
も、ＡＤコンバータの入力端子ＩＹ＋での電位が直ちに
押圧点Ｐでの電位ＶＰとなるものではない。
ＣＣを印加する時間とペンオン検出、データ出力のタイ
ミング及び座標検出電圧ＶＣＣの印加時間とＡＤ変換の
タイミングを表すタイムチャートであり、図から明らか
なように、ＯＸ＋端子に座標検出電圧ＶＣＣを印加して
も、ＡＤコンバータの入力端子ＩＹ＋での電位が直ちに
押圧点Ｐでの電位ＶＰとなるものではない。
【００８９】すなわち、ＡＤコンバータの入力端子ＩＹ
＋には、図５のように、高周波ノイズ除去用のフィルタ
ーコンデンサＣ１が接続され、このコンデンサＣ１の容
量とＹ座標抵抗板３の抵抗ｙ２の積で近似して定まる時
定数τによりＡＤコンバータの入力端子ＩＹ＋の電位が
変化する。例えば、コンデンサＣ１の容量を１０００ｐ
Ｆ、Ｙ座標抵抗板３の抵抗ｙ２を３００Ωとすれば、時
定数τは、３００μｓｅｃである。
＋には、図５のように、高周波ノイズ除去用のフィルタ
ーコンデンサＣ１が接続され、このコンデンサＣ１の容
量とＹ座標抵抗板３の抵抗ｙ２の積で近似して定まる時
定数τによりＡＤコンバータの入力端子ＩＹ＋の電位が
変化する。例えば、コンデンサＣ１の容量を１０００ｐ
Ｆ、Ｙ座標抵抗板３の抵抗ｙ２を３００Ωとすれば、時
定数τは、３００μｓｅｃである。
【００９０】従って、ＡＤコンバータによる押圧点Ｐで
の電位ＶＰの入力は、入力端子ＩＹ＋での電位が飽和し
た後となる。
の電位ＶＰの入力は、入力端子ＩＹ＋での電位が飽和し
た後となる。
【００９１】押圧点Ｐでの分圧抵抗を図示のようにｘ
１、ｘ２とすれば、押圧点Ｐの電圧ＶＰは、ＶＣＣ×ｘ
１÷（ｘ１＋ｘ２）となり、このときには、既に接触抵
抗ｒはＡ／Ｄコンバータの内部抵抗ＲＡに比較して無視
できるほど小さくなっているので、ＡＤコンバータの入
力端子ＩＹ＋における飽和したときの電位ＶＸは、押圧
点Ｐの電圧ＶＰにほぼ等しい。
１、ｘ２とすれば、押圧点Ｐの電圧ＶＰは、ＶＣＣ×ｘ
１÷（ｘ１＋ｘ２）となり、このときには、既に接触抵
抗ｒはＡ／Ｄコンバータの内部抵抗ＲＡに比較して無視
できるほど小さくなっているので、ＡＤコンバータの入
力端子ＩＹ＋における飽和したときの電位ＶＸは、押圧
点Ｐの電圧ＶＰにほぼ等しい。
【００９２】分圧抵抗ｘ１、ｘ２は、それぞれＰ点と電
極との距離Ｘ１、Ｘ２に比例するので、電圧ＶＰからＰ
点のＸ座標を求めることができ、従って、ＣＰＵ１の算
出手段では、電圧ＶＰにほぼ等しい電位ＶＸをＡＤ変換
してＰ点のＸ座標を算出する。
極との距離Ｘ１、Ｘ２に比例するので、電圧ＶＰからＰ
点のＸ座標を求めることができ、従って、ＣＰＵ１の算
出手段では、電圧ＶＰにほぼ等しい電位ＶＸをＡＤ変換
してＰ点のＸ座標を算出する。
【００９３】ＡＤコンバータによる変換誤差を考慮し、
電位ＶＸからＸ座標を繰り返し算出し、連続して同一座
標となったときに、有効な座標を検出したものとみな
し、ＯＸ＋端子への座標検出電圧ＶＣＣ印加を停止す
る。
電位ＶＸからＸ座標を繰り返し算出し、連続して同一座
標となったときに、有効な座標を検出したものとみな
し、ＯＸ＋端子への座標検出電圧ＶＣＣ印加を停止す
る。
【００９４】このように、座標を検出するために必要な
期間のみにＸ座標抵抗板のＯＸ＋端子へ座標検出電圧Ｖ
ＣＣを印加している。
期間のみにＸ座標抵抗板のＯＸ＋端子へ座標検出電圧Ｖ
ＣＣを印加している。
【００９５】図３において、座標検出のためのＡＤ変換
に要する時間ＴＡＤＸは、一度の算出に要する時間を約
１００μｓｅｃとして、通常、算出を２乃至４回繰り返
すとすれば、２００乃至４００μｓｅｃである。
に要する時間ＴＡＤＸは、一度の算出に要する時間を約
１００μｓｅｃとして、通常、算出を２乃至４回繰り返
すとすれば、２００乃至４００μｓｅｃである。
【００９６】従って、Ｘ座標抵抗板への座標検出電圧Ｖ
ＣＣ印加時間ＴＸは、電位ＶＸの飽和時間にこのＡＤ変
換に要する時間ＴＡＤＸを加え、５００乃至７００μｓ
ｅｃとなる。
ＣＣ印加時間ＴＸは、電位ＶＸの飽和時間にこのＡＤ変
換に要する時間ＴＡＤＸを加え、５００乃至７００μｓ
ｅｃとなる。
【００９７】図２のように、有効なＸ座標を検出したｔ
４後は、切り替え手段により、ＯＸ＋端子、ＯＸ−端子
をＯＦＦとするとともに、ＡＤコンバータの入力端子を
ＩＸ＋端子とし、Ｐ点のＹ座標を検出する。
４後は、切り替え手段により、ＯＸ＋端子、ＯＸ−端子
をＯＦＦとするとともに、ＡＤコンバータの入力端子を
ＩＸ＋端子とし、Ｐ点のＹ座標を検出する。
【００９８】すなわち、図６のように検出電圧印加手段
によって、Ｙ座標抵抗板３の電圧印加側電極３１と接続
するＯＹ＋端子に座標検出電圧ＶＣＣを印加し、他方の
接地側電極３２と接続するＯＹ−端子を接地し、Ｙ座標
抵抗板３に電圧ＶＣＣからＧＮＤまでの電位勾配を発生
させる。
によって、Ｙ座標抵抗板３の電圧印加側電極３１と接続
するＯＹ＋端子に座標検出電圧ＶＣＣを印加し、他方の
接地側電極３２と接続するＯＹ−端子を接地し、Ｙ座標
抵抗板３に電圧ＶＣＣからＧＮＤまでの電位勾配を発生
させる。
【００９９】押圧点Ｐでの分圧抵抗を図示のようにｙ
１、ｙ２とすれば、押圧点Ｐの電圧ＶＰは、ＶＣＣ×ｙ
１÷（ｙ１＋ｙ２）となり、分圧抵抗ｙ１、ｙ２はそれ
ぞれＰ点と電極との距離Ｙ１、Ｙ２に比例するので、こ
の電圧ＶＰからＰ点のＹ座標を求めることができる。
１、ｙ２とすれば、押圧点Ｐの電圧ＶＰは、ＶＣＣ×ｙ
１÷（ｙ１＋ｙ２）となり、分圧抵抗ｙ１、ｙ２はそれ
ぞれＰ点と電極との距離Ｙ１、Ｙ２に比例するので、こ
の電圧ＶＰからＰ点のＹ座標を求めることができる。
【０１００】Ｘ座標検出と同様に、このときには、接触
抵抗ｒがＡ／Ｄコンバータの内部抵抗ＲＡに比較して無
視できるほど小さくなっていて、しかもＸ座標抵抗板２
の抵抗値より接触抵抗ｒとＡ／Ｄコンバータの内部抵抗
ＲＡの和は、はるかに大きな抵抗値となっているので、
電圧ＶＰとＡ／Ｄコンバータの入力端子ＩＸ＋端子の電
位ＶＹはほぼ等しい。
抵抗ｒがＡ／Ｄコンバータの内部抵抗ＲＡに比較して無
視できるほど小さくなっていて、しかもＸ座標抵抗板２
の抵抗値より接触抵抗ｒとＡ／Ｄコンバータの内部抵抗
ＲＡの和は、はるかに大きな抵抗値となっているので、
電圧ＶＰとＡ／Ｄコンバータの入力端子ＩＸ＋端子の電
位ＶＹはほぼ等しい。
【０１０１】従って、算出手段により電位ＶＹをＡＤコ
ンバータより入力し、ＡＤ変換して、Ｐ点のＹ座標を求
める。
ンバータより入力し、ＡＤ変換して、Ｐ点のＹ座標を求
める。
【０１０２】Ｙ座標の検出においても、ＡＤコンバータ
による変換誤差を考慮し、電位ＶＹからＹ座標を繰り返
し算出し、連続して同一座標となったときに、有効な座
標を検出したものとみなし、ＯＹ＋端子への座標検出電
圧ＶＣＣ印加を停止する。
による変換誤差を考慮し、電位ＶＹからＹ座標を繰り返
し算出し、連続して同一座標となったときに、有効な座
標を検出したものとみなし、ＯＹ＋端子への座標検出電
圧ＶＣＣ印加を停止する。
【０１０３】このように、Ｙ座標抵抗板のＯＹ＋端子へ
も、座標を検出するために必要な期間のみに座標検出電
圧ＶＣＣを印加している。
も、座標を検出するために必要な期間のみに座標検出電
圧ＶＣＣを印加している。
【０１０４】図３において、ＡＤ変換に要する時間Ｔ
ＡＤＹも、２００乃至４００μｓｅｃとすれば、Ｙ座標
抵抗板への座標検出電圧ＶＣＣ印加時間ＴＹは、電位Ｖ
Ｙの飽和時間にＡＤ変換に要する時間ＴＡＤＹを加えた
５００乃至７００μｓｅｃとなる。
ＡＤＹも、２００乃至４００μｓｅｃとすれば、Ｙ座標
抵抗板への座標検出電圧ＶＣＣ印加時間ＴＹは、電位Ｖ
Ｙの飽和時間にＡＤ変換に要する時間ＴＡＤＹを加えた
５００乃至７００μｓｅｃとなる。
【０１０５】なお、ＡＤコンバータでＡＤ変換した座標
が、８回連続しても直前の座標と一致しない場合には、
その間に算出した座標は無効として、この場合にも座標
検出電圧ＶＣＣ印加を停止している。
が、８回連続しても直前の座標と一致しない場合には、
その間に算出した座標は無効として、この場合にも座標
検出電圧ＶＣＣ印加を停止している。
【０１０６】図２に示すように、ｔ５においてＸ座標、
Ｙ座標の有効な座標検出を終えると、ＯＹ＋端子、ＯＹ
−端子をＯＦＦとして、再び、ＣＰＵ１のペンオン検出
モード設定手段により、Ｙ座標抵抗板３をペンオン検出
電圧レベルＶＣＣとすると共に、他のＸ座標抵抗板２を
グランドレベルとし、ｔ１からｔ３までのペンオン検出
をｔ５からｔ７までの間で繰り返す。
Ｙ座標の有効な座標検出を終えると、ＯＹ＋端子、ＯＹ
−端子をＯＦＦとして、再び、ＣＰＵ１のペンオン検出
モード設定手段により、Ｙ座標抵抗板３をペンオン検出
電圧レベルＶＣＣとすると共に、他のＸ座標抵抗板２を
グランドレベルとし、ｔ１からｔ３までのペンオン検出
をｔ５からｔ７までの間で繰り返す。
【０１０７】ｔ５からｔ７のペンオン検出において、Ｐ
ＥＮ端子の電位が１／２ＶＣＣ以下であり、ＩＹ＋端子
での電位もペンオン検出しきい値ＶＴ以下であれば、座
標検出後もペンが押され続けていたと判定することがで
き、直前に検出したＸ座標、Ｙ座標をＸＹ座標検出デー
タとする。
ＥＮ端子の電位が１／２ＶＣＣ以下であり、ＩＹ＋端子
での電位もペンオン検出しきい値ＶＴ以下であれば、座
標検出後もペンが押され続けていたと判定することがで
き、直前に検出したＸ座標、Ｙ座標をＸＹ座標検出デー
タとする。
【０１０８】一方、ペンオン一次検出、二次検出のいず
れかで、ペンオンと判定できないときには、座標検出中
にペンが離れたものと判断し、直前に検出したＸ座標と
Ｙ座標のデータを無効とする。この場合には、検出した
Ｘ座標とＹ座標は、ＸＹ座標検出データとしない。
れかで、ペンオンと判定できないときには、座標検出中
にペンが離れたものと判断し、直前に検出したＸ座標と
Ｙ座標のデータを無効とする。この場合には、検出した
Ｘ座標とＹ座標は、ＸＹ座標検出データとしない。
【０１０９】いずれの場合であっても、一度ペンオンを
検出し座標検出を実行した後は、図２のｔ８において、
再びペンオン検出を繰り返す。
検出し座標検出を実行した後は、図２のｔ８において、
再びペンオン検出を繰り返す。
【０１１０】このペンオン検出開始時刻ｔ８は、最初に
論理回路でペンオンを一次検出し、ＣＰＵ１がスリープ
モードを脱したときから、座標検出周期（ＴＳ）後であ
る１０ｍｓｅｃ後に設定される。
論理回路でペンオンを一次検出し、ＣＰＵ１がスリープ
モードを脱したときから、座標検出周期（ＴＳ）後であ
る１０ｍｓｅｃ後に設定される。
【０１１１】つまり、図２においてｔ１からｔ８までの
時間間隔を座標検出周期（ＴＳ）として、ペンが押圧さ
れている限り、座標検出周期（ＴＳ）内で一度づつＸ座
標抵抗板２とＹ座標抵抗板３に座標検出電圧ＶＣＣが印
加されるものであり、座標検出周期（ＴＳ）（１０ｍｓ
ｅｃ）からＸ座標抵抗板２とＹ座標抵抗板への座標検出
電圧ＶＣＣ印加時間ＴＸ、ＴＹ（１．０乃至１．４ｍｓ
ｅｃ）を除いた８．６乃至９．０ｍｓｅｃの休止時間Ｔ
Ｒには、いずれの抵抗板にも電流が流れない。
時間間隔を座標検出周期（ＴＳ）として、ペンが押圧さ
れている限り、座標検出周期（ＴＳ）内で一度づつＸ座
標抵抗板２とＹ座標抵抗板３に座標検出電圧ＶＣＣが印
加されるものであり、座標検出周期（ＴＳ）（１０ｍｓ
ｅｃ）からＸ座標抵抗板２とＹ座標抵抗板への座標検出
電圧ＶＣＣ印加時間ＴＸ、ＴＹ（１．０乃至１．４ｍｓ
ｅｃ）を除いた８．６乃至９．０ｍｓｅｃの休止時間Ｔ
Ｒには、いずれの抵抗板にも電流が流れない。
【０１１２】この座標検出周期（ＴＳ）は任意に設定す
ることができるが、パーソナルコンピュータ等上位処理
装置（図示せず）へデータ出力するデータ出力周期ＴＤ
と等しいかこれより短い時間間隔に設定すれば、データ
出力周期ＴＤ毎に座標検出データを出力することができ
る。
ることができるが、パーソナルコンピュータ等上位処理
装置（図示せず）へデータ出力するデータ出力周期ＴＤ
と等しいかこれより短い時間間隔に設定すれば、データ
出力周期ＴＤ毎に座標検出データを出力することができ
る。
【０１１３】本実施例では、図３に示すように、１秒あ
たり１００回のＸＹ座標検出データを上位処理装置へ出
力するものとして、データ出力周期ＴＤを１０ｍｓｅｃ
としていて、座標検出周期（ＴＳ）は、データ出力周期
ＴＤに一致している。
たり１００回のＸＹ座標検出データを上位処理装置へ出
力するものとして、データ出力周期ＴＤを１０ｍｓｅｃ
としていて、座標検出周期（ＴＳ）は、データ出力周期
ＴＤに一致している。
【０１１４】従って、データ出力周期ＴＤ毎に、その周
期内で検出したＸＹ座標検出データがＣＰＵ１の出力手
段によってパーソナルコンピュータ等上位処理装置（図
示せず）へ出力される。
期内で検出したＸＹ座標検出データがＣＰＵ１の出力手
段によってパーソナルコンピュータ等上位処理装置（図
示せず）へ出力される。
【０１１５】一方、データ出力周期ＴＤが座標検出周期
（ＴＳ）の２倍以上の長さであるときには、それぞれの
座標検出周期（ＴＳ）内において検出したＸＹ座標検出
データの内、異常値を除いて直前に得られた座標検出デ
ータがＣＰＵ１の出力手段によって出力される。
（ＴＳ）の２倍以上の長さであるときには、それぞれの
座標検出周期（ＴＳ）内において検出したＸＹ座標検出
データの内、異常値を除いて直前に得られた座標検出デ
ータがＣＰＵ１の出力手段によって出力される。
【０１１６】このデータ出力は、ペンオンを検出してＣ
ＰＵ１がスリープモードを脱してから、ペンオンを検出
しているかぎり繰り返して実行される。
ＰＵ１がスリープモードを脱してから、ペンオンを検出
しているかぎり繰り返して実行される。
【０１１７】ｔ８以降で再び、ペンオンを検出すれば、
座標検出を行うために前述のｔ１からｔ７までの処理を
繰り返す。
座標検出を行うために前述のｔ１からｔ７までの処理を
繰り返す。
【０１１８】又、所定の回数ペンオン検出を行ってもペ
ンオンを検出しない場合には、タブレット操作を中止し
たものと判断し、ｔ０からｔ１の待機状態に移行し、Ｃ
ＰＵ１は、スリープモードとなる。
ンオンを検出しない場合には、タブレット操作を中止し
たものと判断し、ｔ０からｔ１の待機状態に移行し、Ｃ
ＰＵ１は、スリープモードとなる。
【０１１９】このように、本実施例では座標検出周期
（ＴＳ）内で限られた有効なＸＹ座標を検出し、検出後
は直ちに抵抗板への座標検出電圧ＶＣＣ印加を停止す
る。
（ＴＳ）内で限られた有効なＸＹ座標を検出し、検出後
は直ちに抵抗板への座標検出電圧ＶＣＣ印加を停止す
る。
【０１２０】従って、常にＸＹ抵抗板に交互に座標検出
電圧ＶＣＣを印加している従来の抵抗感圧型タブレット
と異なり、いずれの抵抗板にも電位勾配を形成しない休
止時間ＴＲが生じ、この休止時間ＴＲにおいて消費する
電力を節約できる。
電圧ＶＣＣを印加している従来の抵抗感圧型タブレット
と異なり、いずれの抵抗板にも電位勾配を形成しない休
止時間ＴＲが生じ、この休止時間ＴＲにおいて消費する
電力を節約できる。
【０１２１】本実施例においては、座標検出周期
（ＴＳ）内での休止期間ＴＲが長いので、座標検出モー
ドの前後でペンオンを検出し、座標検出モード中にペン
の押圧が解除されたことを検出しているが、必ずしも座
標検出モードの後にペンオンを検出する必要はない。
（ＴＳ）内での休止期間ＴＲが長いので、座標検出モー
ドの前後でペンオンを検出し、座標検出モード中にペン
の押圧が解除されたことを検出しているが、必ずしも座
標検出モードの後にペンオンを検出する必要はない。
【０１２２】又、本発明の実施例においては、ペンオン
による電位がスレッショルド以下となったときに、抵抗
板が押圧されたものと一次検出した例で説明したが、ペ
ンオン検出時に非印加側の抵抗板と接地間に検出抵抗を
介在させ、検出抵抗が接続された抵抗板側の電位とスレ
ッショルドを比較し、ペンオンによる電位がスレッショ
ルド以上となったときに抵抗板が押圧されたものと一次
検出するものであってもよい。
による電位がスレッショルド以下となったときに、抵抗
板が押圧されたものと一次検出した例で説明したが、ペ
ンオン検出時に非印加側の抵抗板と接地間に検出抵抗を
介在させ、検出抵抗が接続された抵抗板側の電位とスレ
ッショルドを比較し、ペンオンによる電位がスレッショ
ルド以上となったときに抵抗板が押圧されたものと一次
検出するものであってもよい。
【０１２３】又、本発明の実施例においては、ＣＰＵ１
に論理回路を内蔵した例で説明したが、論理回路の入力
端子とスレッショルドを比較できれば、論理回路とＣＰ
Ｕ１は、別部品であってもよい。
に論理回路を内蔵した例で説明したが、論理回路の入力
端子とスレッショルドを比較できれば、論理回路とＣＰ
Ｕ１は、別部品であってもよい。
【０１２４】更に、本発明の実施例においては、ＡＤコ
ンバータでＡＤ変換した座標が８回連続して同一座標と
ならない場合にその間に算出した座標を無効としたが、
予め算出手段で実行する算出回数を一回若しくは他の回
数に設定してその内から出力手段で出力するＸＹ座標検
出データを選択してもよく、又、直前の座標と一致しな
い限り座標検出周期（ＴＳ）中、座表算出を実行しても
よい。
ンバータでＡＤ変換した座標が８回連続して同一座標と
ならない場合にその間に算出した座標を無効としたが、
予め算出手段で実行する算出回数を一回若しくは他の回
数に設定してその内から出力手段で出力するＸＹ座標検
出データを選択してもよく、又、直前の座標と一致しな
い限り座標検出周期（ＴＳ）中、座表算出を実行しても
よい。
【０１２５】このように、連続して同一座標となるまで
座標算出を繰り返す時間、若しくは、同一座標とならな
い場合に、予め定めた上限回数まで座標算出を繰り返し
た時間が、座標を算出するために必要な期間となる。
座標算出を繰り返す時間、若しくは、同一座標とならな
い場合に、予め定めた上限回数まで座標算出を繰り返し
た時間が、座標を算出するために必要な期間となる。
【０１２６】
【０１２７】請求項１の発明によれば、待機状態におい
て、論理回路で抵抗板が押圧されたものと一次検出した
後、Ａ／Ｄコンバータを起動させ、Ａ／Ｄコンバータの
入力端子での電位をペンオン検出しきい値と比較させる
ので、ペンオンを一次検出するまでは、Ａ／Ｄコンバー
タが休止し、Ａ／Ｄコンバータで電力を消費しない。
て、論理回路で抵抗板が押圧されたものと一次検出した
後、Ａ／Ｄコンバータを起動させ、Ａ／Ｄコンバータの
入力端子での電位をペンオン検出しきい値と比較させる
ので、ペンオンを一次検出するまでは、Ａ／Ｄコンバー
タが休止し、Ａ／Ｄコンバータで電力を消費しない。
【０１２８】また、Ａ／Ｄコンバータでペンオンを二次
検出するので、座標検出モードに移行したときには、ペ
ンオンによる接触抵抗ｒが充分小さく、座標検出が接触
抵抗ｒの影響を受けない。
検出するので、座標検出モードに移行したときには、ペ
ンオンによる接触抵抗ｒが充分小さく、座標検出が接触
抵抗ｒの影響を受けない。
【０１２９】請求項２の発明によれば、請求項１の発明
の論理回路をＣＰＵをスリープモードから起動させる検
出回路と兼ねたので、別にＣＰＵのスリープモードを解
除させる検出回路を設ける必要がない。
の論理回路をＣＰＵをスリープモードから起動させる検
出回路と兼ねたので、別にＣＰＵのスリープモードを解
除させる検出回路を設ける必要がない。
【０１３０】また、待機状態では、ペンオン検出モード
設定手段と論理回路を除き、ＣＰＵの他の全ての回路も
休止するので、更に電力消費を節約できる。
設定手段と論理回路を除き、ＣＰＵの他の全ての回路も
休止するので、更に電力消費を節約できる。
【０１３１】請求項３の発明によれば、座標検出モード
に移行したときには、座標検出において接触抵抗の影響
を受けないので、データ出力の周期内で、限られた数の
座標算出を実行すれば有効な座標を検出できる。
に移行したときには、座標検出において接触抵抗の影響
を受けないので、データ出力の周期内で、限られた数の
座標算出を実行すれば有効な座標を検出できる。
【０１３２】従って、データ出力の周期内で、座標算出
を所定回数実行し、ＸＹ双方の座標を検出した後の残り
の時間は、いずれの抵抗板にも電位勾配を形成せず、休
止時間ＴＲには抵抗板に電流が流れないので、消費電力
を節約できる。
を所定回数実行し、ＸＹ双方の座標を検出した後の残り
の時間は、いずれの抵抗板にも電位勾配を形成せず、休
止時間ＴＲには抵抗板に電流が流れないので、消費電力
を節約できる。
【０１３３】請求項４の発明においては、押圧点の双方
の座標を検出した後から、座標検出 周期（Ｔ Ｓ ）の残り
の休止時間Ｔ Ｒ 中は、いずれの抵抗板にも座標検出電圧
を印加しないので、抵抗板で電力を消費せず、消費電力
を低下させることができる。
の座標を検出した後から、座標検出 周期（Ｔ Ｓ ）の残り
の休止時間Ｔ Ｒ 中は、いずれの抵抗板にも座標検出電圧
を印加しないので、抵抗板で電力を消費せず、消費電力
を低下させることができる。
【０１３４】
【図１】図１は、本発明による抵抗感圧型タブレットの
回路図である。
回路図である。
【図２】図２は、本発明による抵抗感圧型タブレットの
波形図である。
波形図である。
【図３】図３は、抵抗板２、３に座標検出電圧ＶＣＣを
ータ出力のタイミング及び印加時間とＡＤ変換のタイミ
ングを表すタイムチャートである。
ータ出力のタイミング及び印加時間とＡＤ変換のタイミ
ングを表すタイムチャートである。
【図４】図４は、ペンオン検出モードを示す回路図であ
る。
る。
【図５】図５は、Ｘ座標を検出する座標検出モードを示
す回路図である。
す回路図である。
【図６】図６は、Ｙ座標を検出する座標検出モードを示
す回路図である。
す回路図である。
【図７】図７は、従来の抵抗感圧型タブレットを示す回
路図である。
路図である。
【図８】図８は、従来の抵抗感圧型タブレットにおいて
抵抗板に座標検出電圧ＶＣＣを印加する時間とペンオン
検出、データ出力のタイミングを表すタイムチャートで
ある。
抵抗板に座標検出電圧ＶＣＣを印加する時間とペンオン
検出、データ出力のタイミングを表すタイムチャートで
ある。
【図９】図９は、ペンオンにより電圧が変化する押圧点
Ｐでの電圧ＶＰとペンオン検出しきい値ＶＴ及びスレッ
ショルドＶＴＲとの関係を示す波形図である。
Ｐでの電圧ＶＰとペンオン検出しきい値ＶＴ及びスレッ
ショルドＶＴＲとの関係を示す波形図である。
１ ＣＰＵ ２ Ｘ座標抵抗板 ３ Ｙ座標抵抗板 ＶＴ ペンオン検出しきい値 Ｒ１、Ｒ２ 抵抗 Ｔ 中間タップ ＩＸ＋、ＩＹ＋ Ａ／Ｄコンバータの入力端子 ＰＥＮ 論理回路の入力端子 ＶＴＲ スレッショルド ＶＰ 押圧点での電位 ＴＤ データ出力の周期 ＴＳ 座標検出周期
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−64697（ＪＰ，Ａ) 特開 平６−324787（ＪＰ，Ａ) 特開 昭62−290921（ＪＰ，Ａ) 実開 平６−86130（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/03 - 3/033
Claims (4)
- 【請求項１】 僅かな絶縁空隙をもって重合した一組の
Ｘ座標抵抗板（２）とＹ座標抵抗板（３）と、 いずれか一方の抵抗板の電極に入力端子が接続されたＡ
／Ｄコンバータと、 待機状態において、一方の抵抗板をペンオン検出電圧レ
ベルとすると共に、他方の抵抗板をグランドレベルとす
るペンオン検出モード設定手段と、 Ａ／Ｄコンバータの入力端子での電位が、ペンオン検出
しきい値（ＶＴ）を越えたときに、抵抗板が押圧された
と判定し待機状態を脱して、座標検出モードに移行する
ペンオン検出手段とを備えた抵抗感圧型タブレットにお
いて、 ペンオン検出手段は、更に、前記Ａ／Ｄコンバータの入
力端子が接続された電極の電圧をスレッショルド（Ｖ
ＴＲ）と比較する論理回路を備え、 ペンオンにより変化した電圧が、論理回路のスレッショ
ルド（ＶＴＲ）を越えたときに抵抗板が押圧されたもの
と一次検出し、 Ａ／Ｄコンバータを起動させて、Ａ／Ｄコンバータの入
力端子での電位をペンオン検出しきい値（ＶＴ）と比較
させたことを特徴とする抵抗感圧型タブレット。 - 【請求項２】 Ａ／Ｄコンバータ、ペンオン検出モード
設定手段、ペンオン検出手段及び論理回路が１チップの
ＣＰＵ（１）に備えられ、 待機状態においては、ペンオン検出モード設定手段と論
理回路を除き、ＣＰＵ（１）の他の全ての回路を休止す
るスリープモードとし、 ペンオンにより変化した電圧が論理回路のスレッショル
ド（ＶＴＲ）を越えたときに、前記スリープモードを脱
して、ＣＰＵ（１）の全ての回路を起動させたことを特
徴とする請求項１記載の抵抗感圧型タブレット。 - 【請求項３】 座標検出モードにおいて、抵抗感圧型タ
ブレットは更に、 いずれか一方の抵抗板の電圧印加側電極に座標検出電圧
を印加すると共に、該抵抗板の他方の接地電極を接地し
てその表面に電位勾配を形成する検出電圧印加手段と、 電位勾配の形成された抵抗板の押圧点Ｐでの電位
（ＶＰ）を、他方の抵抗板の電極に入力端子が接続され
たＡＤコンバータより入力し、該他方の抵抗板を介して
ＡＤコンバータより入力した押圧点での電位から押圧点
の座標を算出する算出手段と、 押圧点の一方の座標を算出した後、検出電圧印加手段で
電位勾配を形成する抵抗板と、Ａ／Ｄコンバータの入力
端子が接続する抵抗板をそれぞれ他の抵抗板に切り替え
る切り替え手段と、 前記算出手段で算出したＸＹ双方の座標をＸＹ座標検出
データとして一定周期（ＴＤ）毎にデータ出力する出力
手段とを備え、 検出電圧印加手段は、各データ出力の周期（ＴＤ）内で
ＸＹ双方の座標を算出するために必要な期間のみに、対
応する抵抗板に座標検出電圧を印加し電位勾配を形成し
たことを特徴とする請求項１又は２記載の抵抗感圧型タ
ブレット。 - 【請求項４】 検出電圧印加手段は、データ出力の周期
（Ｔ Ｄ ）に等しいかこれより短い間隔に設定した座標検
出周期（Ｔ Ｓ ）内において、一方の抵抗板への座標検出
電圧印加を開始して一方の抵抗板に電位勾配を形成し、
算出手段で一方の座標を算出した後、切り替え手段によ
り他方の抵抗板に座標検出電圧を印加して他方の抵抗板
に電位勾配を形成し、押圧点の双方の座標を算出した後
は、該座標検出周期（Ｔ Ｓ ）内でいずれの抵抗板にも座
標検出電圧を印加しないことを特徴とする請求項３記載
の抵抗感圧型タブレット。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8346595A JP3305535B2 (ja) | 1995-03-16 | 1995-03-16 | 抵抗感圧型タブレット |
| TW084106699A TW276318B (en) | 1995-03-16 | 1995-06-29 | Resistor pressure-detective graphic input device |
| US08/597,216 US5854451A (en) | 1995-03-16 | 1996-02-06 | Pressure sensitive resistor cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8346595A JP3305535B2 (ja) | 1995-03-16 | 1995-03-16 | 抵抗感圧型タブレット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255050A JPH08255050A (ja) | 1996-10-01 |
| JP3305535B2 true JP3305535B2 (ja) | 2002-07-22 |
Family
ID=13803225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8346595A Expired - Lifetime JP3305535B2 (ja) | 1995-03-16 | 1995-03-16 | 抵抗感圧型タブレット |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5854451A (ja) |
| JP (1) | JP3305535B2 (ja) |
| TW (1) | TW276318B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275685B1 (ko) * | 1997-04-11 | 2000-12-15 | 윤종용 | 펜과 터치패널을 이용한 휴대용 정보 단말기의 시동장치 및 시동방법 |
| JP3221368B2 (ja) * | 1997-09-17 | 2001-10-22 | 日本電気株式会社 | 抵抗膜方式タブレット及びその制御方法並びにその方法を実現するためのプログラムを記録した記録媒体 |
| JP4154058B2 (ja) * | 1998-04-20 | 2008-09-24 | 富士通コンポーネント株式会社 | 座標検出装置 |
| KR100658521B1 (ko) * | 1999-05-03 | 2006-12-15 | 엘지.필립스 엘시디 주식회사 | 터치패널 구동장치 |
| DE60140987D1 (de) * | 2000-08-04 | 2010-02-25 | Gunze Kk | Vorrichtung für berührungsempfindliche Bildschirme |
| US6621486B2 (en) * | 2001-01-23 | 2003-09-16 | Mobigence, Inc. | Expanded touch panel display |
| KR100847813B1 (ko) * | 2001-12-27 | 2008-07-23 | 엘지디스플레이 주식회사 | 터치패널 구동장치 및 방법 |
| JP2009176114A (ja) * | 2008-01-25 | 2009-08-06 | Mitsubishi Electric Corp | タッチパネル装置及びユーザインタフェース装置 |
| US8310464B2 (en) * | 2008-10-16 | 2012-11-13 | Texas Instruments Incorporated | Simultaneous multiple location touch systems |
| TWI412987B (zh) * | 2008-11-28 | 2013-10-21 | Htc Corp | 可攜式電子裝置及利用觸控屏幕將其由睡眠模式中喚醒之方法 |
| JP5498026B2 (ja) * | 2009-01-30 | 2014-05-21 | アルパイン株式会社 | タッチパネル装置 |
| JP5642500B2 (ja) | 2010-07-22 | 2014-12-17 | 富士通コンポーネント株式会社 | タッチパネルにおける位置検出方法、タッチパネル、タッチパネルの初期化方法 |
| US8876321B2 (en) | 2011-12-09 | 2014-11-04 | Willis Electric Co., Ltd. | Modular lighted artificial tree |
| US9044056B2 (en) | 2012-05-08 | 2015-06-02 | Willis Electric Co., Ltd. | Modular tree with electrical connector |
| US10206530B2 (en) | 2012-05-08 | 2019-02-19 | Willis Electric Co., Ltd. | Modular tree with locking trunk |
| US9439528B2 (en) | 2013-03-13 | 2016-09-13 | Willis Electric Co., Ltd. | Modular tree with locking trunk and locking electrical connectors |
| JP6342141B2 (ja) * | 2013-11-15 | 2018-06-13 | 富士通コンポーネント株式会社 | タッチパネル装置及びタッチパネル装置の制御方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4821029A (en) * | 1984-04-26 | 1989-04-11 | Microtouch Systems, Inc. | Touch screen computer-operated video display process and apparatus |
| CA2082136C (en) * | 1991-11-08 | 1998-01-06 | Hiroshi Tsujioka | Coordinates input device |
| JP3190407B2 (ja) * | 1992-02-27 | 2001-07-23 | グンゼ株式会社 | タッチパネル装置 |
| US5313051A (en) * | 1992-04-06 | 1994-05-17 | International Business Machines Corp. | Paperless parcel tracking system |
| US5451724A (en) * | 1992-08-05 | 1995-09-19 | Fujitsu Limited | Touch panel for detecting a coordinate of an arbitrary position where pressure is applied |
| JP3201873B2 (ja) * | 1993-04-23 | 2001-08-27 | エスエムケイ株式会社 | 抵抗感圧型タブレットの座標検出方法およびその装置 |
| JP3201874B2 (ja) * | 1993-04-23 | 2001-08-27 | エスエムケイ株式会社 | 抵抗感圧型タブレットの座標検出方法およびその装置 |
-
1995
- 1995-03-16 JP JP8346595A patent/JP3305535B2/ja not_active Expired - Lifetime
- 1995-06-29 TW TW084106699A patent/TW276318B/zh not_active IP Right Cessation
-
1996
- 1996-02-06 US US08/597,216 patent/US5854451A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08255050A (ja) | 1996-10-01 |
| US5854451A (en) | 1998-12-29 |
| TW276318B (en) | 1996-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305535B2 (ja) | 抵抗感圧型タブレット | |
| KR102151921B1 (ko) | 전자 디바이스의 슬립 상태 동안의 저전력 터치 감지 | |
| US20200326813A1 (en) | Multi-touch auto scanning | |
| EP3108345B1 (en) | Dynamic switching of power modes for touch screens using force touch | |
| US9870041B2 (en) | Integrated multi-touch surface having varying sensor granularity | |
| US8004500B2 (en) | Switched capacitor projection scan multi-touch sensor array | |
| US8542215B2 (en) | Mutual capacitance measurement in a multi-touch input device | |
| KR101105279B1 (ko) | 터치 센서 ｉｃ | |
| US10969857B2 (en) | Touch sensor mode transitioning | |
| KR20110087015A (ko) | 터치 센서 ｉｃ | |
| JPH08234892A (ja) | 抵抗感圧型タブレット及び抵抗感圧型タブレットのペンオン検出しきい値設定方法 | |
| EP1411420B1 (en) | Method for detecting touch-point coordinate for use in a resistive touch panel | |
| TWI738421B (zh) | 觸控感測裝置及用於驅動觸控感測裝置的驅動方法 | |
| JP2000099255A (ja) | 座標検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140510 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |