JPH08234234A - 薄膜トランジスタマトリクス基板と液晶表示装置およびその製造方法 - Google Patents
薄膜トランジスタマトリクス基板と液晶表示装置およびその製造方法Info
- Publication number
- JPH08234234A JPH08234234A JP3486595A JP3486595A JPH08234234A JP H08234234 A JPH08234234 A JP H08234234A JP 3486595 A JP3486595 A JP 3486595A JP 3486595 A JP3486595 A JP 3486595A JP H08234234 A JPH08234234 A JP H08234234A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film transistor
- thin film
- substrate
- bus lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 薄膜トランジスタマトリクス基板とその製造
方法に関し、ドレインバスラインと島状の補助容量電極
の短絡による欠陥を減少させ、製造歩留りを向上する手
段を提供する。 【構成】 透明基板１の上に、ドレインバスライン７0
とゲートバスライン２2と、これらのバスラインの交差
部分に設けられた薄膜トランジスタと、この薄膜トラン
ジスタのソース電極７1 に接続された画素電極１０を具
える薄膜トランジスタマトリクス基板を製造する際、シ
リサイド層からなる補助容量電極４3 ，８の上に酸素を
透過させず酸素を含まない絶縁層９を形成し、この絶縁
層９の上にコンタクトホールを介してＩＴＯ等の透明導
電体被膜からなる画素電極１０を形成する。シリサイド
層と絶縁被膜の間に、シリサイド層よりもエッチングレ
ートが低いコンタクト用Ｃｒ層７3 を形成し、これをエ
ッチングストッパーとしてコンタクトホールを形成す
る。
方法に関し、ドレインバスラインと島状の補助容量電極
の短絡による欠陥を減少させ、製造歩留りを向上する手
段を提供する。 【構成】 透明基板１の上に、ドレインバスライン７0
とゲートバスライン２2と、これらのバスラインの交差
部分に設けられた薄膜トランジスタと、この薄膜トラン
ジスタのソース電極７1 に接続された画素電極１０を具
える薄膜トランジスタマトリクス基板を製造する際、シ
リサイド層からなる補助容量電極４3 ，８の上に酸素を
透過させず酸素を含まない絶縁層９を形成し、この絶縁
層９の上にコンタクトホールを介してＩＴＯ等の透明導
電体被膜からなる画素電極１０を形成する。シリサイド
層と絶縁被膜の間に、シリサイド層よりもエッチングレ
ートが低いコンタクト用Ｃｒ層７3 を形成し、これをエ
ッチングストッパーとしてコンタクトホールを形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置等に用い
る薄膜トランジスタマトリクス基板とその製造方法に関
する。近年、液晶表示装置はコンピュータ端末機器、ワ
ードプロセッサー、オーディオビジュアル（ＡＶ）機
器、ゲーム機等に広く用いられており、より高画質の表
示を実現するため、薄膜トランジスタ（ＴＦＴ）基板に
よって液晶に電圧を印加するアクティブマトリクス型の
液晶表示装置が用いられている。
る薄膜トランジスタマトリクス基板とその製造方法に関
する。近年、液晶表示装置はコンピュータ端末機器、ワ
ードプロセッサー、オーディオビジュアル（ＡＶ）機
器、ゲーム機等に広く用いられており、より高画質の表
示を実現するため、薄膜トランジスタ（ＴＦＴ）基板に
よって液晶に電圧を印加するアクティブマトリクス型の
液晶表示装置が用いられている。
【０００２】
【従来の技術】図６〜図１１は、従来の液晶表示装置用
ＦＥＴ基板の製造工程説明図であり、（Ａ）〜（Ｏ）は
各工程を示している。この図において、１１はガラス基
板、１２1 はゲート電極、１２2 はゲートバスライン、
１２3 は補助容量電極用配線、１３はゲート絶縁層、１
４は動作半導体層、１４0 はｎ+ 型層、１４1 はソース
領域、１４2 はドレイン領域、１４3はシリサイド層、
１５はチャネル保護層、１６はレジスト層、１７はリン
イオン、１８はＣｒ層、１８0 はドレインバスライン、
１８1 はソース電極、１８2 はドレイン電極、１８3 は
補助容量電極、１９は絶縁層、１９1 はソース電極用コ
ンタクトホール、１９3 は補助容量電極用コンタクトホ
ール、２０は画素電極である。この製造工程説明図によ
って従来の液晶表示装置の製造方法を説明する。
ＦＥＴ基板の製造工程説明図であり、（Ａ）〜（Ｏ）は
各工程を示している。この図において、１１はガラス基
板、１２1 はゲート電極、１２2 はゲートバスライン、
１２3 は補助容量電極用配線、１３はゲート絶縁層、１
４は動作半導体層、１４0 はｎ+ 型層、１４1 はソース
領域、１４2 はドレイン領域、１４3はシリサイド層、
１５はチャネル保護層、１６はレジスト層、１７はリン
イオン、１８はＣｒ層、１８0 はドレインバスライン、
１８1 はソース電極、１８2 はドレイン電極、１８3 は
補助容量電極、１９は絶縁層、１９1 はソース電極用コ
ンタクトホール、１９3 は補助容量電極用コンタクトホ
ール、２０は画素電極である。この製造工程説明図によ
って従来の液晶表示装置の製造方法を説明する。
【０００３】第１工程（図６（Ａ）の平面図、（Ｂ）の
断面図を参照） ガラス基板１１の上に、Ｃｒ層を形成し、パターニング
してゲート電極１２1とゲートバスライン１２2 と補助
容量（Ｃｓ）電極用配線１２3 を形成する。その上にＰ
−ＣＶＤ装置を用いて、厚さ４００ｎｍのＳｉＮ層から
なるゲート絶縁層１３をモノシランガスとアンモニアガ
スの混合ガスを用いて形成し、その上に厚さ１５〜５０
ｎｍのａ−Ｓｉ層からなる動作半導体層１４をモノシラ
ンと水素ガスを用いて形成する。さらにその上に、厚さ
２００ｎｍのＳｉＮ層からなるチャネル保護層１５を、
モノシランガスとアンモニアガスの混合ガスを用いて形
成する。
断面図を参照） ガラス基板１１の上に、Ｃｒ層を形成し、パターニング
してゲート電極１２1とゲートバスライン１２2 と補助
容量（Ｃｓ）電極用配線１２3 を形成する。その上にＰ
−ＣＶＤ装置を用いて、厚さ４００ｎｍのＳｉＮ層から
なるゲート絶縁層１３をモノシランガスとアンモニアガ
スの混合ガスを用いて形成し、その上に厚さ１５〜５０
ｎｍのａ−Ｓｉ層からなる動作半導体層１４をモノシラ
ンと水素ガスを用いて形成する。さらにその上に、厚さ
２００ｎｍのＳｉＮ層からなるチャネル保護層１５を、
モノシランガスとアンモニアガスの混合ガスを用いて形
成する。
【０００４】第２工程（図６（Ｃ）の平面図、図７
（Ｄ），（Ｅ），（Ｆ），（Ｇ）の断面図参照） チャネル保護層１５の上にポジ型フォトレジストを塗布
した後、ガラス基板１１の裏面（図の下側）から紫外線
を照射し、ガラス基板１１の表面（図の上側）からゲー
トバスライン１２2 と補助容量電極用配線１２3 に紫外
線を照射し、現像することによってゲート電極１２1 の
上のみにレジスト層１６を形成する。
（Ｄ），（Ｅ），（Ｆ），（Ｇ）の断面図参照） チャネル保護層１５の上にポジ型フォトレジストを塗布
した後、ガラス基板１１の裏面（図の下側）から紫外線
を照射し、ガラス基板１１の表面（図の上側）からゲー
トバスライン１２2 と補助容量電極用配線１２3 に紫外
線を照射し、現像することによってゲート電極１２1 の
上のみにレジスト層１６を形成する。
【０００５】次いで、緩衝フッ酸水溶液（ＢＨＦ）によ
ってレジスト層１６で覆われていない部分のＳｉＮ層か
らなるチャネル保護層１５をエッチングして除去し、レ
ジスト層１６を剥離する。次いで、イオンドーピング装
置を用いてチャネル保護層１５をマスクにして露出して
いるａ−Ｓｉ層からなる動作半導体層１４にリン（Ｐ）
イオン１７を注入してｎ+ 型化してｎ+ 型層１４0 を形
成する。次いで、厚さ２００ｎｍのＣｒ層１８をスパッ
タリングによって形成する。
ってレジスト層１６で覆われていない部分のＳｉＮ層か
らなるチャネル保護層１５をエッチングして除去し、レ
ジスト層１６を剥離する。次いで、イオンドーピング装
置を用いてチャネル保護層１５をマスクにして露出して
いるａ−Ｓｉ層からなる動作半導体層１４にリン（Ｐ）
イオン１７を注入してｎ+ 型化してｎ+ 型層１４0 を形
成する。次いで、厚さ２００ｎｍのＣｒ層１８をスパッ
タリングによって形成する。
【０００６】第３工程（図８（Ｈ）の平面図、（Ｉ）の
断面図を参照） 全面にフォトレジストを塗布し、選択的に露光し、現像
することによって、ソース電極１８1 、ドレイン電極１
８2 、ドレインバスライン１８0 、補助容量電極１８3
用のレジストパターンを形成し、このレジストパターン
をマスクにし、硝酸セリウム第２アンモンを主成分とす
る水溶液によってＣｒ層１８をウェットエッチングし、
続いて、ＲＩＥによってを塩素ガスによりドライエッチ
ングし素子を分離する。この状態では、ソース電極１８
1 とドレイン電極１８2 は分離されておらず、補助容量
電極用配線１２3 の上に補助容量電極１８3 が形成され
ている。
断面図を参照） 全面にフォトレジストを塗布し、選択的に露光し、現像
することによって、ソース電極１８1 、ドレイン電極１
８2 、ドレインバスライン１８0 、補助容量電極１８3
用のレジストパターンを形成し、このレジストパターン
をマスクにし、硝酸セリウム第２アンモンを主成分とす
る水溶液によってＣｒ層１８をウェットエッチングし、
続いて、ＲＩＥによってを塩素ガスによりドライエッチ
ングし素子を分離する。この状態では、ソース電極１８
1 とドレイン電極１８2 は分離されておらず、補助容量
電極用配線１２3 の上に補助容量電極１８3 が形成され
ている。
【０００７】第４工程（図９（Ｊ）の平面図、（Ｋ）の
断面図を参照） チャネル保護層１５の上のＣｒ層１８を除去するため
に、チャネル保護層１５の上と、ソース領域１４1 とド
レイン領域１４2 の一部に開口を有するレジストパター
ンを形成し、これをレジストマスクにして、硝酸セリウ
ム第２アンモンを主成分とする水溶液によってＣｒ層１
８をエッチングして、ソース電極１８1 とドレイン電極
１８2 を分離する。
断面図を参照） チャネル保護層１５の上のＣｒ層１８を除去するため
に、チャネル保護層１５の上と、ソース領域１４1 とド
レイン領域１４2 の一部に開口を有するレジストパター
ンを形成し、これをレジストマスクにして、硝酸セリウ
ム第２アンモンを主成分とする水溶液によってＣｒ層１
８をエッチングして、ソース電極１８1 とドレイン電極
１８2 を分離する。
【０００８】このエッチングによってソース領域１４1
とドレイン領域１４2 の一部のＣｒ層１８もエッチング
されるが、Ｃｒ層１８の下には、ａ−Ｓｉ層からなる動
作半導体層１４とＣｒ層１８が、リンイオン１７を注入
する工程で反応してシリサイド層１４3 を形成している
ため、チャネル領域となる動作半導体層１４が損傷を受
けることがない。
とドレイン領域１４2 の一部のＣｒ層１８もエッチング
されるが、Ｃｒ層１８の下には、ａ−Ｓｉ層からなる動
作半導体層１４とＣｒ層１８が、リンイオン１７を注入
する工程で反応してシリサイド層１４3 を形成している
ため、チャネル領域となる動作半導体層１４が損傷を受
けることがない。
【０００９】第５工程（図１０（Ｌ）の平面図、（Ｍ）
の断面図を参照） Ｐ−ＣＶＤ装置を用いて、全面に厚さ３００ｎｍのＳｉ
Ｎからなる絶縁層１９を形成し、この絶縁層１９を、フ
ッ素のガスを用いたＲＩＥによって選択的にドライエッ
チングすることによって、ソース電極用コンタクトホー
ル１９1 、補助容量電極用コンタクトホール１９3 とド
レインバスラインのＴＦＴ基板の周辺部にドレイン端子
用コンタクトホール（図示されていない）を形成する。
の断面図を参照） Ｐ−ＣＶＤ装置を用いて、全面に厚さ３００ｎｍのＳｉ
Ｎからなる絶縁層１９を形成し、この絶縁層１９を、フ
ッ素のガスを用いたＲＩＥによって選択的にドライエッ
チングすることによって、ソース電極用コンタクトホー
ル１９1 、補助容量電極用コンタクトホール１９3 とド
レインバスラインのＴＦＴ基板の周辺部にドレイン端子
用コンタクトホール（図示されていない）を形成する。
【００１０】第６工程（図１１（Ｎ）の平面図、（Ｏ）
の断面図を参照） 全面に厚さ８０ｎｍのＩＴＯからなる透明導電体層をス
パッタリングによって形成し、その上に画素電極２０の
形状を有するレジストパターンを形成した後、このレジ
ストパターンで覆われていない部分のＩＴＯからなる透
明導電体層を塩素系の水溶液によってウェットエッチン
グして画素電極２０を形成し、ＴＦＴ基板を完成する。
の断面図を参照） 全面に厚さ８０ｎｍのＩＴＯからなる透明導電体層をス
パッタリングによって形成し、その上に画素電極２０の
形状を有するレジストパターンを形成した後、このレジ
ストパターンで覆われていない部分のＩＴＯからなる透
明導電体層を塩素系の水溶液によってウェットエッチン
グして画素電極２０を形成し、ＴＦＴ基板を完成する。
【００１１】
【発明が解決しようとする課題】このような従来の工程
によってＴＦＴ基板を形成する場合、補助容量電極１８
3 を、ソース電極１８1 、ドレイン電極１８2 、ドレイ
ンバスライン１８0 を形成するためのＣｒ層１８を補助
容量電極用配線１２3 の上に残すことによって形成され
ている。この方法によると、ゲート絶縁層が、素子分離
のためのＲＩＥ工程においてオーバーエッチングによっ
て膜減りしないため絶縁層の厚さむらによる容量のばら
つきが生じないという利点があるが、島状Ｃｒ層の補助
容量電極１８3 がドレイン電極の層と同じ層であるた
め、何らかの原因によりドレインバスライン１８0と補
助容量電極１８3 が短絡するという問題があった。
によってＴＦＴ基板を形成する場合、補助容量電極１８
3 を、ソース電極１８1 、ドレイン電極１８2 、ドレイ
ンバスライン１８0 を形成するためのＣｒ層１８を補助
容量電極用配線１２3 の上に残すことによって形成され
ている。この方法によると、ゲート絶縁層が、素子分離
のためのＲＩＥ工程においてオーバーエッチングによっ
て膜減りしないため絶縁層の厚さむらによる容量のばら
つきが生じないという利点があるが、島状Ｃｒ層の補助
容量電極１８3 がドレイン電極の層と同じ層であるた
め、何らかの原因によりドレインバスライン１８0と補
助容量電極１８3 が短絡するという問題があった。
【００１２】本発明は、ドレインバスラインと島状の補
助容量電極の短絡による欠陥を減少させ、製造歩留りを
向上することができる液晶表示装置用ＴＦＴマトリクス
とその製造方法を提供することを目的とする。
助容量電極の短絡による欠陥を減少させ、製造歩留りを
向上することができる液晶表示装置用ＴＦＴマトリクス
とその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明にかかる、透明絶
縁性基板上に、少なくとも、マトリクス状に配置された
複数のドレインバスラインと複数のゲートバスライン
と、該バスラインの交差部毎に設けた薄膜トランジスタ
と、該薄膜トランジスタのソース電極に接続された画素
電極を具える薄膜トランジスタマトリクス基板において
は、補助容量電極がシリサイド層によって形成され、該
シリサイド層が酸素ガスを透過させず酸素ガスを含まな
い絶縁被膜によって被覆され、該絶縁被膜の上にコンタ
クトホールを介して該シリサイド層に電気的に接続され
たＩＴＯ等の透明導電体被膜からなる画素電極が形成さ
れている構成を採用した。
縁性基板上に、少なくとも、マトリクス状に配置された
複数のドレインバスラインと複数のゲートバスライン
と、該バスラインの交差部毎に設けた薄膜トランジスタ
と、該薄膜トランジスタのソース電極に接続された画素
電極を具える薄膜トランジスタマトリクス基板において
は、補助容量電極がシリサイド層によって形成され、該
シリサイド層が酸素ガスを透過させず酸素ガスを含まな
い絶縁被膜によって被覆され、該絶縁被膜の上にコンタ
クトホールを介して該シリサイド層に電気的に接続され
たＩＴＯ等の透明導電体被膜からなる画素電極が形成さ
れている構成を採用した。
【００１４】また本発明にかかる他の、透明絶縁性基板
上に、少なくとも、マトリクス状に配置された複数のド
レインバスラインと複数のゲートバスラインと、該バス
ラインの交差部毎に設けた薄膜トランジスタと、該薄膜
トランジスタのソース電極に接続された画素電極を具え
る薄膜トランジスタマトリクス基板においては、シリサ
イド層からなる補助容量電極の上の一部にＣｒ層等の該
シリサイド層よりもエッチングレートが低い材料層が形
成され、該エッチングレートが低い材料層の上にＳｉＮ
等の絶縁層が形成され、該絶縁層の上に該絶縁層に形成
されたコンタクトホールを介してＩＴＯ等の透明導電体
被膜からなる画素電極が形成されている構成を採用し
た。
上に、少なくとも、マトリクス状に配置された複数のド
レインバスラインと複数のゲートバスラインと、該バス
ラインの交差部毎に設けた薄膜トランジスタと、該薄膜
トランジスタのソース電極に接続された画素電極を具え
る薄膜トランジスタマトリクス基板においては、シリサ
イド層からなる補助容量電極の上の一部にＣｒ層等の該
シリサイド層よりもエッチングレートが低い材料層が形
成され、該エッチングレートが低い材料層の上にＳｉＮ
等の絶縁層が形成され、該絶縁層の上に該絶縁層に形成
されたコンタクトホールを介してＩＴＯ等の透明導電体
被膜からなる画素電極が形成されている構成を採用し
た。
【００１５】また、本発明にかかる、透明絶縁性基板上
に、少なくとも、マトリクス状に配置された複数のドレ
インバスラインと複数のゲートバスラインと、該バスラ
インの交差部毎に設けた薄膜トランジスタと、該薄膜ト
ランジスタのソース電極に接続された画素電極を具える
薄膜トランジスタマトリクス基板の製造方法において
は、補助容量電極をシリサイド層によって形成し、該シ
リサイド層の上に酸素を透過させず酸素を含まない絶縁
被膜を形成し、該酸素を透過させず酸素を含まない絶縁
被膜に該シリサイド層に達するコンタクトホールを形成
し、その上にＩＴＯ等の透明導電体被膜からなる画素電
極を形成する工程を採用した。
に、少なくとも、マトリクス状に配置された複数のドレ
インバスラインと複数のゲートバスラインと、該バスラ
インの交差部毎に設けた薄膜トランジスタと、該薄膜ト
ランジスタのソース電極に接続された画素電極を具える
薄膜トランジスタマトリクス基板の製造方法において
は、補助容量電極をシリサイド層によって形成し、該シ
リサイド層の上に酸素を透過させず酸素を含まない絶縁
被膜を形成し、該酸素を透過させず酸素を含まない絶縁
被膜に該シリサイド層に達するコンタクトホールを形成
し、その上にＩＴＯ等の透明導電体被膜からなる画素電
極を形成する工程を採用した。
【００１６】また、本発明にかかる他の、透明絶縁性基
板上に、少なくとも、マトリクス状に配置された複数の
ドレインバスラインと複数のゲートバスラインと、該バ
スラインの交差部毎に設けた薄膜トランジスタと、該薄
膜トランジスタのソース電極に接続された画素電極を具
える薄膜トランジスタマトリクス基板の製造方法におい
ては、シリサイド層からなる補助容量電極の上の一部に
Ｃｒ層等の該シリサイド層よりもエッチングレートが低
い材料層を形成し、該エッチングレートが低い材料層の
上にＳｉＮ等の絶縁層を形成し、該エッチングレートが
低い材料層をエッチングストッパーとして該絶縁層にコ
ンタクトホールを形成し、その上に該コンタクトホール
を介してＩＴＯ等の透明導電体被膜からなる画素電極を
形成する工程を採用した。
板上に、少なくとも、マトリクス状に配置された複数の
ドレインバスラインと複数のゲートバスラインと、該バ
スラインの交差部毎に設けた薄膜トランジスタと、該薄
膜トランジスタのソース電極に接続された画素電極を具
える薄膜トランジスタマトリクス基板の製造方法におい
ては、シリサイド層からなる補助容量電極の上の一部に
Ｃｒ層等の該シリサイド層よりもエッチングレートが低
い材料層を形成し、該エッチングレートが低い材料層の
上にＳｉＮ等の絶縁層を形成し、該エッチングレートが
低い材料層をエッチングストッパーとして該絶縁層にコ
ンタクトホールを形成し、その上に該コンタクトホール
を介してＩＴＯ等の透明導電体被膜からなる画素電極を
形成する工程を採用した。
【００１７】また、本発明にかかる液晶表示装置におい
ては、透明絶縁性基板上に、少なくとも、マトリクス状
に配置された複数のドレインバスラインと複数のゲート
バスラインと、該バスラインの交差部毎に設けた薄膜ト
ランジスタと、該薄膜トランジスタのソース電極に接続
された画素電極を具え、補助容量電極がシリサイド層に
よって形成され、該シリサイド層が酸素ガスを透過させ
ず酸素ガスを含まない絶縁被膜によって被覆され、該絶
縁被膜の上にコンタクトホールを介して該シリサイド層
に電気的に接続されたＩＴＯ等の透明導電体被膜からな
る画素電極が形成されている薄膜トランジスタマトリク
ス基板と、透明絶縁性基板に少なくとも透明電極を有す
る対向基板と、該薄膜トランジスタマトリクス基板と対
向基板の間に封入された液晶層を含む構成を採用した。
ては、透明絶縁性基板上に、少なくとも、マトリクス状
に配置された複数のドレインバスラインと複数のゲート
バスラインと、該バスラインの交差部毎に設けた薄膜ト
ランジスタと、該薄膜トランジスタのソース電極に接続
された画素電極を具え、補助容量電極がシリサイド層に
よって形成され、該シリサイド層が酸素ガスを透過させ
ず酸素ガスを含まない絶縁被膜によって被覆され、該絶
縁被膜の上にコンタクトホールを介して該シリサイド層
に電気的に接続されたＩＴＯ等の透明導電体被膜からな
る画素電極が形成されている薄膜トランジスタマトリク
ス基板と、透明絶縁性基板に少なくとも透明電極を有す
る対向基板と、該薄膜トランジスタマトリクス基板と対
向基板の間に封入された液晶層を含む構成を採用した。
【００１８】
【作用】本発明の液晶表示装置用ＴＦＴ基板の製造方法
によると、従来の製造方法による場合よりも補助容量電
極とドレインバスラインのパターン位置は従来と変わり
ないが、ドレインバスライン形成時に、ドレインバスラ
インと同じ金属層によって島状の補助容量電極を形成せ
ず、したがって、ドレインバスラインと補助容量電極の
形成工程が独立しているため、フォトリソグラフィー工
程におけるパーティクル、ゴミ等による露光漏れ、エッ
チング不足等に起因するドレインバスラインと補助容量
電極の間の短絡を防ぐことができ、従来発生していた欠
陥を低減することができる。
によると、従来の製造方法による場合よりも補助容量電
極とドレインバスラインのパターン位置は従来と変わり
ないが、ドレインバスライン形成時に、ドレインバスラ
インと同じ金属層によって島状の補助容量電極を形成せ
ず、したがって、ドレインバスラインと補助容量電極の
形成工程が独立しているため、フォトリソグラフィー工
程におけるパーティクル、ゴミ等による露光漏れ、エッ
チング不足等に起因するドレインバスラインと補助容量
電極の間の短絡を防ぐことができ、従来発生していた欠
陥を低減することができる。
【００１９】また、補助容量電極をシリサイド層によっ
て形成し、このシリサイド層を酸素を透過させず酸素を
含まない絶縁被膜によって覆っているため、ＩＴＯ等の
透明導電体膜からなる画素電極を形成する工程でシリサ
イド層が酸化されるのを防ぐことができる。
て形成し、このシリサイド層を酸素を透過させず酸素を
含まない絶縁被膜によって覆っているため、ＩＴＯ等の
透明導電体膜からなる画素電極を形成する工程でシリサ
イド層が酸化されるのを防ぐことができる。
【００２０】また、シリサイド層からなる補助容量電極
の上の一部にＣｒ層等のシリサイド層よりもエッチング
レートが低い材料層を形成し、このエッチングレートが
低い材料層の上にＳｉＮ等の絶縁層を形成し、このエッ
チングレートが低い材料層をエッチングストッパーとし
て絶縁層にコンタクトホールを形成するため、コンタク
トホールを形成する際にシリサイド層からなる補助容量
電極が損傷を受けることがない。
の上の一部にＣｒ層等のシリサイド層よりもエッチング
レートが低い材料層を形成し、このエッチングレートが
低い材料層の上にＳｉＮ等の絶縁層を形成し、このエッ
チングレートが低い材料層をエッチングストッパーとし
て絶縁層にコンタクトホールを形成するため、コンタク
トホールを形成する際にシリサイド層からなる補助容量
電極が損傷を受けることがない。
【００２１】
【実施例】以下、本発明の実施例を説明する。図１〜図
５は、本発明の一実施例の液晶表示装置用ＴＦＴ基板の
製造工程説明図であり、（Ａ）〜（Ｎ）は各工程を示し
ている。この図において、１は透明基板、２1 はゲート
電極、２2 はゲートバスライン、２3 は補助容量用配
線、３はゲート絶縁層、４は動作半導体層、４0 はｎ+
型半導体層、４1 はソース領域、４2 はドレイン領域、
４3 は補助容量電極、５はチャネル保護層、６はリンイ
オン、７0 はドレインバスライン、７1 はソース電極、
７2 はドレイン電極、７3 はコンタクト用Ｃｒ層、８は
Ｃｒシリサイド層、９は絶縁層、９1 はソース電極用コ
ンタクトホール、９3 は補助容量電極用コンタクトホー
ル、１０は画素電極である。この工程説明図によって本
発明の一実施例の液晶表示装置用ＴＦＴ基板の製造方法
を説明する。
５は、本発明の一実施例の液晶表示装置用ＴＦＴ基板の
製造工程説明図であり、（Ａ）〜（Ｎ）は各工程を示し
ている。この図において、１は透明基板、２1 はゲート
電極、２2 はゲートバスライン、２3 は補助容量用配
線、３はゲート絶縁層、４は動作半導体層、４0 はｎ+
型半導体層、４1 はソース領域、４2 はドレイン領域、
４3 は補助容量電極、５はチャネル保護層、６はリンイ
オン、７0 はドレインバスライン、７1 はソース電極、
７2 はドレイン電極、７3 はコンタクト用Ｃｒ層、８は
Ｃｒシリサイド層、９は絶縁層、９1 はソース電極用コ
ンタクトホール、９3 は補助容量電極用コンタクトホー
ル、１０は画素電極である。この工程説明図によって本
発明の一実施例の液晶表示装置用ＴＦＴ基板の製造方法
を説明する。
【００２２】第１工程（図１（Ａ）の平面図、（Ｂ）の
断面図を参照） ガラス等の透明基板１の上に、スパッタリング等の適宜
の被膜形成方法によって厚さが１５０ｎｍのＣｒ層を形
成し、その上の全面にフォトレジストを塗布し、選択的
に露光、現像することによってゲートレジストパターン
とこれに連続するゲートバスライン用レジストパターン
と、補助容量（Ｃｓ）用配線レジストパターンを形成
し、これらのレジストパターンをマスクにし、硝酸セリ
ウム第２アンモンを主成分とする水溶液によってＣｒ層
をウェットエッチングすることによってゲート電極２1
とゲート電極２1 に接続されるゲートバスライン２2 と
補助容量用配線２3 を形成する。
断面図を参照） ガラス等の透明基板１の上に、スパッタリング等の適宜
の被膜形成方法によって厚さが１５０ｎｍのＣｒ層を形
成し、その上の全面にフォトレジストを塗布し、選択的
に露光、現像することによってゲートレジストパターン
とこれに連続するゲートバスライン用レジストパターン
と、補助容量（Ｃｓ）用配線レジストパターンを形成
し、これらのレジストパターンをマスクにし、硝酸セリ
ウム第２アンモンを主成分とする水溶液によってＣｒ層
をウェットエッチングすることによってゲート電極２1
とゲート電極２1 に接続されるゲートバスライン２2 と
補助容量用配線２3 を形成する。
【００２３】次いで、Ｐ−ＣＶＤ装置によって、モノシ
ランガスとアンモニアガスの混合ガスを用いて厚さが４
００ｎｍのＳｉＮからなるゲート絶縁層３を形成し、そ
の上にモノシランと水素ガスを用いて厚さが１５〜５０
ｎｍのａ−Ｓｉからなる動作半導体層４を形成し、その
上にゲート絶縁層３と同様に、モノシランガスとアンモ
ニアガスの混合ガスを用いて厚さが２００ｎｍのＳｉＮ
からなるチャネル保護層５を連続的に形成する。
ランガスとアンモニアガスの混合ガスを用いて厚さが４
００ｎｍのＳｉＮからなるゲート絶縁層３を形成し、そ
の上にモノシランと水素ガスを用いて厚さが１５〜５０
ｎｍのａ−Ｓｉからなる動作半導体層４を形成し、その
上にゲート絶縁層３と同様に、モノシランガスとアンモ
ニアガスの混合ガスを用いて厚さが２００ｎｍのＳｉＮ
からなるチャネル保護層５を連続的に形成する。
【００２４】第２工程（図１（Ｃ）の平面図、図２
（Ｄ）の断面図を参照） 全面にポジ型フォトレジストを塗布し、透明基板１の裏
面から紫外線を照射し、ゲートバスライン２2 と補助容
量用配線２3 の上のフォトレジストには透明基板１の表
面から紫外線を照射し、現像することによって、ゲート
電極２1 の上のみにレジスト層を形成する。次いで、こ
のレジスト層をマスクにし、緩衝フッ酸水溶液（ＢＨ
Ｆ）を用いてレジスト層によって覆われていない部分の
ＳｉＮからなるチャネル保護層５をエッチングして除去
し、レジスト層を剥離する。
（Ｄ）の断面図を参照） 全面にポジ型フォトレジストを塗布し、透明基板１の裏
面から紫外線を照射し、ゲートバスライン２2 と補助容
量用配線２3 の上のフォトレジストには透明基板１の表
面から紫外線を照射し、現像することによって、ゲート
電極２1 の上のみにレジスト層を形成する。次いで、こ
のレジスト層をマスクにし、緩衝フッ酸水溶液（ＢＨ
Ｆ）を用いてレジスト層によって覆われていない部分の
ＳｉＮからなるチャネル保護層５をエッチングして除去
し、レジスト層を剥離する。
【００２５】第３工程（図２（Ｅ）の平面図、（Ｆ），
（Ｇ）の断面図を参照） イオンドーピング装置を用いてチャネル保護層５をマス
クにして露出しているａ−Ｓｉ層からなる動作半導体層
４にリン（Ｐ）イオン６を注入してｎ+ 型半導体層４0
を形成する。その上の全面にフォトレジストを塗布し、
選択的に露光し、現像することによって、ソース領域４
1 とドレイン領域４2 と補助容量用配線２3 の上にレジ
ストパターンを形成する。
（Ｇ）の断面図を参照） イオンドーピング装置を用いてチャネル保護層５をマス
クにして露出しているａ−Ｓｉ層からなる動作半導体層
４にリン（Ｐ）イオン６を注入してｎ+ 型半導体層４0
を形成する。その上の全面にフォトレジストを塗布し、
選択的に露光し、現像することによって、ソース領域４
1 とドレイン領域４2 と補助容量用配線２3 の上にレジ
ストパターンを形成する。
【００２６】このレジストパターンをマスクにし、塩素
系ガスを用いたＲＩＥによって露出しているｎ+ 型半導
体層４0 をエッチングしてソース領域４1 とドレイン領
域４ 2 と補助容量電極４3 を形成する。このエッチング
工程の後にマスクとして用いたレジストパターンを剥離
する。
系ガスを用いたＲＩＥによって露出しているｎ+ 型半導
体層４0 をエッチングしてソース領域４1 とドレイン領
域４ 2 と補助容量電極４3 を形成する。このエッチング
工程の後にマスクとして用いたレジストパターンを剥離
する。
【００２７】第４工程（図３（Ｈ）の平面図、（Ｉ）の
断面図を参照） その上の全面に、例えば厚さが２００ｎｍのＣｒ層を形
成し、２００℃の窒素雰囲気中でアニールする。このＣ
ｒ層の上にフォトレジストを塗布し、選択的に露光し、
現像して、ドレインバスラインを形成する予定の領域
と、ソース領域４1 とドレイン領域４2 の上の一部と、
補助容量電極４3 の上の一部にレジストパターンを形成
する。
断面図を参照） その上の全面に、例えば厚さが２００ｎｍのＣｒ層を形
成し、２００℃の窒素雰囲気中でアニールする。このＣ
ｒ層の上にフォトレジストを塗布し、選択的に露光し、
現像して、ドレインバスラインを形成する予定の領域
と、ソース領域４1 とドレイン領域４2 の上の一部と、
補助容量電極４3 の上の一部にレジストパターンを形成
する。
【００２８】このレジストパターンによって覆われてい
ない部分の金属層を硝酸セリウム第２アンモンを主成分
とする水溶液によりエッチングして、ドレインバスライ
ン７ 0 とソース電極７1 とドレイン電極７2 と補助容量
電極４3 のコンタクト用Ｃｒ層７3 を形成する。
ない部分の金属層を硝酸セリウム第２アンモンを主成分
とする水溶液によりエッチングして、ドレインバスライ
ン７ 0 とソース電極７1 とドレイン電極７2 と補助容量
電極４3 のコンタクト用Ｃｒ層７3 を形成する。
【００２９】このエッチング工程において、ソース電極
７1 、ドレイン電極７2 、補助容量電極４3 の一部がオ
ーバーエッチングされる恐れがあるが、この実施例にお
いてはＣｒ層の下にＣｒシリサイド層８が存在し、この
Ｃｒシリサイド層８がＣｒ層のエッチャントではエッチ
ングされないため、ソース領域４1 とドレイン領域
４ 2 、補助容量電極４3 の信頼性を向上することができ
る。
７1 、ドレイン電極７2 、補助容量電極４3 の一部がオ
ーバーエッチングされる恐れがあるが、この実施例にお
いてはＣｒ層の下にＣｒシリサイド層８が存在し、この
Ｃｒシリサイド層８がＣｒ層のエッチャントではエッチ
ングされないため、ソース領域４1 とドレイン領域
４ 2 、補助容量電極４3 の信頼性を向上することができ
る。
【００３０】第５工程（図４（Ｊ）の平面図、（Ｋ）の
断面図を参照） Ｐ−ＣＶＤ装置を用いて、厚さ３００ｎｍのＳｉＮから
なる絶縁層９を全面に形成し、その上の全面にフォトレ
ジストを塗布し、選択的に露光、現像して、ソース電極
７1 、補助容量電極４3 のコンタクト用Ｃｒ層７3 、こ
のＴＦＴ基板の周辺部に形成されるゲート端子、ドレイ
ン端子（共に図示されていない）に開口を有する形状の
レジスト層を形成する。この開口を有するレジスト層を
マスクにし、フッ素系ガスを用いたＲＩＥによって、ソ
ース電極用コンタクトホール９1 、補助容量電極用コン
タクトホール９ 3 および図示されていないゲート端子用
コンタクトホールとドレイン端子用コンタクトホールを
形成する。
断面図を参照） Ｐ−ＣＶＤ装置を用いて、厚さ３００ｎｍのＳｉＮから
なる絶縁層９を全面に形成し、その上の全面にフォトレ
ジストを塗布し、選択的に露光、現像して、ソース電極
７1 、補助容量電極４3 のコンタクト用Ｃｒ層７3 、こ
のＴＦＴ基板の周辺部に形成されるゲート端子、ドレイ
ン端子（共に図示されていない）に開口を有する形状の
レジスト層を形成する。この開口を有するレジスト層を
マスクにし、フッ素系ガスを用いたＲＩＥによって、ソ
ース電極用コンタクトホール９1 、補助容量電極用コン
タクトホール９ 3 および図示されていないゲート端子用
コンタクトホールとドレイン端子用コンタクトホールを
形成する。
【００３１】第６工程（図５（Ｌ）の平面図、（Ｍ），
（Ｎ）の断面図を参照） 全面に厚さ８０ｎｍのＩＴＯからなる透明導電体層をス
パッタリングによって形成し、その上にフォトレジスト
を塗布し、選択的に露光、現像することによって、画素
電極１０の形状を有するレジストパターンを形成した
後、このレジストパターンで覆われていない部分のＩＴ
Ｏからなる透明導電体層を塩素系の水溶液によってウェ
ットエッチングし、ウェットエッチングに用いたレジス
トパターンを剥離することによりＦＥＴ基板を完成す
る。
（Ｎ）の断面図を参照） 全面に厚さ８０ｎｍのＩＴＯからなる透明導電体層をス
パッタリングによって形成し、その上にフォトレジスト
を塗布し、選択的に露光、現像することによって、画素
電極１０の形状を有するレジストパターンを形成した
後、このレジストパターンで覆われていない部分のＩＴ
Ｏからなる透明導電体層を塩素系の水溶液によってウェ
ットエッチングし、ウェットエッチングに用いたレジス
トパターンを剥離することによりＦＥＴ基板を完成す
る。
【００３２】前記の実施例においては、補助容量電極
を、Ｃｒ等の金属とシリサイド層の２層によって形成し
たが、シリサイド層のみでも補助容量電極としての役割
を果たさせることができる。また、前記の実施例におい
ては、シリサイド層と画素電極の接続は、間にＳｉＮか
らなる絶縁層を介しているが、絶縁膜を介在させなくて
もよい。
を、Ｃｒ等の金属とシリサイド層の２層によって形成し
たが、シリサイド層のみでも補助容量電極としての役割
を果たさせることができる。また、前記の実施例におい
ては、シリサイド層と画素電極の接続は、間にＳｉＮか
らなる絶縁層を介しているが、絶縁膜を介在させなくて
もよい。
【００３３】そしてまた、前記の実施例においては、Ｃ
ｒシリサイドを用いたが、他のシリサイドを形成するチ
タン、ニッケル、タングステン等の金属を用いてもよい
ことはいうまでもない。また、Ｃｒシリサイドは、イオ
ン注入によるｎ+ ａ−Ｓｉの他に、Ｐ−ＣＶＤによるＰ
Ｈ3 プラズマによるｎ+ ａ−Ｓｉによっても形成するこ
とができる。
ｒシリサイドを用いたが、他のシリサイドを形成するチ
タン、ニッケル、タングステン等の金属を用いてもよい
ことはいうまでもない。また、Ｃｒシリサイドは、イオ
ン注入によるｎ+ ａ−Ｓｉの他に、Ｐ−ＣＶＤによるＰ
Ｈ3 プラズマによるｎ+ ａ−Ｓｉによっても形成するこ
とができる。
【００３４】本発明の液晶表示装置用ＴＦＴ基板の製造
方法によると、ａ−Ｓｉ等の動作半導体層の表面をシリ
サイド化した後に、このシリサイド層を、酸素ガス透過
させず、かつ、酸素ガスを含まないＳｉＮ層で被覆して
いるため、その上にＩＴＯ等の透明導電体被膜を形成す
る工程、あるいは経時的にシリサイド層が酸化されて高
抵抗化することがない。
方法によると、ａ−Ｓｉ等の動作半導体層の表面をシリ
サイド化した後に、このシリサイド層を、酸素ガス透過
させず、かつ、酸素ガスを含まないＳｉＮ層で被覆して
いるため、その上にＩＴＯ等の透明導電体被膜を形成す
る工程、あるいは経時的にシリサイド層が酸化されて高
抵抗化することがない。
【００３５】また、ＳｉＮとｎ+ ａ−Ｓｉ等のシリサイ
ドの間でドライエッチングの選択比がとれないため、シ
リサイド層からなる補助容量電極の上に残したＣｒ層
を、コンタクトホールを形成する際のエッチングストッ
パーとして機能させている。
ドの間でドライエッチングの選択比がとれないため、シ
リサイド層からなる補助容量電極の上に残したＣｒ層
を、コンタクトホールを形成する際のエッチングストッ
パーとして機能させている。
【００３６】なお、本発明のＴＦＴマトリクス基板は、
液晶表示装置だけでなく、ＬＥＤ、ＥＬ等を用いた表示
装置や、光学的画像を電気信号に変換する撮像装置等の
受光装置にも適用することができる。
液晶表示装置だけでなく、ＬＥＤ、ＥＬ等を用いた表示
装置や、光学的画像を電気信号に変換する撮像装置等の
受光装置にも適用することができる。
【００３７】図１２は、本発明の一実施例の液晶表示装
置の構成説明図であり、（Ａ）は斜視図、（Ｂ）は一部
破断拡大図である。この図において、２１はＴＦＴ基
板、２２は透明絶縁性基板、２３はゲートバスライン、
２４はゲート端子、２５はドレインバスライン、２６は
ドレイン端子、２７はＴＦＴ、２８は画素電極、２９は
対向基板、３０は配向膜、３１は透明電極、３２はカラ
ーフィルタ、３３はブラックマトリクス、３３1 は開
口、３４は透明絶縁性基板、３５は液晶である。
置の構成説明図であり、（Ａ）は斜視図、（Ｂ）は一部
破断拡大図である。この図において、２１はＴＦＴ基
板、２２は透明絶縁性基板、２３はゲートバスライン、
２４はゲート端子、２５はドレインバスライン、２６は
ドレイン端子、２７はＴＦＴ、２８は画素電極、２９は
対向基板、３０は配向膜、３１は透明電極、３２はカラ
ーフィルタ、３３はブラックマトリクス、３３1 は開
口、３４は透明絶縁性基板、３５は液晶である。
【００３８】本発明の一実施例の液晶表示装置２１にお
けるＴＦＴ基板２１は、前述のとおり、透明絶縁性基板
２２の上に、外端部にゲート端子２４を有する複数のゲ
ートバスライン２３と、外端部にドレイン端子２６を有
するドレインバスライン２５がマトリクス状に形成さ
れ、その交差点近傍にＴＦＴ２７が形成され、そのゲー
ト電極がゲートバスライン２３に接続され、ドレイン電
極がドレインバスライン２５に接続され、ソース電極に
接続する画素電極２８が形成されている。
けるＴＦＴ基板２１は、前述のとおり、透明絶縁性基板
２２の上に、外端部にゲート端子２４を有する複数のゲ
ートバスライン２３と、外端部にドレイン端子２６を有
するドレインバスライン２５がマトリクス状に形成さ
れ、その交差点近傍にＴＦＴ２７が形成され、そのゲー
ト電極がゲートバスライン２３に接続され、ドレイン電
極がドレインバスライン２５に接続され、ソース電極に
接続する画素電極２８が形成されている。
【００３９】この場合、図示されていないが、画素領域
に補助容量電極がシリサイド層によって形成され、この
補助容量電極が酸素ガスを透過させず酸素ガスを含まな
い絶縁被膜によって被覆され、絶縁被膜のコンタクトホ
ールを介して画素電極に電気的に接続されている。
に補助容量電極がシリサイド層によって形成され、この
補助容量電極が酸素ガスを透過させず酸素ガスを含まな
い絶縁被膜によって被覆され、絶縁被膜のコンタクトホ
ールを介して画素電極に電気的に接続されている。
【００４０】また、対向基板２９は、透明絶縁性基板３
４の上に、その上に画素に対応する開口３３1 を有する
ブラックマトリクス３３が形成され、その上にカラーフ
ィルタ３２が形成され、その上に透明電極３１が形成さ
れ、その上に配向膜３０が形成されている。
４の上に、その上に画素に対応する開口３３1 を有する
ブラックマトリクス３３が形成され、その上にカラーフ
ィルタ３２が形成され、その上に透明電極３１が形成さ
れ、その上に配向膜３０が形成されている。
【００４１】そして、前記のＴＦＴ基板２１と対向基板
２９を粒径１０μｍのスペーサによって一定の間隔を保
ち、液晶注入口を残してシールし、この液晶注入口から
液晶３５を注入して完成する。
２９を粒径１０μｍのスペーサによって一定の間隔を保
ち、液晶注入口を残してシールし、この液晶注入口から
液晶３５を注入して完成する。
【００４２】
【発明の効果】以上説明したように、本発明の液晶表示
装置用ＴＦＴマトリクスの製造方法によると、ドレイン
バスラインと島状の補助容量電極の短絡による欠陥を減
少させることができ、液晶表示装置の製造歩留りの向上
に寄与するところが大きい。
装置用ＴＦＴマトリクスの製造方法によると、ドレイン
バスラインと島状の補助容量電極の短絡による欠陥を減
少させることができ、液晶表示装置の製造歩留りの向上
に寄与するところが大きい。
【図１】本発明の一実施例の液晶表示装置用ＴＦＴ基板
の製造工程説明図（１）であり、（Ａ）〜（Ｃ）は各工
程を示している。
の製造工程説明図（１）であり、（Ａ）〜（Ｃ）は各工
程を示している。
【図２】本発明の一実施例の液晶表示装置用ＴＦＴ基板
の製造工程説明図（２）であり、（Ｄ）〜（Ｇ）は各工
程を示している。
の製造工程説明図（２）であり、（Ｄ）〜（Ｇ）は各工
程を示している。
【図３】本発明の一実施例の液晶表示装置用ＴＦＴ基板
の製造工程説明図（３）であり、（Ｈ），（Ｉ）は各工
程を示している。
の製造工程説明図（３）であり、（Ｈ），（Ｉ）は各工
程を示している。
【図４】本発明の一実施例の液晶表示装置用ＴＦＴ基板
の製造工程説明図（４）であり、（Ｊ），（Ｋ）は各工
程を示している。
の製造工程説明図（４）であり、（Ｊ），（Ｋ）は各工
程を示している。
【図５】本発明の一実施例の液晶表示装置用ＴＦＴ基板
の製造工程説明図（５）であり、（Ｌ）〜（Ｎ）は各工
程を示している。
の製造工程説明図（５）であり、（Ｌ）〜（Ｎ）は各工
程を示している。
【図６】従来の液晶表示装置用ＦＥＴ基板の製造工程説
明図（１）であり、（Ａ）〜（Ｃ）は各工程を示してい
る。
明図（１）であり、（Ａ）〜（Ｃ）は各工程を示してい
る。
【図７】従来の液晶表示装置用ＦＥＴ基板の製造工程説
明図（２）であり、（Ｄ）〜（Ｇ）は各工程を示してい
る。
明図（２）であり、（Ｄ）〜（Ｇ）は各工程を示してい
る。
【図８】従来の液晶表示装置用ＦＥＴ基板の製造工程説
明図（３）であり、（Ｈ），（Ｉ）は各工程を示してい
る。
明図（３）であり、（Ｈ），（Ｉ）は各工程を示してい
る。
【図９】従来の液晶表示装置用ＦＥＴ基板の製造工程説
明図（４）であり、（Ｊ），（Ｋ）は各工程を示してい
る。
明図（４）であり、（Ｊ），（Ｋ）は各工程を示してい
る。
【図１０】従来の液晶表示装置用ＦＥＴ基板の製造工程
説明図（５）であり、（Ｌ），（Ｍ）は各工程を示して
いる。
説明図（５）であり、（Ｌ），（Ｍ）は各工程を示して
いる。
【図１１】従来の液晶表示装置用ＦＥＴ基板の製造工程
説明図（６）であり、（Ｎ），（Ｏ）は各工程を示して
いる。
説明図（６）であり、（Ｎ），（Ｏ）は各工程を示して
いる。
【図１２】本発明の一実施例の液晶表示装置の構成説明
図であり、（Ａ）は斜視図、（Ｂ）は一部破断拡大図で
ある。
図であり、（Ａ）は斜視図、（Ｂ）は一部破断拡大図で
ある。
１ 透明基板 ２1 ゲート電極 ２2 ゲートバスライン ２3 補助容量用配線 ３ ゲート絶縁層 ４ 動作半導体層 ４0 ｎ+ 型半導体層 ４1 ソース領域 ４2 ドレイン領域 ４3 補助容量電極 ５ チャネル保護層 ６ リンイオン ７0 ドレインバスライン ７1 ソース電極 ７2 ドレイン電極 ７3 コンタクト用Ｃｒ層 ８ Ｃｒシリサイド層 ９ 絶縁層 ９1 ソース電極用コンタクトホール ９3 補助容量電極用コンタクトホール １０ 画素電極
Claims (5)
- 【請求項１】 透明絶縁性基板上に、少なくとも、マト
リクス状に配置された複数のドレインバスラインと複数
のゲートバスラインと、該バスラインの交差部毎に設け
た薄膜トランジスタと、該薄膜トランジスタのソース電
極に接続された画素電極を具える薄膜トランジスタマト
リクス基板において、補助容量電極がシリサイド層によ
って形成され、該シリサイド層が酸素ガスを透過させず
酸素ガスを含まない絶縁被膜によって被覆され、該絶縁
被膜の上にコンタクトホールを介して該シリサイド層に
電気的に接続されたＩＴＯ等の透明導電体被膜からなる
画素電極が形成されていることを特徴とする薄膜トラン
ジスタマトリクス基板。 - 【請求項２】 透明絶縁性基板上に、少なくとも、マト
リクス状に配置された複数のドレインバスラインと複数
のゲートバスラインと、該バスラインの交差部毎に設け
た薄膜トランジスタと、該薄膜トランジスタのソース電
極に接続された画素電極を具える薄膜トランジスタマト
リクス基板において、シリサイド層からなる補助容量電
極の上の一部にＣｒ層等の該シリサイド層よりもエッチ
ングレートが低い材料層が形成され、該エッチングレー
トが低い材料層の上にＳｉＮ等の絶縁層が形成され、該
絶縁層の上に該絶縁層に形成されたコンタクトホールを
介してＩＴＯ等の透明導電体被膜からなる画素電極が形
成されていることを特徴とする薄膜トランジスタマトリ
クス基板。 - 【請求項３】 透明絶縁性基板上に、少なくとも、マト
リクス状に配置された複数のドレインバスラインと複数
のゲートバスラインと、該バスラインの交差部毎に設け
た薄膜トランジスタと、該薄膜トランジスタのソース電
極に接続された画素電極を具える薄膜トランジスタマト
リクス基板の製造方法において、補助容量電極をシリサ
イド層によって形成し、該シリサイド層の上に酸素を透
過させず酸素を含まない絶縁被膜を形成し、該酸素を透
過させず酸素を含まない絶縁被膜に該シリサイド層に達
するコンタクトホールを形成し、その上にＩＴＯ等の透
明導電体被膜からなる画素電極を形成することを特徴と
する薄膜トランジスタマトリクスの製造方法。 - 【請求項４】 透明絶縁性基板上に、少なくとも、マト
リクス状に配置された複数のドレインバスラインと複数
のゲートバスラインと、該バスラインの交差部毎に設け
た薄膜トランジスタと、該薄膜トランジスタのソース電
極に接続された画素電極を具える薄膜トランジスタマト
リクス基板の製造方法において、シリサイド層からなる
補助容量電極の上の一部にＣｒ層等の該シリサイド層よ
りもエッチングレートが低い材料層を形成し、該エッチ
ングレートが低い材料層の上にＳｉＮ等の絶縁層を形成
し、該エッチングレートが低い材料層をエッチングスト
ッパーとして該絶縁層にコンタクトホールを形成し、そ
の上に該コンタクトホールを介してＩＴＯ等の透明導電
体被膜からなる画素電極を形成することを特徴とする薄
膜トランジスタマトリクス基板の製造方法。 - 【請求項５】 透明絶縁性基板上に、少なくとも、マト
リクス状に配置された複数のドレインバスラインと複数
のゲートバスラインと、該バスラインの交差部毎に設け
た薄膜トランジスタと、該薄膜トランジスタのソース電
極に接続された画素電極を具え、補助容量電極がシリサ
イド層によって形成され、該シリサイド層が酸素ガスを
透過させず酸素ガスを含まない絶縁被膜によって被覆さ
れ、該絶縁被膜の上にコンタクトホールを介して該シリ
サイド層に電気的に接続されたＩＴＯ等の透明導電体被
膜からなる画素電極が形成されている薄膜トランジスタ
マトリクス基板と、透明絶縁性基板に少なくとも透明電
極を有する対向基板と、該薄膜トランジスタマトリクス
基板と対向基板の間に封入された液晶層を含むことを特
徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3486595A JPH08234234A (ja) | 1995-02-23 | 1995-02-23 | 薄膜トランジスタマトリクス基板と液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3486595A JPH08234234A (ja) | 1995-02-23 | 1995-02-23 | 薄膜トランジスタマトリクス基板と液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08234234A true JPH08234234A (ja) | 1996-09-13 |
Family
ID=12426067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3486595A Withdrawn JPH08234234A (ja) | 1995-02-23 | 1995-02-23 | 薄膜トランジスタマトリクス基板と液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08234234A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000004372A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 박막 트랜지스터 액정표시소자 |
| KR100421344B1 (ko) * | 2000-03-13 | 2004-03-06 | 세이코 엡슨 가부시키가이샤 | 반도체 장치, 전기 광학 장치용 기판, 액정 장치용 기판및 그 제조 방법, 액정 장치와 이것을 이용한 투사형 액정표시 장치 및 전자기기 |
| US7088401B1 (en) | 1999-06-30 | 2006-08-08 | Nec Lcd Technologies, Ltd. | Liquid crystal display device with less pixel error and method of manufacturing the same |
-
1995
- 1995-02-23 JP JP3486595A patent/JPH08234234A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000004372A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 박막 트랜지스터 액정표시소자 |
| US7088401B1 (en) | 1999-06-30 | 2006-08-08 | Nec Lcd Technologies, Ltd. | Liquid crystal display device with less pixel error and method of manufacturing the same |
| KR100421344B1 (ko) * | 2000-03-13 | 2004-03-06 | 세이코 엡슨 가부시키가이샤 | 반도체 장치, 전기 광학 장치용 기판, 액정 장치용 기판및 그 제조 방법, 액정 장치와 이것을 이용한 투사형 액정표시 장치 및 전자기기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926235A (en) | Active matrix liquid crystal display and method of making | |
| EP0338766B1 (en) | Method of fabricating an active matrix substrate | |
| US7525120B2 (en) | Thin film transistor array substrate and method of fabricating the same | |
| JP4302347B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| EP0304657B1 (en) | Active matrix cell and method of manufacturing the same | |
| JP2004341550A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| TW548848B (en) | Thin film transistors with self-aligned transparent pixel electrode | |
| JP2780673B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| JP3270674B2 (ja) | 半導体集積回路の作製方法 | |
| CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
| CN113948532A (zh) | 阵列基板及其制作方法和显示面板 | |
| CN113725157A (zh) | 阵列基板及其制作方法 | |
| US20020168789A1 (en) | Method to fabricate flat panel display | |
| JPH08234234A (ja) | 薄膜トランジスタマトリクス基板と液晶表示装置およびその製造方法 | |
| JP4516518B2 (ja) | 薄膜トランジスタを用いた液晶表示装置及びその製造方法 | |
| JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
| JP2659976B2 (ja) | 薄膜トランジスタとその製造方法 | |
| TW200835994A (en) | Liquid crystal display and manufacturing method for the same | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3941246B2 (ja) | 半導体装置の製造方法 | |
| JPH04217230A (ja) | 液晶表示素子およびその製造方法 | |
| US7268025B2 (en) | Pixel structure and fabricating method thereof | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |