JPH0823237A - マイクロ波半導体装置 - Google Patents
マイクロ波半導体装置Info
- Publication number
- JPH0823237A JPH0823237A JP6153494A JP15349494A JPH0823237A JP H0823237 A JPH0823237 A JP H0823237A JP 6153494 A JP6153494 A JP 6153494A JP 15349494 A JP15349494 A JP 15349494A JP H0823237 A JPH0823237 A JP H0823237A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- gate bias
- semiconductor device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ゲートバイアス回路を備えたマイクロ波半導
体装置において、ＦＥＴの熱暴走を防止する。 【構成】 ゲートバイアス回路のゲートバイアス分圧用
固定抵抗７，８の接続点と、ゲート端子３との間に接続
される，ゲート直列抵抗６と、上記ゲート端子３との間
に、温度補償用トランジスタ１０を直列に接続する。 【効果】 高温時にダイオード１０の順方向立上がり電
圧Ｖf が小さくなるため、ゲートバイアスが深くなる。
体装置において、ＦＥＴの熱暴走を防止する。 【構成】 ゲートバイアス回路のゲートバイアス分圧用
固定抵抗７，８の接続点と、ゲート端子３との間に接続
される，ゲート直列抵抗６と、上記ゲート端子３との間
に、温度補償用トランジスタ１０を直列に接続する。 【効果】 高温時にダイオード１０の順方向立上がり電
圧Ｖf が小さくなるため、ゲートバイアスが深くなる。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロ波半導体装
置に関し、特にマイクロ波増幅器に用いられる砒化ガリ
ウム電界効果トランジスタ（以下、ＧａＡｓＦＥＴ）の
熱暴走防止技術に関するものである。
置に関し、特にマイクロ波増幅器に用いられる砒化ガリ
ウム電界効果トランジスタ（以下、ＧａＡｓＦＥＴ）の
熱暴走防止技術に関するものである。
【０００２】
【従来の技術】図６は従来例による内部整合型ＧａＡｓ
ＦＥＴの構成図であり、図において、１はＧａＡｓＦＥ
Ｔ、２はゲートバイアス及びマイクロ波入力端子、３は
ドレインバイアス及びマイクロ波出力端子、１１は入力
整合回路基板、１２は入力整合回路、１３は出力整合回
路基板、１４は出力整合回路、１５はパッケージ、１７
は整合及び接続用ワイヤを示す。
ＦＥＴの構成図であり、図において、１はＧａＡｓＦＥ
Ｔ、２はゲートバイアス及びマイクロ波入力端子、３は
ドレインバイアス及びマイクロ波出力端子、１１は入力
整合回路基板、１２は入力整合回路、１３は出力整合回
路基板、１４は出力整合回路、１５はパッケージ、１７
は整合及び接続用ワイヤを示す。
【０００３】次に動作について説明する。図６におい
て、端子２よりゲートバイアス及びマイクロ波が入力さ
れ、入力整合回路１２によってマイクロ波インピーダン
ス整合がとられて、ＧａＡｓＦＥＴ１に入力される。そ
してＧａＡｓＦＥＴ１に入力されたマイクロ波電力はこ
こで増幅され、出力整合回路１４により出力整合され、
出力端子３に出力され、このようにして、本回路はマイ
クロ波増幅器として機能する。
て、端子２よりゲートバイアス及びマイクロ波が入力さ
れ、入力整合回路１２によってマイクロ波インピーダン
ス整合がとられて、ＧａＡｓＦＥＴ１に入力される。そ
してＧａＡｓＦＥＴ１に入力されたマイクロ波電力はこ
こで増幅され、出力整合回路１４により出力整合され、
出力端子３に出力され、このようにして、本回路はマイ
クロ波増幅器として機能する。
【０００４】また従来、上記構成を有するＧａＡｓＦＥ
Ｔのゲートバイアス回路には、図４及び図５に示すよう
なものがあった。図４では、ゲートバイアス回路は、電
圧抵抗分圧用のゲートバイアス分圧用固定抵抗７，８
（その抵抗値はＲp1, Ｒp2）と、ゲート直列抵抗６（そ
の抵抗値はＲg ）とにより構成されている。
Ｔのゲートバイアス回路には、図４及び図５に示すよう
なものがあった。図４では、ゲートバイアス回路は、電
圧抵抗分圧用のゲートバイアス分圧用固定抵抗７，８
（その抵抗値はＲp1, Ｒp2）と、ゲート直列抵抗６（そ
の抵抗値はＲg ）とにより構成されている。
【０００５】図５では、ゲートバイアス回路は、ゲート
バイアス分圧用可変抵抗９（その抵抗値はＲp ）と、ゲ
ート直列抵抗６（Ｒg ）とにより構成されている。なお
これらの図において、４は上記電圧抵抗分圧用のゲート
負定電圧電源（その電圧はＶGG）、５はドレイン正定電
圧電源（その電圧はＶDS）を示す。
バイアス分圧用可変抵抗９（その抵抗値はＲp ）と、ゲ
ート直列抵抗６（Ｒg ）とにより構成されている。なお
これらの図において、４は上記電圧抵抗分圧用のゲート
負定電圧電源（その電圧はＶGG）、５はドレイン正定電
圧電源（その電圧はＶDS）を示す。
【０００６】以下、これらバイアス回路を中心とした動
作について説明する。ＧａＡｓＦＥＴの動作原理におい
て、ドレイン電流とゲート電圧の関係は、代表的なもの
として次式で示される。
作について説明する。ＧａＡｓＦＥＴの動作原理におい
て、ドレイン電流とゲート電圧の関係は、代表的なもの
として次式で示される。
【０００７】
【数１】
【０００８】ここで、ＩDSS は飽和ドレイン電流，ＶGS
(OFF) はドレイン電流遮断電圧，ＶGSはゲート・ソース
間電圧を示し、この時に得られるドレイン電流がＩD と
表され、実動作において所定のドレイン電流ＩD となる
よう上記ゲート・ソース間電圧ＶGSを設定している。こ
こでは、ＤＣ設定時においてゲート電流ＩG はほとんど
零であることより、ゲート電圧ＶG は、 ＶG ＝ＶGS となる。従ってこのゲート電圧ＶG が所定のゲートソー
ス間電圧ＶGSとなるよう、抵抗Ｒp1（７），Ｒp2（８）
の比率を、次式に従い設定している。
(OFF) はドレイン電流遮断電圧，ＶGSはゲート・ソース
間電圧を示し、この時に得られるドレイン電流がＩD と
表され、実動作において所定のドレイン電流ＩD となる
よう上記ゲート・ソース間電圧ＶGSを設定している。こ
こでは、ＤＣ設定時においてゲート電流ＩG はほとんど
零であることより、ゲート電圧ＶG は、 ＶG ＝ＶGS となる。従ってこのゲート電圧ＶG が所定のゲートソー
ス間電圧ＶGSとなるよう、抵抗Ｒp1（７），Ｒp2（８）
の比率を、次式に従い設定している。
【０００９】
【数２】
【００１０】ところでこの回路において、ＧａＡｓＦＥ
Ｔのケース（図６で示したパッケージ等によって構成さ
れている）の温度、もしくはチャネル温度が上昇した場
合、逆方向ゲートもれ電流が増大する。この時、ゲート
直列抵抗Ｒg ６にゲート電流ＩG が流れることにより、
ゲートバイアスが変化する。そしてこのゲートバイアス
変化量ΔＶGSは、ゲート電流変化量ΔＩG に対し、ゲー
ト直列抵抗Ｒg の比例倍の変化量となる。 ＶGS ＝ ＶG −ΔＶＧＳ ΔＶＧＳ＝ Ｒg ×ΔＩG 一方、逆方向にゲート電流が大きくなった場合、ゲート
バイアスの絶対値｜ＶGS｜は小さくなる。これに伴い、
ドレイン電流が次式に示されるように増加する。
Ｔのケース（図６で示したパッケージ等によって構成さ
れている）の温度、もしくはチャネル温度が上昇した場
合、逆方向ゲートもれ電流が増大する。この時、ゲート
直列抵抗Ｒg ６にゲート電流ＩG が流れることにより、
ゲートバイアスが変化する。そしてこのゲートバイアス
変化量ΔＶGSは、ゲート電流変化量ΔＩG に対し、ゲー
ト直列抵抗Ｒg の比例倍の変化量となる。 ＶGS ＝ ＶG −ΔＶＧＳ ΔＶＧＳ＝ Ｒg ×ΔＩG 一方、逆方向にゲート電流が大きくなった場合、ゲート
バイアスの絶対値｜ＶGS｜は小さくなる。これに伴い、
ドレイン電流が次式に示されるように増加する。
【００１１】ΔＩd ＝ΔＶGS ×ｇm ここで、ｇm はＧａＡｓＦＥＴ１の相互コンダクタンス
である。
である。
【００１２】そして上記ドレイン電流の増大に伴い消費
電力が増大し、その結果、チャネル温度が上昇する。そ
してこれらが正帰還ループを構成して発散した場合、ド
レイン電流の熱暴走を生じ、破壊に到る場合があった。
電力が増大し、その結果、チャネル温度が上昇する。そ
してこれらが正帰還ループを構成して発散した場合、ド
レイン電流の熱暴走を生じ、破壊に到る場合があった。
【００１３】以上の関係を示すと次式のようになる。
【００１４】
【数３】
【００１５】
【発明が解決しようとする課題】従来のマイクロ波半導
体装置は以上のように構成されており、ＧａＡｓＦＥＴ
のケース温度，もしくはチャネル温度が上昇した場合、
ドレイン電流が増大し、これがさらにチャネル温度の上
昇を招くという悪循環を生じ、熱暴走による素子の破壊
をきたすという問題点があった。
体装置は以上のように構成されており、ＧａＡｓＦＥＴ
のケース温度，もしくはチャネル温度が上昇した場合、
ドレイン電流が増大し、これがさらにチャネル温度の上
昇を招くという悪循環を生じ、熱暴走による素子の破壊
をきたすという問題点があった。
【００１６】この発明は上記のような問題点を解消する
ためになされたもので、上記ドレイン電流の増大に伴い
消費電力が増大し、その結果ＧａＡｓＦＥＴのケース温
度，もしくはチャネル温度が上昇した場合にも、これら
が正帰還ループを構成して発散することによりドレイン
電流の熱暴走を生じ破壊に至る，ということを防止する
ことのできるマイクロ波半導体装置を提供することを目
的とする。
ためになされたもので、上記ドレイン電流の増大に伴い
消費電力が増大し、その結果ＧａＡｓＦＥＴのケース温
度，もしくはチャネル温度が上昇した場合にも、これら
が正帰還ループを構成して発散することによりドレイン
電流の熱暴走を生じ破壊に至る，ということを防止する
ことのできるマイクロ波半導体装置を提供することを目
的とする。
【００１７】
【課題を解決するための手段】この発明に係るマイクロ
波半導体装置は、ゲートバイアス回路を備えた電界効果
トランジスタを含むマイクロ波半導体装置において、上
記ゲートバイアス回路は、温度が高くなるのに伴い上記
電界効果トランジスタに印加される該ゲートバイアス回
路のゲートバイアス電圧が、負の方向に大きくなるよう
に、該回路中に接続された温度補償用ダイオードを備え
たことを特徴とするものである。
波半導体装置は、ゲートバイアス回路を備えた電界効果
トランジスタを含むマイクロ波半導体装置において、上
記ゲートバイアス回路は、温度が高くなるのに伴い上記
電界効果トランジスタに印加される該ゲートバイアス回
路のゲートバイアス電圧が、負の方向に大きくなるよう
に、該回路中に接続された温度補償用ダイオードを備え
たことを特徴とするものである。
【００１８】またこの発明は、上記マイクロ波半導体装
置において、上記温度補償用ダイオードを、上記ゲート
バイアス回路を構成する電圧抵抗分圧用の２つの抵抗の
接続点に接続された、上記電界効果トランジスタのゲー
ト直列抵抗と、上記電界効果トランジスタのゲート端子
との間に、直列に接続したものである。
置において、上記温度補償用ダイオードを、上記ゲート
バイアス回路を構成する電圧抵抗分圧用の２つの抵抗の
接続点に接続された、上記電界効果トランジスタのゲー
ト直列抵抗と、上記電界効果トランジスタのゲート端子
との間に、直列に接続したものである。
【００１９】またこの発明は、上記マイクロ波半導体装
置において、上記温度補償用ダイオードは、上記ゲート
バイアス回路を構成する電圧抵抗分圧用の２つの抵抗の
一端と、該電圧抵抗分圧用の負定電圧電源との間に、直
列に挿入されたものとしたものである。
置において、上記温度補償用ダイオードは、上記ゲート
バイアス回路を構成する電圧抵抗分圧用の２つの抵抗の
一端と、該電圧抵抗分圧用の負定電圧電源との間に、直
列に挿入されたものとしたものである。
【００２０】
【作用】この発明においては、マイクロ波半導体装置に
おいて、上記の構成により、ゲートバイアス回路を構成
する抵抗回路において、温度補償用ダイオードの順方向
立上がり電圧の温度特性を利用して、温度が高くなるに
つれて電界効果トランジスタに印加されるゲートバイア
ス電圧が負の方向に大きくなるようにし、そのゲートバ
イアスが深くなるようにしたので、ゲート電流の増大が
あっても、ゲートバイアスの変動によるドレイン電流の
増大，該ドレイン電流の増大に伴う消費電力の増大が生
じ、その結果チャネル温度が上昇し、これらが正帰還ル
ープを構成して発散することによりドレイン電流の熱暴
走を生じ破壊に到るという問題を防止することができ
る。
おいて、上記の構成により、ゲートバイアス回路を構成
する抵抗回路において、温度補償用ダイオードの順方向
立上がり電圧の温度特性を利用して、温度が高くなるに
つれて電界効果トランジスタに印加されるゲートバイア
ス電圧が負の方向に大きくなるようにし、そのゲートバ
イアスが深くなるようにしたので、ゲート電流の増大が
あっても、ゲートバイアスの変動によるドレイン電流の
増大，該ドレイン電流の増大に伴う消費電力の増大が生
じ、その結果チャネル温度が上昇し、これらが正帰還ル
ープを構成して発散することによりドレイン電流の熱暴
走を生じ破壊に到るという問題を防止することができ
る。
【００２１】またこの発明によれば、上記マイクロ波半
導体装置において、上記温度補償用ダイオードを、上記
ゲートバイアス回路を構成する電圧抵抗分圧用の２つの
抵抗の接続点に接続された、上記電界効果トランジスタ
のゲート直列抵抗と、上記電界効果トランジスタのゲー
ト端子との間に直列に接続されたものとしたので、上記
の問題を防止できるマイクロ波半導体装置を構成できる
効果がある。
導体装置において、上記温度補償用ダイオードを、上記
ゲートバイアス回路を構成する電圧抵抗分圧用の２つの
抵抗の接続点に接続された、上記電界効果トランジスタ
のゲート直列抵抗と、上記電界効果トランジスタのゲー
ト端子との間に直列に接続されたものとしたので、上記
の問題を防止できるマイクロ波半導体装置を構成できる
効果がある。
【００２２】またこの発明によれば、上記マイクロ波半
導体装置において、上記温度補償用ダイオードを、上記
ゲートバイアス回路を構成する電圧抵抗分圧用の２つの
抵抗の一端と、該電圧抵抗分圧用の負定電圧電源との間
に、直列に挿入されたものとしたので、上記の問題を防
止できるマイクロ波半導体装置を構成できる効果があ
る。
導体装置において、上記温度補償用ダイオードを、上記
ゲートバイアス回路を構成する電圧抵抗分圧用の２つの
抵抗の一端と、該電圧抵抗分圧用の負定電圧電源との間
に、直列に挿入されたものとしたので、上記の問題を防
止できるマイクロ波半導体装置を構成できる効果があ
る。
【００２３】
実施例１．以下、この発明の第１の実施例を図について
説明する。図１は本発明の第１の実施例によるマイクロ
波半導体装置を示す。図１において、１はＧａＡｓＦＥ
Ｔ、２はゲートバイアス及びマイクロ波入力端子、３は
ドレインバイアス及びマイクロ波出力端子、５はドレイ
ン正定電圧電源、７，８は上記ゲートバイアス回路を構
成する電圧抵抗分圧用の２つの抵抗（その抵抗はＲp1,
Ｒp2）、４は該電圧抵抗分圧用のゲート負定電圧電源
（その電圧はＶGG）、６は上記電圧抵抗分圧用の２つの
抵抗８，９の接続点と、上記ＧａＡｓＦＥＴ１のゲート
端子Ｇとの間に接続されるゲート直列抵抗（その抵抗は
Ｒg ）、１０は上記ゲート直列抵抗６と、上記ゲート端
子Ｇとの間に接続された温度補償用ダイオードである。
説明する。図１は本発明の第１の実施例によるマイクロ
波半導体装置を示す。図１において、１はＧａＡｓＦＥ
Ｔ、２はゲートバイアス及びマイクロ波入力端子、３は
ドレインバイアス及びマイクロ波出力端子、５はドレイ
ン正定電圧電源、７，８は上記ゲートバイアス回路を構
成する電圧抵抗分圧用の２つの抵抗（その抵抗はＲp1,
Ｒp2）、４は該電圧抵抗分圧用のゲート負定電圧電源
（その電圧はＶGG）、６は上記電圧抵抗分圧用の２つの
抵抗８，９の接続点と、上記ＧａＡｓＦＥＴ１のゲート
端子Ｇとの間に接続されるゲート直列抵抗（その抵抗は
Ｒg ）、１０は上記ゲート直列抵抗６と、上記ゲート端
子Ｇとの間に接続された温度補償用ダイオードである。
【００２４】次に動作について説明する。図において、
本実施例回路の基本的回路動作は図６の従来例回路のそ
れと同一であり、所定のゲートソース間電圧ＶGSにより
ドレイン電流ＩD を設定し、マイクロ波半導体装置とし
て機能させる。
本実施例回路の基本的回路動作は図６の従来例回路のそ
れと同一であり、所定のゲートソース間電圧ＶGSにより
ドレイン電流ＩD を設定し、マイクロ波半導体装置とし
て機能させる。
【００２５】この回路において、パッケージのケース温
度が上昇し、ＧａＡｓＦＥＴ１のゲート電流が増大した
場合、上記ゲートソース間電圧ＶGSは、以下のようにな
る。
度が上昇し、ＧａＡｓＦＥＴ１のゲート電流が増大した
場合、上記ゲートソース間電圧ＶGSは、以下のようにな
る。
【００２６】 ＶGS＝ ＶG −Ｖf −Ｒg ・ΔＩG ＋ΔＶf ΔＶGS＝−Ｒg ・ΔＩG ＋Ｖf ここで、Ｖf は上記温度補償用ダイオード１０の順方向
立上がり電圧，ΔＶfは温度変化に伴う，該順方向立上
がり電圧Ｖf の変化分である。
立上がり電圧，ΔＶfは温度変化に伴う，該順方向立上
がり電圧Ｖf の変化分である。
【００２７】この時、上記ゲートバイアス変化量ΔＶGS
は、従来回路に比べて、ダイオードの順方向立上り電圧
の変化量ΔＶf 分だけ相殺することができる。従って、
ゲートバイアス変化量ΔＶGSを小さくできることによ
り、上記ドレイン電流の熱暴走，及びこれによる破壊を
防止することができることとなる。
は、従来回路に比べて、ダイオードの順方向立上り電圧
の変化量ΔＶf 分だけ相殺することができる。従って、
ゲートバイアス変化量ΔＶGSを小さくできることによ
り、上記ドレイン電流の熱暴走，及びこれによる破壊を
防止することができることとなる。
【００２８】以下、上記回路の効果を示すために、具体
的な計算例を示す。４ＧＨｚ帯，１６Ｗ出力，Ｒth＝
１．８°Ｃ／Ｗ, ｇm ＝４Ｓのマイクロ波半導体装置
を、ＶDS＝９Ｖ，ＩD ＝４．５Ａ，Ｒg ＝２００Ω，Ｔ
C ＝４０，及び１００°Ｃにて動作させた時、ＴC ＝４
０°Ｃにおいて、ＩG ＝３０μＡ、また、ＴC ＝１００
°Ｃにおいて、ＩG ＝３００μＡとすると、従来回路で
は、ゲートバイアス変化量ΔＶGSは、 ΔＶGS＝Ｒg ×ΔＩG ＝０．０５４Ｖ となり、ドレイン電流変化量ΔＩd は、 ΔＩd ＝ｇm ×ΔＶGS＝０．２１６Ａ の増加となる。
的な計算例を示す。４ＧＨｚ帯，１６Ｗ出力，Ｒth＝
１．８°Ｃ／Ｗ, ｇm ＝４Ｓのマイクロ波半導体装置
を、ＶDS＝９Ｖ，ＩD ＝４．５Ａ，Ｒg ＝２００Ω，Ｔ
C ＝４０，及び１００°Ｃにて動作させた時、ＴC ＝４
０°Ｃにおいて、ＩG ＝３０μＡ、また、ＴC ＝１００
°Ｃにおいて、ＩG ＝３００μＡとすると、従来回路で
は、ゲートバイアス変化量ΔＶGSは、 ΔＶGS＝Ｒg ×ΔＩG ＝０．０５４Ｖ となり、ドレイン電流変化量ΔＩd は、 ΔＩd ＝ｇm ×ΔＶGS＝０．２１６Ａ の増加となる。
【００２９】一方、図１に示すダイオード１０（ここで
はＧａＡｓショットキーダイオード）として、ｋ＝ΔＶ
f ／ΔＴj ＝−１ｍＶ／°Ｃのものを適用する場合、 ΔＶf ＝ ｋ×ΔＴC ＝ −１×（１００−４０）＝−
６０ｍＶ ΔＩd ＝ ｇm ×ΔＶGS＝ ４×（−０．０６）＝ −
０．２４Ａ すなわち、ドレイン電流変化量は０．２４Ａの減少とな
る。なおＴj はジャンクション温度を示す。
はＧａＡｓショットキーダイオード）として、ｋ＝ΔＶ
f ／ΔＴj ＝−１ｍＶ／°Ｃのものを適用する場合、 ΔＶf ＝ ｋ×ΔＴC ＝ −１×（１００−４０）＝−
６０ｍＶ ΔＩd ＝ ｇm ×ΔＶGS＝ ４×（−０．０６）＝ −
０．２４Ａ すなわち、ドレイン電流変化量は０．２４Ａの減少とな
る。なおＴj はジャンクション温度を示す。
【００３０】従って従来例では０．２１６Ａだけドレイ
ン電流が増加するところが、本発明では、ドレイン電流
は、 ０．２１６−０．２４＝−０．０２４（Ａ） となり、結局、０．０２４Ａの減少となり、上述のよう
な熱暴走を抑制することができる。
ン電流が増加するところが、本発明では、ドレイン電流
は、 ０．２１６−０．２４＝−０．０２４（Ａ） となり、結局、０．０２４Ａの減少となり、上述のよう
な熱暴走を抑制することができる。
【００３１】このように本実施例によれば、ゲートバイ
アス回路の抵抗回路において、ゲート直列抵抗６とゲー
ト端子２との間に直列に温度補償用ダイオード１０を設
けることにより、増幅器を収納するケースの温度が上昇
しても、該温度補償用ダイオード１０の順方向立上がり
電圧Ｖf が小さくなり、この分、ＧａＡｓＦＥＴ１のゲ
ートソース間電圧ＶGSが負の方向に大きくなる、換言す
ればゲートバイアスが深くなるため、上述のようなドレ
イン電流の増大による熱暴走を低減することができる。
また、ゲート電流ＩG が流れることにより、ゲート電圧
ＶG そのものも変化しているが、このゲート電圧ＶG に
対しても、温度補償の効果を果たすことができる。
アス回路の抵抗回路において、ゲート直列抵抗６とゲー
ト端子２との間に直列に温度補償用ダイオード１０を設
けることにより、増幅器を収納するケースの温度が上昇
しても、該温度補償用ダイオード１０の順方向立上がり
電圧Ｖf が小さくなり、この分、ＧａＡｓＦＥＴ１のゲ
ートソース間電圧ＶGSが負の方向に大きくなる、換言す
ればゲートバイアスが深くなるため、上述のようなドレ
イン電流の増大による熱暴走を低減することができる。
また、ゲート電流ＩG が流れることにより、ゲート電圧
ＶG そのものも変化しているが、このゲート電圧ＶG に
対しても、温度補償の効果を果たすことができる。
【００３２】実施例２．次に本実施例２のマイクロ波半
導体装置を図について説明する。図２において、図１と
同一符号は同一または相当部分を示し、上記実施例１と
の違いは、温度補償用ダイオード１０を、電圧分圧抵抗
７とゲート負定電圧源４との間に、直列に接続するよう
にしたものである。
導体装置を図について説明する。図２において、図１と
同一符号は同一または相当部分を示し、上記実施例１と
の違いは、温度補償用ダイオード１０を、電圧分圧抵抗
７とゲート負定電圧源４との間に、直列に接続するよう
にしたものである。
【００３３】このように本実施例２では、温度補償用ダ
イオード１０を、ゲートバイアス回路を構成する電圧抵
抗分圧用の２つの抵抗の一方である電圧分圧抵抗７の他
端と、ゲート負定電圧源４との間に直列に接続すること
により、上記実施例１と同様に、増幅器を収納するケー
スの温度が上昇した場合には、温度補償用ダイオード１
０の順方向立上がり電圧Ｖf が小さくなって、ゲートバ
イアスが深くなり、上記のようにして熱暴走を低減する
ことができる。
イオード１０を、ゲートバイアス回路を構成する電圧抵
抗分圧用の２つの抵抗の一方である電圧分圧抵抗７の他
端と、ゲート負定電圧源４との間に直列に接続すること
により、上記実施例１と同様に、増幅器を収納するケー
スの温度が上昇した場合には、温度補償用ダイオード１
０の順方向立上がり電圧Ｖf が小さくなって、ゲートバ
イアスが深くなり、上記のようにして熱暴走を低減する
ことができる。
【００３４】図３は図６に示す内部整合型ＧａＡｓＦＥ
Ｔの従来例に対し、上記実施例１または２で示した、熱
暴走防止用ダイオード１０を適用した内部整合型ＧａＡ
ｓＦＥＴの一例を示す構成図であり、図３において、既
に説明したのと同様、２はマイクロ波入力端子、１１は
入力整合回路基板、１２は入力整合回路、１３は出力整
合回路基板、１４は出力整合回路、１５はパッケージ、
１７は整合及び接続用ワイヤ、１０は熱暴走防止用ダイ
オード（温度補償用ダイオード）、１６はゲートバイア
ス端子、３はマイクロ波出力端子である。
Ｔの従来例に対し、上記実施例１または２で示した、熱
暴走防止用ダイオード１０を適用した内部整合型ＧａＡ
ｓＦＥＴの一例を示す構成図であり、図３において、既
に説明したのと同様、２はマイクロ波入力端子、１１は
入力整合回路基板、１２は入力整合回路、１３は出力整
合回路基板、１４は出力整合回路、１５はパッケージ、
１７は整合及び接続用ワイヤ、１０は熱暴走防止用ダイ
オード（温度補償用ダイオード）、１６はゲートバイア
ス端子、３はマイクロ波出力端子である。
【００３５】このような構造においては、入力整合回路
１２に温度補償用ダイオード１０の一端をワイヤ１７で
接続し、その他端をパッケージ１５に形成されたゲート
バイアス端子１６に同じくワイヤ１７で接続すること
で、従来回路に比し、特に回路構成を大きく変更するこ
となく、簡単な素子を追加するのみで、容易に上記目的
とする機能を有するマイクロ波増幅器を実現することが
できる。
１２に温度補償用ダイオード１０の一端をワイヤ１７で
接続し、その他端をパッケージ１５に形成されたゲート
バイアス端子１６に同じくワイヤ１７で接続すること
で、従来回路に比し、特に回路構成を大きく変更するこ
となく、簡単な素子を追加するのみで、容易に上記目的
とする機能を有するマイクロ波増幅器を実現することが
できる。
【００３６】
【発明の効果】以上のように、この発明に係るマイクロ
波半導体装置によれば、ゲートバイアス回路を、温度が
高くなるのに伴い電界効果トランジスタに印加される該
ゲートバイアス回路のゲートバイアス電圧が、負の方向
に大きくなるように、該回路中に温度補償用ダイオード
を接続して設け、ゲートバイアス回路を構成する抵抗系
回路において、該温度補償用ダイオードの順方向立上が
り電圧の温度特性を利用して、電界効果トランジスタの
温度が上昇した時にそのゲートバイアスが深くなるよう
にしたので、電界効果トランジスタの温度の上昇により
ゲート電流の増大があっても、ゲートバイアスの変動，
ドレイン電流の増大，これに伴う消費電力の増大が生
じ、その結果チャネル温度が上昇し、これらが正帰還ル
ープを構成して発散することにより、ドレイン電流の熱
暴走を生じ破壊に到るという問題を防止できる効果があ
る。
波半導体装置によれば、ゲートバイアス回路を、温度が
高くなるのに伴い電界効果トランジスタに印加される該
ゲートバイアス回路のゲートバイアス電圧が、負の方向
に大きくなるように、該回路中に温度補償用ダイオード
を接続して設け、ゲートバイアス回路を構成する抵抗系
回路において、該温度補償用ダイオードの順方向立上が
り電圧の温度特性を利用して、電界効果トランジスタの
温度が上昇した時にそのゲートバイアスが深くなるよう
にしたので、電界効果トランジスタの温度の上昇により
ゲート電流の増大があっても、ゲートバイアスの変動，
ドレイン電流の増大，これに伴う消費電力の増大が生
じ、その結果チャネル温度が上昇し、これらが正帰還ル
ープを構成して発散することにより、ドレイン電流の熱
暴走を生じ破壊に到るという問題を防止できる効果があ
る。
【００３７】またこの発明によれば、上記マイクロ波半
導体装置において、上記温度補償用ダイオードを、上記
ゲートバイアス回路を構成する電圧抵抗分圧用の２つの
抵抗の接続点に接続された、上記電界効果トランジスタ
のゲート直列抵抗と、上記電界効果トランジスタのゲー
ト端子との間に直列に接続したので、上記の問題を防止
できるマイクロ波半導体装置を構成できる効果がある。
導体装置において、上記温度補償用ダイオードを、上記
ゲートバイアス回路を構成する電圧抵抗分圧用の２つの
抵抗の接続点に接続された、上記電界効果トランジスタ
のゲート直列抵抗と、上記電界効果トランジスタのゲー
ト端子との間に直列に接続したので、上記の問題を防止
できるマイクロ波半導体装置を構成できる効果がある。
【００３８】またこの発明によれば、上記マイクロ波半
導体装置において、上記温度補償用ダイオードを、上記
ゲートバイアス回路を構成する電圧抵抗分圧用の２つの
抵抗の一端と、該電圧抵抗分圧用の負定電圧電源との間
に、直列に挿入されたものとしたので、上記の問題を防
止できるマイクロ波半導体装置を構成できる効果があ
る。
導体装置において、上記温度補償用ダイオードを、上記
ゲートバイアス回路を構成する電圧抵抗分圧用の２つの
抵抗の一端と、該電圧抵抗分圧用の負定電圧電源との間
に、直列に挿入されたものとしたので、上記の問題を防
止できるマイクロ波半導体装置を構成できる効果があ
る。
【図面の簡単な説明】
【図１】 この発明の実施例１によるマイクロ波半導体
装置のゲートバイアス回路を示す回路図である。
装置のゲートバイアス回路を示す回路図である。
【図２】 この発明の実施例２によるマイクロ波半導体
装置のゲートバイアス回路を示す回路図である。
装置のゲートバイアス回路を示す回路図である。
【図３】 上記ゲートバイアス回路を備えた内部整合型
ＧａＡｓＦＥＴの構成図である。
ＧａＡｓＦＥＴの構成図である。
【図４】 従来のマイクロ波半導体装置のゲートバイア
ス回路を示す回路図である。
ス回路を示す回路図である。
【図５】 従来の他のマイクロ波半導体装置におけるゲ
ートバイアス回路を示す回路図である。
ートバイアス回路を示す回路図である。
【図６】 従来のマイクロ波半導体装置における内部整
合型ＧａＡｓＦＥＴの構成図である。
合型ＧａＡｓＦＥＴの構成図である。
１ ＧａＡｓＦＥＴ、２ ゲート入力端子、３ ドレイ
ン出力端子、４ ゲート負定圧電源、５ ドレイン正定
圧電源、６ ゲート直列抵抗、７，８ ゲートバイアス
分圧用抵抗、９ ゲートバイアス分圧用可変抵抗、１０
温度補償用ダイオード、１１ 入力整合基板、１２
入力整合回路、１３ 出力整合基板、１４ 出力整合回
路、１５ パッケージ、１７ 整合及び接続用ワイヤ。
ン出力端子、４ ゲート負定圧電源、５ ドレイン正定
圧電源、６ ゲート直列抵抗、７，８ ゲートバイアス
分圧用抵抗、９ ゲートバイアス分圧用可変抵抗、１０
温度補償用ダイオード、１１ 入力整合基板、１２
入力整合回路、１３ 出力整合基板、１４ 出力整合回
路、１５ パッケージ、１７ 整合及び接続用ワイヤ。
Claims (3)
- 【請求項１】 ゲートバイアス回路を備えた電界効果ト
ランジスタを含むマイクロ波半導体装置において、 上記ゲートバイアス回路は、温度が高くなるのに伴い上
記電界効果トランジスタに印加される該ゲートバイアス
回路のゲートバイアス電圧が、負の方向に大きくなるよ
うに、該回路中に接続された温度補償用ダイオードを備
えたことを特徴とするマイクロ波半導体装置。 - 【請求項２】 請求項１記載のマイクロ波半導体装置に
おいて、 上記温度補償用ダイオードは、 上記ゲートバイアス回路を構成する電圧抵抗分圧用の２
つの抵抗の接続点に接続された、上記電界効果トランジ
スタのゲート直列抵抗と、上記電界効果トランジスタの
ゲート端子との間に、直列に接続されたものであること
を特徴とするマイクロ波半導体装置。 - 【請求項３】 請求項１記載のマイクロ波半導体装置に
おいて、 上記温度補償用ダイオードは、 上記ゲートバイアス回路を構成する電圧抵抗分圧用の２
つの抵抗の一端と、該電圧抵抗分圧用の負定電圧電源と
の間に、直列に挿入されたものであることを特徴とする
マイクロ波半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6153494A JPH0823237A (ja) | 1994-07-05 | 1994-07-05 | マイクロ波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6153494A JPH0823237A (ja) | 1994-07-05 | 1994-07-05 | マイクロ波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823237A true JPH0823237A (ja) | 1996-01-23 |
Family
ID=15563792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6153494A Pending JPH0823237A (ja) | 1994-07-05 | 1994-07-05 | マイクロ波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823237A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046481A (en) * | 1998-04-09 | 2000-04-04 | Nec Corporation | Transistor for preventing a thermal runaway caused by temperature rise in a bias circuit of the transistor |
| JP2011035446A (ja) * | 2009-07-29 | 2011-02-17 | Toshiba Corp | 高周波電力増幅装置 |
-
1994
- 1994-07-05 JP JP6153494A patent/JPH0823237A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046481A (en) * | 1998-04-09 | 2000-04-04 | Nec Corporation | Transistor for preventing a thermal runaway caused by temperature rise in a bias circuit of the transistor |
| JP2011035446A (ja) * | 2009-07-29 | 2011-02-17 | Toshiba Corp | 高周波電力増幅装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329868B1 (en) | Circuit for compensating curvature and temperature function of a bipolar transistor | |
| US6304130B1 (en) | Bias circuit for depletion mode field-effect transistors | |
| JP2715642B2 (ja) | 半導体集積回路 | |
| JPH0736498B2 (ja) | バツフア回路 | |
| JPH07114332B2 (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| US4760284A (en) | Pinchoff voltage generator | |
| US6633198B2 (en) | Low headroom current mirror | |
| JPS6119134B2 (ja) | ||
| US6696895B2 (en) | Push-pull amplifier | |
| JPH0823237A (ja) | マイクロ波半導体装置 | |
| JPH08242130A (ja) | オペレーショナル・トランスコンダクタンス増幅器 | |
| KR930001294B1 (ko) | 전류미러(current mirror) | |
| JP2849289B2 (ja) | 半導体装置 | |
| JPH08222967A (ja) | Ｆｅｔゲートバイアス回路 | |
| JPH05175747A (ja) | 高出力ｆｅｔ増幅器 | |
| US6268771B1 (en) | Amplifying device | |
| JP3907130B2 (ja) | 改良された出力電圧範囲を有する増幅器 | |
| JP2882329B2 (ja) | 増幅回路 | |
| JP2551387B2 (ja) | 平方根回路 | |
| GB2303752A (en) | Voltage follower bias circuit for GaAs FET | |
| JPS62213406A (ja) | バイアス回路 | |
| JPH0363713A (ja) | 半導体回路 | |
| JP3963251B2 (ja) | 電子回路 | |
| JP2943221B2 (ja) | 半導体装置 | |
| JPH1065464A (ja) | マイクロ波回路 |