JPH08222586A - 半導体チップのダイボンディング方法 - Google Patents

半導体チップのダイボンディング方法

Info

Publication number
JPH08222586A
JPH08222586A JP2675995A JP2675995A JPH08222586A JP H08222586 A JPH08222586 A JP H08222586A JP 2675995 A JP2675995 A JP 2675995A JP 2675995 A JP2675995 A JP 2675995A JP H08222586 A JPH08222586 A JP H08222586A
Authority
JP
Japan
Prior art keywords
semiconductor chip
solder sheet
bonded
heat sink
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2675995A
Other languages
English (en)
Inventor
Motojiro Shibata
元二郎 芝田
Noriyasu Kashima
規安 加島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2675995A priority Critical patent/JPH08222586A/ja
Publication of JPH08222586A publication Critical patent/JPH08222586A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】リードフレーム、ヒートシンク等の被ボンディ
ング部材に半導体チップをはんだシートを用いてダイボ
ンディングする際に、はんだシートの位置ずれによる種
々の弊害を防止することのできる半導体チップのダイボ
ンディング方法を提供する。 【構成】ヒートシンク４の上に載置されたはんだシート
６の複数箇所を先端部が細長い加圧治具７で加圧し、ヒ
ートシンク４の表面に複数の加圧痕８を加圧治具７によ
って形成することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードフレーム、ヒー
トシンク等の被ボンディング部材に半導体チップをダイ
ボンディングする方法に関するものである。
【０００２】
【従来の技術】リードフレーム、ヒートシンク等の被ボ
ンディング部材に半導体チップをダイボンディングする
場合、従来は耐熱性の接着剤を用いて半導体チップを被
ボンディング部材にダイボンディングしている。しかし
ながら、このような方法は半導体チップから被ボンディ
ング部材への熱伝導性が悪いという難点がある。
【０００３】そこで、上記のような難点を解消する方法
として、被ボンディング部材の上にはんだシートを載置
し、このはんだシートを溶かして半導体チップを被ボン
ディング部材にダイボンディングする方法が提案されて
いる。
【０００４】
【発明が解決しようとする課題】上述した方法による
と、半導体チップから被ボンディング部材への熱伝導性
を改善することができるが、次のような問題があった。
すなわち、上述した方法では、半導体チップをはんだシ
ートの上に載置したときにはんだシートの位置がずれて
しまうことがあり、位置ずれを起したはんだシートがイ
ンナリード等に接触して短絡等を引き起こすという難点
があった。
【０００５】本発明は上述した問題点に鑑みてなされた
もので、その目的はリードフレーム、ヒートシンク等の
被ボンディング部材に半導体チップをはんだシートを用
いてダイボンディングする際に、はんだシートの位置ず
れによる種々の弊害を防止することのできる半導体チッ
プのダイボンディング方法を提供しようとするものであ
る。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ために、本発明は、リードフレーム、ヒートシンク等の
被ボンディング部材にはんだシートを用いて半導体チッ
プをダイボンディングする際に、はんだシートを先端部
が先細状に形成された加圧治具で加圧し、はんだシート
を被ボンディング部材に仮圧着することを特徴とするも
のである。
【０００７】
【作用】上記の方法によると、はんだシートを被ボンデ
ィング部材に仮圧着されることになるので、はんだシー
トの上に半導体チップを載置してもはんだシートが位置
ずれを起こすことがない。
【０００８】
【実施例】以下、本発明の一実施例を図１および図２を
参照して説明する。図２は半導体パッケージの一例を示
す図であり、この半導体パッケージ１は半導体チップ２
を有している。この半導体チップ２は回路基板３の中央
部に設けられたヒートシンク４にはんだシートを溶かし
て固着（ダイボンディング）されており、半導体チップ
２で発生した熱はヒートシンク４を通じて放熱フィン５
に伝わるようになっている。
【０００９】上記のような構成において、半導体チップ
２をヒートシンク４にダイボンディングするときには、
図１（ａ）に示すように、ヒートシンク４の表面に厚さ
が５０μｍ程度のはんだシート６を載置する。
【００１０】次に、図１（ｂ）および図１（ｃ）に示す
ように、はんだシート６の複数箇所を先端部が細長い先
細状の加圧治具７で加圧し、ヒートシンク４の表面に複
数の加圧痕８を加圧治具７によって形成する。
【００１１】このようにヒートシンク４の上に載置され
たはんだシート６の複数箇所を先端部が細長い加圧治具
７で加圧し、ヒートシンク４の表面に複数の加圧痕８を
加圧治具７によって形成すると、図１（ｃ）に示すよう
に、はんだシート６の一部が加圧痕８の中に埋め込まれ
た状態となる。したがって、この状態で半導体チップ２
をはんだシート６の上に載置してもはんだシート６が位
置ずれを起こすようなことがなく、はんだシート６の位
置ずれによる種々の弊害を防止することができる。
【００１２】なお、本発明は上述した実施例に限定され
るものではない。例えばヒートシンク４の上にはんだシ
ート６を載置する前に、はんだシート６が載置されるヒ
ートシンク４の表面に、はんだシート６との接合性を高
める目的で金メッキ等を施してもよい。
【００１３】また、ヒートシンク４が比較的硬質の金属
材料で構成されている場合には、ヒートシンク４の上に
はんだシート６を載置する前に、はんだシート６が載置
されるヒートシンク４の表面にヒートシンク４よりも軟
質の金属層を形成してもよい。このようにすれば、加圧
治具７ではんだシート６の複数箇所を加圧した際に加圧
治具７を破損させることなく金属層の表面に加圧痕を容
易に形成することができる。
【００１４】次に、本発明の他の実施例を図３および図
４を参照して説明する。図３は半導体チップ２がダイボ
ンディングされたリードフレーム９を示す図であり、こ
のリードフレーム９のダイパッド部９ａに半導体チップ
２をダイボンディングするときには、図４（ａ）に示す
ように、ダイパッド部９ａの表面に厚さが５０μｍ程度
のはんだシート６を載置する。
【００１５】次に、図４（ｂ）および図４（ｃ）に示す
ように、はんだシート６の複数箇所を先端部が細長い先
細状の加圧治具７で加圧し、ダイパッド部９ａの表面に
複数の加圧痕８を加圧治具７によって形成する。
【００１６】このようにダイパッド部９ａの上に載置さ
れたはんだシート６の複数箇所を先端部が細長い加圧治
具７で加圧し、ヒートシンク４の表面に複数の加圧痕８
を加圧治具７によって形成すると、図４（ｃ）に示すよ
うに、はんだシート６の一部が加圧痕８の中に埋め込ま
れた状態となる。したがって、この状態で半導体チップ
２をはんだシート６の上に載置してもはんだシート６が
位置ずれを起こすようなことがなく、はんだシート６の
位置ずれによる種々の弊害を防止することができる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
リードフレーム、ヒートシンク等の被ボンディング部材
に半導体チップをはんだシートを用いてダイボンディン
グする際に、はんだシートの位置ずれによる種々の弊害
を防止することのできる半導体チップのダイボンディン
グ方法を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体チップのダイボ
ンディング方法を示す図。
【図２】半導体パッケージの一例を示す図。
【図３】本発明の他の実施例に係る半導体チップのダイ
ボンディング方法を示す図。
【図４】半導体チップがダイボンディングされたリード
フレームを示す図。
【符号の説明】
２…半導体チップ ４…ヒートシンク ５…放熱フィン ６…はんだシート ７…加圧治具 ８…加圧痕 ９…リードフレーム

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 リードフレーム、ヒートシンク等の被ボ
    ンディング部材にはんだシートを用いて半導体チップを
    ダイボンディングする際に、前記はんだシートを先端部
    が先細状に形成された加圧治具で加圧し、前記はんだシ
    ートを前記被ボンディング部材に仮圧着することを特徴
    とする半導体チップのダイボンディング方法。
  2. 【請求項２】 請求項１記載の半導体チップのダイボン
    ディング方法において、前記はんだシートを前記被ボン
    ディング部材に載置する際に、前記はんだシートが載置
    される前記被ボンディング部材の表面に金メッキを施す
    ことを特徴とする半導体チップのダイボンディング方
    法。
JP2675995A 1995-02-15 1995-02-15 半導体チップのダイボンディング方法 Pending JPH08222586A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2675995A JPH08222586A (ja) 1995-02-15 1995-02-15 半導体チップのダイボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2675995A JPH08222586A (ja) 1995-02-15 1995-02-15 半導体チップのダイボンディング方法

Publications (1)

Publication Number Publication Date
JPH08222586A true JPH08222586A (ja) 1996-08-30

Family

ID=12202218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2675995A Pending JPH08222586A (ja) 1995-02-15 1995-02-15 半導体チップのダイボンディング方法

Country Status (1)

Country Link
JP (1) JPH08222586A (ja)

Similar Documents

Publication Publication Date Title
JPH0394459A (ja) 半導体装置およびその製造方法
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JP3663295B2 (ja) チップスケールパッケージ
JPH08222586A (ja) 半導体チップのダイボンディング方法
JP2006237503A (ja) 半導体装置およびその製造方法
JP4585147B2 (ja) 半導体装置
JP3022910B2 (ja) 半導体装置の製造方法
JPH05291260A (ja) バンプ形成方法
JP3445687B2 (ja) 半導体チップの実装方法
JP3064843B2 (ja) チップのボンディング方法
JPH01231333A (ja) 半導体装置の製造方法
JP2575996Y2 (ja) ワイヤボンディング用パッド
JPH0747868Y2 (ja) チップボンディングまたはワイヤボンディング工程におけるリードフレーム押さえ
KR0137067B1 (ko) 히트싱크 내장형 패키지 제조방법
KR100229223B1 (ko) 리드 온 칩형 반도체 패키지
JPH07283265A (ja) ボンディング用加熱装置
JPH09223767A (ja) リードフレーム
JP2552158Y2 (ja) リードフレーム
JPH0310670Y2 (ja)
JP2564595B2 (ja) 半導体装置の製造方法
JPS63117436A (ja) フイルムキヤリア
JPH0845995A (ja) 半導体実装基板
JP2008218703A (ja) 半導体装置及びその製造方法
JPS6180843A (ja) 半導体装置
JPH11204715A (ja) 半導体装置およびその製造方法