JPH08215389A - パチンコ機におけるデータ伝送装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 図柄表示部上のチラツキや表示の歪みを防止
し、ノイズによるコマンドデータの転送ミスが防止で
き、常時鮮明な画面表示を可能とする。 【構成】 制御データ時分割転送手段により、メイン制
御部１からサブ制御部６に対して転送され、遊技態様に
応じた図柄の表示内容を指令するコマンドデータを複数
に分割し、各分割されたコマンドデータを時分割によっ
て転送することにより、１回のデータ転送に要する時間
が短くする。データチェック手段により、転送されたコ
マンドデータを転送前のコマンドデータに対してチェッ
クすることにより、正常と判定された場合に限って、受
信したコマンドデータ全体を記憶し、ノイズによる影響
を受け、転送されたコマンドデータに雑音が混入すると
いった場合には、異常データとして破棄する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パチンコ機において配
備されたメイン制御部及びサブ制御部間において、メイ
ン制御部からサブ制御部に対して送信される制御コマン
ドデータの伝送を行うパチンコ機におけるデータ伝送装
置に関するものである。

【０００２】

【従来の技術】パチンコ遊技機においては、例えば、図
柄表示装置を設け、その表示画面において、複雑な表示
動作を行わせたり、遊技態様に応じて数種類の表示画面
を切り換え動作を行わせたりすることにより、遊技者の
多様な趣向を満たすようにしている。このようなパチン
コ遊技機にあっては、パチンコ機のパチンコ遊技全体に
関わる制御を行うためのメイン制御部のみでは、パチン
コ機に配備された各駆動制御要素を全て制御することが
メイン制御部の処理タイミングやメモリの記憶容量に制
限があって困難であるため、駆動制御要素毎に専用のサ
ブ制御部が配備されており、メイン制御部から制御信号
並びに出力データからなる制御用のコマンドデータをサ
ブ制御部に転送し、前記制御用のコマンドデータに応じ
てサブ制御部により駆動制御要素を制御駆動するように
している。

【０００３】メイン制御部から転送される制御用のコマ
ンドデータは、例えば、サブ制御部が図柄表示装置であ
る場合には、パチンコ機における遊技状況を示すステー
タスデータ及び図柄表示装置に複数設定されている各図
柄表示部に表示する図柄の種類並びに表示位置を示す各
データ等である。

【０００４】また、ステータスデータは、例えば、パチ
ンコ機における、遊技が開始される前の遊技待機中、遊
技中、図柄変動が開始される前の図柄変動待機中、図柄
変動中、複数ある図柄表示部のうちの変動中の１つの図
柄表示部を残して他の図柄表示部において停止された図
柄の組み合わせが大当たりとなる組み合わせに一致する
遊技状態（以下、リーチという）、図柄表示部において
大当たりが発生した場合の大当たり中、大当たりとなっ
た場合に限り、遊技者に利益を付与するべく配設された
入賞装置の開閉動作等の大当たり動作の内容を示す大当
たり動作情報、入賞装置への入賞個数並びに入賞装置の
開閉動作回数といった内容のものである。

【０００５】このように、メイン制御部からサブ制御部
に転送される制御用のコマンドデータは、例えば、図柄
表示部の数が増えたり、パチンコ機の遊技状況によって
表示を切り替えるような場合には、コマンドデータのデ
ータ量が必然的に大きくなる。

【０００６】従来のメイン制御部とサブ制御部との間に
おけるコマンドデータの伝送は、図１８のタイミングチ
ャートに示すように、メイン制御部側からＷＲ信号を出
力し、サブ制御部側のＲＥＡＤＹ信号をメイン制御部側
が受けたときにコマンドデータを一回の出力処理で転送
している。また、送信側であるメイン制御部からのデー
タ出力タイミングに受信側であるサブ制御部の受信タイ
ミングを合わせなければならないため、サブ制御部側に
おいて図柄表示駆動処理以外にコマンドデータ受信のた
めの待ち時間が設定されており、サブ制御部が待ち時間
の間にメイン制御部からのＷＲ信号並びにコマンドデー
タを受信できるよう構成されている。

【０００７】しかしながら、前述のように図柄表示装置
において実行する表示駆動処理が複雑化すればする程、
コマンドデータのデータ量が大きくなるため、前記待ち
時間を長く設定する必要があり、また、図柄表示装置の
表示駆動時間が長い場合には、サブ制御部側の表示駆動
処理に要する処理時間がメイン制御部側のデータ出力タ
イミングの処理サイクルより長くなったりするといった
ことが起こり、この場合には、送受信のタイミングがズ
レることとなり、図柄表示部上にチラツキが発生した
り、表示に歪みを生じたりする。さらに、ノイズによる
影響を受けて転送されたコマンドデータに雑音が混入す
るといった場合には、例えば、大当たりを成立させる乱
数がメイン制御部において抽出されたにもかかわらず、
図柄表示部において外れ図柄が表示されてしまうといっ
た不具合が起こる場合がある。

【０００８】

【発明が解決しようとする課題】本発明の目的は、図柄
表示部上のチラツキや表示の歪みを防止することが可能
であって、ノイズによるコマンドデータの転送ミスが防
止でき、常時鮮明な画面表示を可能とするパチンコ機に
おけるデータ伝送装置を提供することにある。

【０００９】

【課題を解決するための手段】本発明のパチンコ機にお
けるデータ伝送装置は、上記課題を解決するために、パ
チンコ機のパチンコ遊技全体に関わる制御を行うための
メイン制御部と、前記パチンコ機が備えた図柄表示装置
に配備されると共に前記メイン制御部からの制御信号に
応じて前記図柄表示装置を表示駆動制御するためのサブ
制御部と、前記メイン制御部とサブ制御部との間で、前
記メイン制御部から前記サブ制御部に対して転送され、
遊技態様に応じた図柄の表示内容を指令するコマンドデ
ータを複数に分割し、各分割されたコマンドデータを時
分割によって転送する制御データ時分割転送手段と、前
記転送されたコマンドデータを転送前のコマンドデータ
に対してチェックするデータチェック手段とを設けたこ
とを特徴とする。

【００１０】

【作用】メイン制御部は、パチンコ機のパチンコ遊技全
体に関わる制御を行うと共にサブ制御部に対し、遊技態
様に応じた図柄の表示内容を指令するコマンドデータを
制御データ時分割転送手段を介して転送する。パチンコ
機が備えた図柄表示装置に配備されたサブ制御部は、メ
イン制御部からの制御信号に応じて、即ち、コマンドデ
ータに応じて図柄表示装置を表示駆動制御する。制御デ
ータ時分割転送手段は、コマンドデータを複数に分割
し、各分割されたコマンドデータを時分割によって転送
する。制御データ時分割転送手段により、コマンドデー
タを複数に分割し、各分割されたコマンドデータを時分
割よって転送することによって、図柄表示装置の表示駆
動時間が長い場合であっても、メイン制御部側のデータ
出力タイミングの処理サイクルに、サブ制御部側におけ
るコマンドデータ受信のための待ち時間内に送受信のタ
イミングを同期させることを可能とし、図柄表示部上の
チラツキや表示の歪みの防止を実現する。

【００１１】データチェック手段は、転送されたコマン
ドデータを転送前のコマンドデータに対してチェックす
る。データチェック手段によって転送されたコマンドデ
ータを転送前のコマンドデータに対してチェックするこ
とにより、ノイズによるコマンドデータの転送ミスの防
止を可能とする。

【００１２】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、実施例におけるパチンコ機におけるデー
タ伝送装置の要部を示すブロック図である。パチンコ機
のパチンコ遊技全体に関わる制御を行うためのメイン制
御部１は、制御処理実行手段としてのメインＣＰＵ２
と、メインＣＰＵ２が実行するためのパチンコ遊技全体
に関わる制御プログラムが格納されているＲＯＭ３と、
随時読み出しおよび書き込みが可能なＲＡＭ４と、メイ
ンＣＰＵ２が周辺機器との間でデータ通信を行うための
通信インタフェース５とにより構成されている。なお、
メインＣＰＵ２には、メインＣＰＵ２のための電源（図
示せず）やメインＣＰＵ２の処理サイクルを規定するク
ロック回路（図示せず）が接続されている。

【００１３】また、図１に示すサブ制御部６は、パチン
コ機が備えた図２に示す図柄表示装置７側に配備され、
メイン制御部１からの制御信号並びにコマンドデータに
応じて図柄表示装置７の各表示駆動手段を表示駆動制御
する処理実行手段としてのサブＣＰＵ８と、サブＣＰＵ
８が実行するための各表示駆動手段の表示駆動に関する
制御プログラム並びにメイン制御部１とのデータ通信に
関する制御プログラムが格納されているＲＯＭ９と、随
時読み出しおよび書き込みが可能なＲＡＭ１０と、制御
信号を出力するための出力ポート１１と、各表示駆動手
段の一部を構成する特別図柄表示部１７を表示駆動する
ためのコモン１出力回路１２乃至コモン４出力回路１５
並びにＬＥＤ信号出力回路１６とを備えている。なお、
サブＣＰＵ８には、サブＣＰＵ８のための電源（図示せ
ず）やサブＣＰＵ８の処理サイクルを規定するクロック
回路（図示せず）が接続されている。

【００１４】図１において、サブ制御部６のサブＣＰＵ
８は、メイン制御部１の通信インタフェース５を介して
メインＣＰＵ２と通信接続され、メインＣＰＵ２から出
力された制御信号並びにコマンドデータが通信インタフ
ェース５を介してサブＣＰＵ８に入力されるよう構成さ
れている。なお、データ伝送ラインは、８本の信号線で
構成され、８ビットデータがパラレルに伝送される。

【００１５】また、特別図柄表示部１７は、縦１４行×
横３２列に配列されたドットマトリクスＬＥＤにより構
成され、さらに特別図柄表示部１７は、左，中，右特別
図柄表示部１７ａ，１７ｂ，１７ｃの３つに区分されて
いる。サブ制御部６におけるサブＣＰＵ８の出力ポート
１１には、各コモン１出力回路１２乃至コモン４出力回
路１５並びにＬＥＤ信号出力回路１６が接続されると共
に、特別図柄表示部１７が各コモン１出力回路１２乃至
コモン４出力回路１５並びにＬＥＤ信号出力回路１６に
接続され、サブＣＰＵ８からの制御出力により各コモン
１出力回路１２乃至コモン４出力回路１５の出力並びに
ＬＥＤ信号出力回路１６の出力を切り換えることによ
り、左，中，右特別図柄表示部１７ａ，１７ｂ，１７ｃ
に図柄を表示駆動するよう構成されている。

【００１６】なお、メイン制御部１からサブ制御部６に
対して転送され、遊技態様に応じた図柄の表示内容を指
令するコマンドデータを複数に分割し、各分割されたコ
マンドデータを時分割よって転送する請求項１に記載の
制御データ時分割転送手段は、メイン制御部１のＲＯＭ
３に格納されている制御プログラムの一部である。ま
た、メイン制御部１から転送されたコマンドデータを転
送前のコマンドデータに対してチェックするデータチェ
ック手段は、サブ制御部６のＲＯＭ９に格納されている
制御プログラムの一部である。

【００１７】図２は、実施例のパチンコ機に配備された
遊技盤１８を一部省略して示す正面図である。遊技盤面
の略中央には、特別図柄表示部１７を備えた図柄表示装
置７が配設され、図柄表示装置７の下方には、特別図柄
表示部１７における図柄の変動を開始させるための始動
口１９を有する普通電動役物２０が配設され、普通電動
役物２０の左右にはゲート２１，２２がそれぞれ配設さ
れ、遊技盤１８面の下部には、ソレノイド（図示を省
略）により開閉動作される大入賞口２３を備えた入賞装
置ユニット２４が配設されている。

【００１８】図柄表示装置７は、その表示装置本体２５
の中央に、左，中，右特別図柄表示部１７ａ，１７ｂ，
１７ｃにより構成された特別図柄表示部１７を備え、特
別図柄表示部１７の上部側には、普通電動役物２０の始
動口１９への入賞記憶状態を最大４個まで表示する特別
図柄記憶数表示ＬＥＤ２６が配備され、表示装置本体２
５の上部には、２つの７セグメントにより構成された
左，右普通図柄表示部２７ａ，２７ｂを有する普通図柄
表示器２８が配設され、普通図柄表示器２８の上部には
ゲート２１，２２への遊技球の通過記憶を最高４回迄表
示する普通図柄記憶数表示ＬＥＤ２９が配備されてい
る。

【００１９】また、入賞装置ユニット２４の中央には、
可動扉３０がその下端側を揺動自在に軸支され、該可動
扉３０がソレノイドによりその上端側を前方に向けて移
動された時に開成される大入賞口２３の内部中央には、
特別の入賞領域である特定領域３１が設けられ、大入賞
口２３の内部右方には、大入賞口２３への入賞球数を表
示する大入賞口入賞数表示ＬＥＤ３２が配備され、大入
賞口２３の内部左方には、可動扉３０の開成動作による
大入賞口２３の開放回数を表示する開放回数表示ＬＥＤ
３３が配設されている。

【００２０】なお、普通電動役物２０の奥方、大入賞口
２３の奥方、特定領域３１及び左右のゲート２１，２２
の奥方には、入賞検出手段並びに遊技球検出手段として
の始動口入賞検出スイッチＳＷ１、大入賞口入賞検出ス
イッチＳＷ２、特定領域通過検出スイッチＳＷ３及びゲ
ート通過検出スイッチＳＷ４がそれぞれ配備されてい
る。また、遊技盤１８面には、従来と同様、普通入賞口
や遊技状況に応じて点灯駆動される装飾用の各表示灯が
配設されているが、図示を省略している。

【００２１】また、図３は、サブ制御部８における各表
示手段の接続を示すブロック図であり、サブ制御部８に
は、図１に示す左，中，右特別図柄表示部１７ａ，１７
ｂ，１７ｃの他に、各表示駆動回路３４乃至３９を介し
て左，右普通図柄表示部２７ａ，２７ｂを有する普通図
柄表示器２８、普通図柄記憶数表示ＬＥＤ２９、大入賞
口入賞数表示ＬＥＤ３２及び開放回数表示ＬＥＤ３３が
それぞれ接続され、これら各表示手段はサブＣＰＵ８に
より個別にまたは同時に表示駆動されるよう構成されて
いる。

【００２２】次に、図２に示す遊技盤１８面におけるパ
チンコ遊技の概略を説明する。遊技球が始動口１９に入
賞すると、図柄表示装置７の特別図柄表示部１７の図柄
変動が開始される。なお、始動口１９への遊技球の入賞
があると、図３のメイン制御部１は大当たり判定用乱数
の値を記憶する。特別図柄表示部１７の変動中における
始動口１９への遊技球の入賞は最高４回迄記憶され、そ
の記憶数が特別図柄記憶数表示ＬＥＤ２６によって個数
点灯されて表示される。

【００２３】特別図柄表示部１７の図柄変動は、図柄変
動の開始後、左特別図柄表示部１７ａ、右特別図柄表示
部１７ｃ、中特別図柄表示部１７ｂの順で停止表示され
る。各特別図柄表示部１７ａ，１７ｃ，１７ｂに表示さ
れる図柄の種類は、表１並びに表２に示す通りであっ
て、メイン制御部１において、各特別図柄表示部１７
ａ，１７ｃ，１７ｂに表示するべき図柄に対応した各特
別図柄データを作成し、左特別図柄、右特別図柄、中特
別図柄の全てが同一図柄となる大当たり特別図柄データ
と、左特別図柄と右特別図柄とが一致し、中特別図柄だ
けが異なるリーチ図柄データと、左特別図柄、右特別図
柄、中特別図柄の全てが異なる外れ特別図柄データとに
区分し、各々の特別図柄データをそれぞれ別々に記憶し
ている。

【００２４】

【表１】

【００２５】

【表２】 メイン制御部１は、各特別図柄表示部１７ａ，１７ｃ，
１７ｂの図柄の停止表示を行う際に、大当たり判定用乱
数の値が大当たりに関するものであるか否か、リーチの
みに関するものであるか否か、外れであるか否かをそれ
ぞれ判別することにより、停止表示する各特別図柄デー
タを区分して記憶しておいた大当たり特別図柄データ、
リーチ図柄データ並びに外れ特別図柄データのうちより
選択する。なお、特別図柄表示部１７において選択され
た図柄が表示される。

【００２６】特別図柄表示部１７において大当たりが発
生すると、遊技者に特に有利となる特別遊技状態が付与
され、図２の入賞表示ユニット２４の可動扉３０がソレ
ノイドにより所定時間の間開成動作され、大入賞口２３
が開放される。大入賞口２３に遊技球すると、大入賞口
２３への入賞球数が大入賞口入賞数表示ＬＥＤ３２によ
って数字表示される。大入賞口２３への遊技球の入賞
は、所定の開放時間の間において一定個数、例えば１０
個迄であり、１０個目の入賞を以て可動扉３０が閉成動
作され、大入賞口２３が閉成される。

【００２７】また、大入賞口２３の開放中、大入賞口２
３に入賞した遊技球が、大入賞口２３内の特定領域３１
を通過すると、特定領域３１への遊技球通過がメイン制
御部１に記憶され、大入賞口２３の閉成後、再び、所定
時間の間大入賞口２３が開放される。この大入賞口２３
の開放回数は、メイン制御部１においてカウントされて
おり、開放回数表示ＬＥＤ３３によって数字表示され
る。なお、大入賞口２３の開放回数は、最高１６回迄で
あり、１６回目の大入賞口２３の閉成を以て、遊技者に
特に有利となる特別遊技状態が終了する。

【００２８】また、図２のゲート２１，２２は、図柄表
示装置７の普通図柄表示器２８の図柄変動開始のための
始動ゲートであり、遊技球がゲート２１，２２のうちの
いずれかを通過すると、普通図柄表示器２８の左普通図
柄表示部２７及び右普通図柄表示部２７ｂが図柄変動を
開始する。なお普通図柄表示器２８の変動中におけるゲ
ート２１，２２への遊技球の通過は最高４回迄記憶さ
れ、その記憶数が普通図柄記憶数表示ＬＥＤ２９によっ
て個数点灯されて表示される。

【００２９】普通図柄表示器２８の図柄変動は、図柄変
動の開始後、左普通図柄表示部２７ａ、右普通図柄表示
部２７ｂの順で停止表示される。各普通図柄表示部２７
ａ，２７ｂに表示される図柄の種類は、表３に示す通り
である。

【００３０】

【表３】 普通図柄表示器２８において停止表示された左普通図柄
と右特別図柄とが同一図柄となると当たりとなり、普通
電動役物２０の始動口１９が所定時間拡開駆動され、始
動口１９への遊技球の入賞確率が増大する。

【００３１】遊技盤１８面におけるパチンコ遊技に関わ
る各データは、メイン制御部１において個別に記憶さ
れ、メイン制御部１は、図１並びに図３に示すように、
各データに応じてサブ制御部６に制御信号並びにコマン
ドデータを転送する。サブ制御部６は、メイン制御部１
からの制御信号並びにコマンドデータを受け、これに応
じて各表示手段を表示駆動する。

【００３２】次に、メイン制御部１からサブ制御部６へ
のコマンドデータの転送について説明する。メイン制御
部１からサブ制御部６へ送られるコマンドデータは、図
４に示すように、全体としてＣＯＭ１乃至ＣＯＭ１２の
１２個からなり、ＣＯＭ１乃至ＣＯＭ１２のそれぞれ
は、各１バイト（８ビット）の大きさであり、コマンド
データ全体では１２バイトである。

【００３３】メイン制御部１からサブ制御部６へは、表
４に示すように、全体として１２バイトの大きさをもつ
コマンドデータが、ＣＯＭ１〜ＣＯＭ３、ＣＯＭ４〜Ｃ
ＯＭ６、ＣＯＭ７〜ＣＯＭ９、ＣＯＭ１０〜ＣＯＭ１２
の順序で３バイトずつ４回に分割されて転送される。

【００３４】

【表４】 図５は、各回の転送フォーマットを示しており、１回に
転送される転送データの大きさは４バイトである。各回
の転送データの先頭部分１バイトには、例えば１回目、
２回目…というように転送順序を表すヘッダが付与さ
れ、転送データの後ろ部分３バイトに各回に転送される
分割されたコマンドデータの３バイトが付加される。

【００３５】次に、各ＣＯＭ１乃至ＣＯＭ１２の内容に
ついて順次説明する。ＣＯＭ１の内容は表５に示す通り
であるので詳細な説明は省略するが、表１に示すノーマ
ルリーチは、大当たりが通常確率で発生するモードであ
り、スーパーリーチは、ノーマルリーチよりもやや高い
確率で大当たりが発生するモードであり、スペシャルリ
ーチは、スーパーリーチよりもさらに高い確率で大当た
りが発生するモードである。ＣＯＭ１は、主として、パ
チンコ機の遊技状態を表すフラグ類やステータスデータ
である。

【００３６】

【表５】 ＣＯＭ２は、７ビット〜４ビットが大入賞口２３の開放
回数を表す数値データであり、３ビット〜０ビットが大
入賞口２３への入賞個数を表す数値データである。

【００３７】ＣＯＭ３は、７ビット〜４ビットが普通図
柄に関する記憶数を表す数値データであり、３ビット〜
０ビットが特別図柄に関する記憶数を表す数値データで
ある。

【００３８】ＣＯＭ４は、左特別図柄の図柄データ（０
〜１３）を表す数値データであり、ＣＯＭ５は、左特別
図柄の表示位置データ（０〜２９）を表す数値データで
ある。また、ＣＯＭ６は、左普通図柄の停止データ（０
〜５）を表す数値データである。

【００３９】ＣＯＭ７は、右特別図柄の図柄データ（０
〜１３）を表す数値データであり、ＣＯＭ８は、右特別
図柄の表示位置データ（０〜２９）を表す数値データで
ある。また、ＣＯＭ９は、右普通図柄の停止データ（０
〜５）を表す数値データである。

【００４０】ＣＯＭ１０は、中特別図柄の図柄データ
（０〜１４）を表す数値データであり、ＣＯＭ１１は、
中特別図柄の表示位置データ（０〜２９）を表す数値デ
ータである。

【００４１】ＣＯＭ１２は、転送されたコマンドデータ
全体を転送前のコマンドデータに対してチェックするデ
ータチェックのためのチェックサムデータであり、ＣＯ
Ｍ１からＣＯＭ１１までを加算して得られる加算データ
である。

【００４２】図６は、メイン制御部１からサブ制御部６
へのコマンドデータの時分割による転送タイミングを示
すタイミングチャートであり、３バイトずつ４分割され
た分割コマンドデータが２ｍｓ毎にメイン制御部１から
サブ制御部６に転送される。

【００４３】また、図７は、各回におけるメイン制御部
１からサブ制御部６への分割コマンドデータの転送タイ
ミングを示すタイミングチャートである。図１における
メイン制御部１の動作について説明すると、まず、メイ
ンＣＰＵ２は、通信インタフェース５を介してサブＣＰ
Ｕ８に割込み信号を出力する。割込み信号がサブＣＰＵ
８に入力されると、サブＣＰＵ８は、特別図柄表示部１
７の表示駆動処理を一時中断し、メイン制御部１側から
のコマンドデータの入力処理に移行する。

【００４４】メインＣＰＵ２は、割込み信号と同時に、
図７に示すように、ＣＥ信号（チップセレクト）をロー
レベルにすると共に、１回分の分割コマンドデータの転
送を行う。即ち、図５に示すような転送データがヘッ
ダ、ＣＯＭ１、ＣＯＭ２、ＣＯＭ３の順にシリアル転送
され、このシリアル転送される分割コマンドデータと並
行して、３０μｓの間隔をおいてヘッダに対応してＷＲ
信号（書き込み信号）が２５μｓ間出力され、次いで３
０μｓの間隔をおいて、ＣＯＭ１に対応してＷＲ信号が
２５μｓ間出力され、再度３０μｓの間隔をおいて、Ｃ
ＯＭ２に対応してＷＲ信号が２５μｓ間出力され、さら
に３０μｓの間隔をおいて、ＣＯＭ３に対応してＷＲ信
号が２５μｓ間出力される。

【００４５】１回目の分割コマンドデータの転送が終了
した時点から２ｍｓ後、前記と同様にして２回目の分割
コマンドデータの転送が行われ、ＣＯＭ４〜ＣＯＭ６ま
での分割コマンドデータがメイン制御部１からサブ制御
部６に転送され、２回目の分割コマンドデータの転送が
終了した時点から２ｍｓ後、ＣＯＭ７〜ＣＯＭ９までの
分割コマンドデータがメイン制御部１からサブ制御部６
に転送され、３回目の分割コマンドデータの転送が終了
した時点から２ｍｓ後、ＣＯＭ10〜ＣＯＭ12までの分割
コマンドデータがメイン制御部１からサブ制御部６に転
送されて、コマンドデータ全体の転送が完了することと
なる。

【００４６】次に、ＲＯＭ３に格納された制御プログラ
ムの一部である図８乃至図１３のフローチャートを参照
してメイン制御部１におけるメインＣＰＵ２によるコマ
ンドデータの分割転送処理について説明する。なお、メ
インＣＰＵ２は、図示しないパチンコ遊技に関する各処
理と略並列的に分割転送処理を所定の処理周期で繰り返
し行うものである。

【００４７】メインＣＰＵ２は、分割転送処理を開始す
ると、まず、図６のタイミングチャートに記されたよう
な分割転送処理の基本的周期となる１ｍｓの処理周期を
セットする処理時間設定タイマＴｍの値が０であるか否
かを判別する（ステップａ１）。なお、電源投入直後の
初期化処理（図示を省略）により、処理時間設定タイマ
Ｔｍの値が０となっているので、メインＣＰＵ２は、ス
テップａ２に移行する。

【００４８】ステップａ２に移行したメインＣＰＵ２
は、次いで分割転送処理に関する処理フラグＦ１の値が
未処理を規定する値０となっているか否かを判別する
（ステップａ２）。前記と同様に、処理フラグＦ１の値
も電源投入直後の初期化処理により０となっているの
で、メインＣＰＵ２は、ステップａ３に移行する。

【００４９】メインＣＰＵ２は、ステップａ３に移行す
ると、まず、処理フラグＦ１に１をセットして分割転送
処理の開始を記憶し（ステップａ３）、ステップａ４乃
至ステップａ６の分割転送処理の新規開始初期条件セッ
トのための処理に移行する。

【００５０】ステップａ４において、メインＣＰＵ２
は、図６に示すように、例えば、１回目、２回目…とい
うように分割されたコマンドデータの転送回数をカウン
トする回数カウンタＣ１の値を０クリアし（ステップａ
４）、次に、チェックサムの算出のために加算的に使用
するチェックサムレジスタｃｈＲを０クリアし（ステッ
プａ５）、次いで、各コマンド、即ち、ＣＯＭ１〜ＣＯ
Ｍ１２のインデックスとして使用するインデックスレジ
スタｉに初期値１をセットし（ステップａ６）、ステッ
プａ７乃至ステップａ１４の各回における初期条件セッ
トのための処理に移行する。

【００５１】メインＣＰＵ２はステップａ７に移行する
と、まず、初期条件設定識別フラグＦ２に１をセットし
て図７に示す各回のデータ転送における初期条件の設定
の処理開始を記憶する。次いで、メインＣＰＵ２は、割
込み信号出力フラグをセットし（ステップａ８）、ＣＥ
信号出力フラグをセットし（ステップａ９）、ＷＲ信号
出力フラグをクリアし（ステップａ１０）、ステップａ
１１に移行する。

【００５２】ステップａ１１においてメインＣＰＵ２
は、図７に示すタイミングチャートに示すＷＲ信号の切
り換えタイミング時間（３０μｓ並びに２５μｓ）が交
互にセットされるＷＲ信号切り換えタイマＷＲＴにＷＲ
信号のオフ時間である３０μｓをセットし（ステップａ
１１）、ステップａ１２に移行する。

【００５３】メインＣＰＵ２は、ステップａ１２に移行
すると、大きさ１バイトの出力バッファＯＵＴに、今回
分の転送する分割コマンドデータに対応するヘッダ（こ
の場合には１回目を表す値）をセットし（ステップａ１
２）、図７のタイミングチャートに示す２５０μｓの時
間内における出力バッファＯＵＴにセットされるデータ
のセット回数をカウントするセット回数カウンタＣ２に
初期値１をセットし（ステップａ１３）、図７のタイミ
ングチャートにおける４回目に出力されるＷＲ信号のオ
ン信号からオフ信号に切り換える時点でセットされる出
力完了フラグをクリアし（ステップａ１４）、各回にお
ける初期条件セットのための処理を終えてステップａ１
５に移行する。

【００５４】ステップａ１５においては、出力処理が行
われ、ステップａ８、ステップａ９、ステップａ１０及
びステップａ１２でそれぞれセットした割込み信号、Ｃ
Ｅ信号及びＷＲ信号のオフ信号と出力バッファＯＵＴの
値がメインＣＰＵ２の出力ポート（図示を省略）から出
力され、これらの制御信号並びに転送データは、通信イ
ンタフェース５を介してサブＣＰＵ８の入力ポート（図
示を省略）に入力される。この結果、サブＣＰＵ８は、
割込み信号が入力されることにより、図３の各表示手段
に関する表示駆動処理を中断し、メインＣＰＵ２から転
送されるデータの入力処理に移行することとなる。

【００５５】ステップａ１５の処理後、メインＣＰＵ２
は、ステップａ１６に移行し、タイマ減算処理を行う。
タイマ減算処理においては、処理時間設定タイマＴｍ並
びにＷＲ信号切り換えタイマＷＲＴの各値が０でない場
合に限って各値が１つデクリメントされる。メインＣＰ
Ｕ２は、ステップａ１６の処理を終えると、今回周期の
分割転送処理を終える。なお、メインＣＰＵ２は、この
後パチンコ遊技に関する各処理へと移行する。

【００５６】次周期の分割転送処理にあっては、処理時
間設定タイマＴｍの値は０のままであり、処理フラグＦ
１の値が１となっている結果、メインＣＰＵ２は、ステ
ップａ１、ステップａ２の判別後ステップａ１７に移行
し、初期条件設定識別フラグＦ２の値が０であるか否か
を判別するが、前回周期のステップａ７の処理によって
初期条件設定識別フラグＦ２に１がセットされている結
果、メインＣＰＵ２は偽と判別し、ステップａ１８に移
行する。

【００５７】メインＣＰＵ２は、ステップａ１８に移行
すると、割込み信号出力フラグをクリアし（ステップａ
１８）、次いで、ステップａ１９に移行し、ＷＲ信号切
り換えタイマＷＲＴの値が０であるか否かを判別し、Ｗ
Ｒ信号切り換えタイマＷＲＴがセットされた直後である
ため偽と判別し、ステップａ１５の出力処理を行うこと
により割込み信号の出力をオフにし、ステップａ１６に
移行してタイマ減算処理を行い、今回周期の分割転送処
理を終える。

【００５８】次周期以降の処理においては、メインＣＰ
Ｕ２は、ＷＲ信号切り換えタイマＷＲＴにセットされた
ＷＲ信号のオフ時間（３０μｓ）が経過するまでの間、
ステップａ１、ステップａ２、ステップａ１７、ステッ
プａ１８、ステップａ１９およびステップａ１５の出力
処理並びにステップａ１６のタイマ減算処理（以下、処
理ループＡという）を処理周期で繰り返す。

【００５９】そして、ＷＲ信号のオフ時間（３０μｓ）
が経過すると、ＷＲ信号切り換えタイマＷＲＴの値が０
となり、メインＣＰＵ２は、ステップａ１９を真と判別
後、ステップａ２０に移行し、ＷＲ信号出力フラグがセ
ットされているか否かを判別する。ＷＲ信号のオフ時間
（３０μｓ）が経過した時点では、ステップａ１０によ
りＷＲ信号出力フラグがクリアされているため、メイン
ＣＰＵ２はステップａ２１へ移行する。

【００６０】次いで、メインＣＰＵ２は、出力完了フラ
グがセットされているか否かを判別するが（ステップａ
２１）、ステップａ１４により出力完了フラグはクリア
されているので偽と判別し、ステップａ２２に移行す
る。メインＣＰＵ２は、ＷＲ信号出力フラグをセットし
（ステップａ２２）、次いで、ＷＲ信号切り換えタイマ
ＷＲＴにＷＲ信号のオン時間（２５μｓ）をセットし
（ステップａ２３）、ステップａ１５の出力処理並びに
ステップａ１６のタイマ減算処理を行い、今回周期の分
割転送処理を終える。

【００６１】ステップａ１５の出力処理が行われる結
果、ヘッダに関するＷＲ信号がサブＣＰＵ８に入力さ
れ、サブＣＰＵ８はヘッダを読み込むこととなる。

【００６２】次周期以降の処理においては、図７のタイ
ミングチャートに示すように、メインＣＰＵ２は、ＷＲ
信号のオン時間（２５μｓ）が経過するまでの間、前記
処理ループＡを処理周期で繰り返す。

【００６３】そして、ＷＲ信号のオン時間（２５μｓ）
が経過すると、ＷＲ信号切り換えタイマＷＲＴの値が０
となり、メインＣＰＵ２は、ステップａ１９の判別後、
ステップａ２０に移行し、ＷＲ信号出力フラグがセット
されているか否かを判別する。

【００６４】ＷＲ信号のオン時間（２５μｓ）が経過し
た時点では、ステップａ２２によりＷＲ信号出力フラグ
がセットされているため、メインＣＰＵ２はステップａ
２４へ移行し、ＷＲ信号出力フラグをクリアし（ステッ
プａ２４）、次いで、ＷＲ信号切り換えタイマＷＲＴに
ＷＲ信号のオフ時間（３０μｓ）を再びセットし（ステ
ップａ２５）、ステップａ２６に移行する。

【００６５】メインＣＰＵ２は、ステップａ２６に移行
すると、データのセット回数カウンタＣ２が４に達して
いるか否かを判別するが、セット回数カウンタＣ２の現
在値が１のため偽と判別し（ステップａ２６）、次い
で、ＣＯＭに関するインデックスレジスタｉの値が１１
であるか否かを判別するが、インデックスレジスタｉの
値が初期値１であるため偽と判別し（ステップａ２
７）、ステップａ２８に移行する。

【００６６】ステップａ２８においては、インデックス
レジスタｉの現在値に応じたＣＯＭが出力バッファＯＵ
Ｔにセットされる。即ち、この場合であれば、インデッ
クスレジスタｉの値が１であるので出力バッファＯＵＴ
にＣＯＭ（１）がセットされる（ステップａ２８）。次
いでステップａ２９において、チェックサムレジスタｃ
ｈＲにＣＯＭ（ｉ）の値を加算記憶する（ステップａ２
９）。この場合であれば、チェックサムレジスタｃｈＲ
にＣＯＭ（１）の値が加算されて記憶される。

【００６７】そして、メインＣＰＵ２は、インデックス
レジスタｉの現在値を１つアップし（ステップａ３
０）、ＣＯＭ（ｉ）を出力バッファＯＵＴにセットした
ことに対応してセット回数カウンタＣ２の値（現在値
１）を１つインクリメントし（ステップａ３１）、ステ
ップａ１５の出力処理並びにステップａ１６のタイマ減
算処理を行い、今回周期の分割転送処理を終える。な
お、ステップａ２４及びステップａ２８の処理が実行さ
れると共にステップａ１５の出力処理が行われる結果、
ＷＲ信号の出力がオフとなると同時に転送データの内容
がヘッダからＣＯＭ１に切り換わる。

【００６８】ここまでが、図７の各回におけるメイン制
御部１からサブ制御部６への分割コマンドデータの転送
タイミングにおける大きさ１バイトのデータ１個分に関
する出力動作処理である。

【００６９】次周期以降、メインＣＰＵ２は、ＷＲ信号
切り換えタイマＷＲＴに交互にセットされるＷＲ信号の
オフ時間とオン時間とに従って、上述した処理ループＡ
の処理と、ステップａ１及びステップａ２、ステップａ
１７乃至ステップａ２０、ステップａ２１乃至ステップ
ａ２３、ステップａ１５及びステップａ１６の各処理
と、ステップａ１及びステップａ２、ステップａ１７乃
至ステップａ２０、ステップａ２４乃至ステップａ２
７、ステップａ２８乃至ステップａ３１、ステップａ１
５及びステップａ１６の各処理とを順次繰り返し実行
し、インデックスレジスタｉの値を歩進すると共に該値
に従って、図７に示すように、ＣＯＭ（１）、ＣＯＭ
（２）及びＣＯＭ（３）を順次出力し、各ＣＯＭをチェ
ックサムレジスタｃｈＲに順次加算記憶していく。従っ
て、サブＣＰＵ８にはＣＯＭ（１）、ＣＯＭ（２）及び
ＣＯＭ（３）が順次を読み込まれることとなる。

【００７０】そして、図７において、ＣＯＭ（３）に関
する４回目のＷＲ信号の出力のオンをオフに切り換える
時点では、メインＣＰＵ２は、図１０のステップａ２４
により、ＷＲ信号出力フラグをクリアし（ステップａ２
４）、ＷＲ信号切り換えタイマＷＲＴにＷＲ信号のオフ
時間（３０μｓ）を再びセットし（ステップａ２５）、
次いで、セット回数カウンタＣ２の現在値が４に達して
いることにより真と判別し（ステップａ２６）、ステッ
プａ３２に移行し、出力バッファＯＵＴをクリアし（ス
テップａ３２）、出力完了フラグをセットし（ステップ
ａ３３）、ステップａ１５の出力処理並びにステップａ
１６のタイマ減算処理を行い、今回周期の分割転送処理
を終える。なお、ステップａ１５の出力処理が行われる
結果、ＷＲ信号の出力がオフとなり、データ出力がオフ
となる。

【００７１】そして、次周期以降、メインＣＰＵ２は、
ＷＲ信号切り換えタイマＷＲＴにセットしたオフ時間が
経過するまでの間、処理ループＡを繰り返し、ＷＲ信号
のオフ時間（３０μｓ）が経過すると、メインＣＰＵ２
は、ステップａ１９、ステップａ２０の判別後、ステッ
プａ２１の判別処理において、出力完了フラグがセット
されていることにより真と判別し、ステップａ３４に移
行する。

【００７２】メインＣＰＵ２は、ステップａ３４に移行
すると、処理時間設定タイマＴｍに、図６に示す次の２
回目の分割転送処理の開始迄のインターバル時間である
１ｍｓをセットし（ステップａ３４）、ＣＥ信号出力フ
ラグをクリアし（ステップａ３５）、回数カウンタＣ１
の値を１つインクリメントし（ステップａ３６）、回数
カウンタＣ１の値が４回に達したか否か、即ち、コマン
ドデータ全体の転送が終了したか否かを判別するが、１
回目が終了した時点では、回数カウンタＣ１の値が１で
あるため偽と判別し、初期条件設定識別フラグＦ２を０
クリアし（ステップａ３８）、ステップａ１５の出力処
理並びにステップａ１６のタイマ減算処理を行い、今回
周期の分割転送処理を終える。なお、ステップａ１５の
出力処理が行われる結果、ＣＥ信号の出力がオフとな
る。この時点で、図６のタイミングチャートにおける１
回目のデータの分割転送処理が完了することとなる。

【００７３】次周期以降の処理にあっては、処理フラグ
Ｆ１の値は１のままであり、処理時間設定タイマＴｍの
値が０ではないので、メインＣＰＵ２は、ステップａ１
の判別処理を偽と判別し、ステップａ１６のタイマ減算
処理のみを行い、分割転送処理を終える。

【００７４】そして、セット時間（１ｍｓ）が経過する
と、ステップａ１６のタイマ減算処理により処理時間設
定タイマＴｍの値が０となるので、メインＣＰＵ２は、
ステップａ１、ステップａ２の処理後、ステップａ１７
に移行し、初期条件設定識別フラグＦ２が０クリアされ
ている結果、ステップａ１７を真と判別してステップａ
７に移行し、初期条件設定識別フラグＦ２に１をセット
した後、ステップａ８乃至ステップａ１６を順次実行
し、図６のタイミングチャートにおける２回目のデータ
の分割転送処理を開始するところとなる。なお、ステッ
プａ１２においては、２回目の分割コマンドデータの転
送に対応する値が出力バッファＯＵＴにセットされる。

【００７５】メインＣＰＵ２は、この後、既述のアルゴ
リズムにより、図６のタイミングチャートにおける２回
目以降４回目までのデータの分割転送処理を１ｍｓ毎に
順次行うこととなる。

【００７６】そして、４回目のデータの分割転送処理に
おいて、出力バッファＯＵＴにチェックサムデータとし
ての分割コマンドＣＯＭ（１２）をセットする時点で
は、インデックスレジスタｉの歩進値が１１となってい
る結果、メインＣＰＵ２はステップａ２７の判別処理を
真と判別し、ステップａ３９に移行し、チェックサムレ
ジスタｃｈＲに記憶されているＣＯＭ１〜ＣＯＭ１１ま
での累積加算値を出力バッファＯＵＴにセットし（ステ
ップａ３９）、ステップａ３０、ステップａ３１の処理
後、ステップａ１５の出力処理並びにステップａ１６の
タイマ減算処理を行い、該周期の分割転送処理を終え
る。

【００７７】なお、ステップａ１５の出力処理が行われ
る結果、ＣＯＭ１〜ＣＯＭ１１までのデータチェックの
ためのチェックサムがＣＯＭ（１２）として出力されて
サブＣＰＵ８に入力される。また、サブＣＰＵ８は、チ
ェックサムと受信したＣＯＭ１〜ＣＯＭ１１まで値の累
積加算値との一致不一致を判別することにより、コマン
ドデータ全体のデータチェックを行う。

【００７８】またこの後、４回目のデータの分割転送処
理におけるデータの分割転送処理が完了する時点では、
ＣＥ信号出力フラグをクリアした後（ステップａ３
５）、回数カウンタＣ１の値を１つインクリメントし
（ステップａ３６）、回数カウンタＣ１の値が４回に達
したか否かを判別し、即ち、コマンドデータ全体の転送
が完了したか否かを判別し、４回目が終了した時点で回
数カウンタＣ１の値が４であるため真と判別し、処理フ
ラグＦ１の値を０クリアすることによりコマンドデータ
全体の転送完了を記憶し（ステップａ４０）、初期条件
設定識別フラグＦ２を０クリアし（ステップａ３８）、
ステップａ１５の出力処理並びにステップａ１６のタイ
マ減算処理を行い、今回周期の分割転送処理を終える。
なお、次周期以降の処理にあっては、新たに作成された
次のコマンドデータが転送されることとなる。

【００７９】次に、ＲＯＭ９に格納された制御プログラ
ムの一部である図１４乃至図１７のフローチャートを参
照してサブ制御部６におけるサブＣＰＵ８による分割コ
マンドデータの入力処理並びにデータチェック処理につ
いて説明する。

【００８０】図１４は、ＲＯＭ９に格納された制御プロ
グラムのメインルーチンの概略を示すフローチャートで
ある。サブＣＰＵ８は、電源投入後、初期化処理を行い
（ステップＢ１）、各処理に必要なフラグやレジスタ並
びに記憶領域を初期化する。

【００８１】サブＣＰＵ８は、初期化処理が終わると、
図１に示すようなメイン制御部１からの割込み信号が入
力されたか否かを判別し（ステップＢ２）、割込み信号
が入力されていない場合には、各表示手段、即ち、図３
に示す左，中，右特別図柄表示部１７ａ〜１７ｃ、開放
回数表示ＬＥＤ３３、大入賞口入賞数表示ＬＥＤ３２、
特別図柄記憶数表示ＬＥＤ２６、普通図柄記憶数表示Ｌ
ＥＤ２９及び左、右普通図柄表示部２７ａ，２７ｂに関
するステップＢ３の各表示駆動処理を、確定コマンドデ
ータ記憶エリアＫＣＯＭ（１）〜ＫＣＯＭ（１１）に更
新記憶されるメイン制御部１から転送されたコマンドデ
ータＣＯＭ１〜ＣＯＭ１１の内容に応じて略並列的に所
定の処理周期で繰り返し行う。

【００８２】一方、サブＣＰＵ８は、図１に示すよう
に、メイン制御部１からの割込み信号が入力された場合
には、各表示駆動処理を中断し、メイン制御部１から転
送される分割コマンドデータを受信するためのステップ
Ｂ４のコマンド受信処理を行うものである。

【００８３】以下、ステップＢ４のコマンド受信処理を
図１５乃至図１７のフローチャートを参照して説明す
る。コマンド受信処理は、メイン制御部１からの割込み
信号が入力された場合に開始される。まず、サブＣＰＵ
８は、入力ポート（図示せず）の状態を読むことによ
り、ＣＥ信号及びＷＲ信号が入力されているか否かを判
別することとなる。

【００８４】ステップｂ１では、ＣＥ信号の入力がある
か否かが判別される。ＣＥ信号は、割込み信号と同時に
メインＣＰＵ２から出力されるため、ステップｂ１の判
別処理は真と判別され、サブＣＰＵ８は、ステップｂ２
に移行する。

【００８５】ステップｂ２では、ＷＲ信号がオフ入力で
あるか否かが判別される。図７のタイミングチャートに
示されるように、ＣＥ信号の出力時点では、ＷＲ信号は
オフ出力となっているため、ステップｂ２の判別処理は
真と判別され、サブＣＰＵ８はステップｂ３に移行す
る。

【００８６】ステップｂ３においては、図７に示すよう
なＷＲ信号の立ち下がりが検出されたか否かが判別され
る。サブＣＰＵ８は、ＷＲ信号のオフ出力検出後、ＷＲ
信号のオン出力があるか否かを繰り返し判別しており、
ＷＲ信号の出力がオフからオンに転ずると、ステップｂ
３の判別処理が真となってＷＲ信号の立ち下がりが検出
されることとなり、サブＣＰＵ８は、ステップｂ４に移
行する。

【００８７】ステップｂ４においては、メインＣＰＵ２
から出力された８ビットパラレルの出力データが、サブ
ＣＰＵ８の入力ポートからＲＡＭ１０に設定された１バ
イトの大きさの入力バッファＩＮＤＡＴに読み込まれて
格納される。すなわち、ＷＲ信号の立ち下がりを検出し
た時点で、メインＣＰＵ２から出力された出力データ
（１バイト）がサブＣＰＵ８側に入力される。サブＣＰ
Ｕ８は、ステップｂ４の処理を行った後、ステップｂ５
乃至ステップｂ８のヘッダ判別処理に移行する。

【００８８】なお、割込み信号の入力によってコマンド
受信処理が開始されてから、最初に入力されるメインＣ
ＰＵ２からの出力データは、図５並びに図７に示すよう
に、コマンドデータの分割転送における１回目を表すヘ
ッダである。

【００８９】まず、ステップｂ５においては、入力バッ
ファＩＮＤＡＴに読み込んだデータが１回目のヘッダで
あるか否かが判別される。入力バッファＩＮＤＡＴに読
み込んだデータが１回目のヘッダであれば、サブＣＰＵ
８は、入力するコマンドデータ全体のエラーチェックを
行うための各入力した分割コマンドデータを累積的に加
算記憶するチェックサムレジスタＣＨＲを０クリアする
（ステップｂ９）。

【００９０】次に、サブＣＰＵ８は、図５に示す各入力
する１２個の分割コマンドデータＣＯＭ１乃至ＣＯＭ１
２に対応してＲＡＭ１０に設定されたＣＯＭ（１）〜Ｃ
ＯＭ（１２）の各記憶エリアに、入力バッファＩＮＤＡ
Ｔに読み込んだデータを転送するために使用するインデ
ックスレジスタｊに初期値１をセットする（ステップｂ
１０）。

【００９１】次いで、サブＣＰＵ８は、図６のタイミン
グチャートに示すように、例えば、１回目、２回目、…
というように、受信処理を行う回数を計数する受信回数
カウンタＣ３に１回目を規定する初期値１をセットし
（ステップｂ１１）、各回における分割コマンドデータ
の読み込み回数をカウントするデータ入力カウンタＣ４
を０セットし（ステップｂ１２）、１２個の分割コマン
ドデータＣＯＭ１乃至ＣＯＭ１２に対応するＣＯＭ
（１）〜ＣＯＭ（１２）の各記憶エリアを全てクリアし
（ステップｂ１３）、ステップｂ２に戻り、ステップｂ
２とステップｂ３のＷＲ信号の立ち下がりを検出する処
理を行うこととなる。

【００９２】図７に示すように、ＷＲ信号の出力は、２
５μｓの間オン出力となっているため、サブＣＰＵ８
は、ステップｂ２の判別処理を繰り返し偽と判別する。
そして、ＷＲ信号の出力がオンからオフに転ずると、ス
テップｂ２の判別結果が真となり、サブＣＰＵ８は、ス
テップｂ３に移行する。また、ＷＲ信号の出力がオンか
らオフに転じた時点より３０μｓの間は、ＷＲ信号の出
力はオフ出力であるため、サブＣＰＵ８は、ステップｂ
３の判別処理を繰り返し偽と判別する。そして、ＷＲ信
号の出力がオフからオンに転ずると、ステップｂ３の判
別処理が真となってＷＲ信号の立ち下がりが検出され、
サブＣＰＵ８は、ステップｂ４に移行し、再び、メイン
ＣＰＵ２から出力された８ビットパラレルの出力データ
が、入力バッファＩＮＤＡＴに読み込まれる。

【００９３】なお、１回目のヘッダを検出した時点か
ら、最初に入力されるメインＣＰＵ２からの出力データ
は、図５並びに図７に示すように、分割コマンドデータ
のＣＯＭ１であるから、入力バッファＩＮＤＡＴにはＣ
ＯＭ１が読み込まれることとなる。

【００９４】サブＣＰＵ８は、ステップｂ４の処理を行
った後、ステップｂ５に移行するが、入力バッファＩＮ
ＤＡＴに読み込んだデータが１回目のヘッダではないの
で、偽と判別し、ステップｂ６に移行する。ステップｂ
６においては、入力バッファＩＮＤＡＴに読み込んだデ
ータが２回目のヘッダであるか否かが判別されるが、同
様に偽と判別してステップｂ７に移行する。また、ステ
ップｂ７においては、入力バッファＩＮＤＡＴに読み込
んだデータが３回目のヘッダであるか否かが判別される
が、同様に偽と判別してステップｂ８に移行する。さら
に、ステップｂ８においては、入力バッファＩＮＤＡＴ
に読み込んだデータが４回目のヘッダであるか否かが判
別されるが、同様に偽と判別してステップｂ１４に移行
する。即ち、入力バッファＩＮＤＡＴに読み込んだデー
タが分割コマンドデータである場合に、サブＣＰＵ８は
ステップｂ１４に移行する。

【００９５】ステップｂ１４においては、入力バッファ
ＩＮＤＡＴに読み込んだデータが、インデックスレジス
タｊの値で指定されるデータ記憶エリアＣＯＭ（ｊ）に
転送されて記憶される。例えば、この場合であれば、ｊ
＝１であるので、入力バッファＩＮＤＡＴに読み込まれ
た分割コマンドデータＣＯＭ１が、データ記憶エリアＣ
ＯＭ（１）に転送されて記憶される。

【００９６】次いで、サブＣＰＵ８は、ステップｂ１５
に移行し、インデックスレジスタｊの値を１つアップし
（ステップｂ１５）、インデックスレジスタｊの値が１
２に達しているか否かを判別する（ステップｂ１６）。
４回目のヘッダを検出した時点から、３番目に、即ち、
最後に入力されるメインＣＰＵ２からの出力データは、
図５並びに図７に示すように、コマンドデータ全体のチ
ェックサムデータであるから、ステップｂ１６の判別処
理は、チェックサムデータを検出するための処理であ
る。この時点では、インデックスレジスタｊの値は１２
に達していないため、サブＣＰＵ８はステップｂ１６の
判別処理後ステップｂ１７に移行する。

【００９７】ステップｂ１７においては、チェックサム
レジスタＣＨＲに記憶されている値に入力バッファＩＮ
ＤＡＴに読み込んだデータが累積加算して記憶される
（ステップｂ１７）。例えば、この場合であれば、入力
バッファＩＮＤＡＴに読み込まれた分割コマンドデータ
ＣＯＭ１の値がチェックサムレジスタＣＨＲに記憶され
ている値０に加算され、加算結果がチェックサムレジス
タＣＨＲに記憶される。

【００９８】サブＣＰＵ８は、ステップｂ１７の処理
後、データ入力カウンタＣ４の値を１つインクリメント
し（ステップｂ１８）、データ入力カウンタＣ４の値が
各回のデータ入力回数３に達しているか否かを判別する
（ステップｂ１９）。

【００９９】分割コマンドデータＣＯＭ１をデータ記憶
エリアＣＯＭ（１）に記憶した時点では、データ入力カ
ウンタＣ４の値は１となっていることにより、サブＣＰ
Ｕ８は、ステップｂ１９の判別処理を偽と判別し、ステ
ップｂ２に戻る。

【０１００】以下、サブＣＰＵ８は、前記と同様のアル
ゴリズムにより、ＷＲ信号の立ち下がりを検出すると、
入力バッファＩＮＤＡＴにメインＣＰＵ２から出力され
た分割コマンドデータを読み込み、歩進されたインデッ
クスレジスタｊの値で指定される記憶エリアＣＯＭｊに
分割コマンドデータＣＯＭを記憶すると共に、入力した
分割コマンドデータＣＯＭの値をチェックサムレジスタ
ＣＨＲに累積加算していく。即ち、メインＣＰＵ２から
出力されるＣＯＭ２乃至ＣＯＭ３の分割コマンドデータ
の各値をＣＯＭ（２）乃至ＣＯＭ（３）の各記憶エリア
に順次記憶すると共に、ＣＯＭ２乃至ＣＯＭ３の分割コ
マンドデータの各値を順次チェックサムレジスタＣＨＲ
に累積加算する。

【０１０１】そして、分割コマンドデータＣＯＭ３を記
憶エリアＣＯＭ（３）に記憶し、分割コマンドデータＣ
ＯＭ３をチェックサムレジスタＣＨＲに累積加算し、デ
ータ入力カウンタＣ４の値を１つインクリメントすると
（ステップｂ１８）、データ入力カウンタＣ４の値が各
回のデータ入力回数３に達し、サブＣＰＵ８は、ステッ
プｂ１９の判別処理を真と判別し、ステップｃ１以降の
データチェック処理に移行することとなる。

【０１０２】ステップｃ１においては、受信回数カウン
タＣ３の値がコマンドデータ全体の受信回数４回に達し
ているか否かが判別される。ＣＯＭ１〜ＣＯＭ３までの
分割コマンドデータを受信した時点では、受信回数カウ
ンタＣ３の値は１であるため、サブＣＰＵ８はステップ
ｃ１の判別処理を偽と判別し、メインルーチンへリター
ンし、図１４のステップＢ３の各表示駆動処理へ移行す
る。このため、実質的なデータチェックのための処理は
行われない。

【０１０３】なお、ここまでが、図６のタイミングチャ
ートにおける１回目の分割コマンドデータの転送に関す
るサブＣＰＵ８の受信処理である。この後、再度、メイ
ンＣＰＵ２からの割込み信号が入力されると、２回目の
分割コマンドデータの転送に関するサブＣＰＵ８の受信
処理が開始されることとなる。

【０１０４】２回目の分割コマンドデータの転送に関す
るサブＣＰＵ８の受信処理において、最初に入力される
メインＣＰＵ２からの出力データは、図５並びに図７に
示すように、コマンドデータの分割転送における２回目
を表すヘッダである。

【０１０５】入力バッファＩＮＤＡＴには２回目のヘッ
ダが読み込まれることとなり、サブＣＰＵ８は、ステッ
プｂ４の処理後、ステップｂ５の判別処理を偽と判別
し、ステップｂ６の判別処理を真と判別し、ステップｂ
２０に移行する。

【０１０６】ステップｂ２０に移行したサブＣＰＵ８
は、インデックスレジスタｊに２回目の分割コマンドデ
ータの転送における初期値４をセットし（ステップｂ２
０）、次いで、受信回数カウンタＣ３の値を１つインク
リメントし（ステップｂ２１）、データ入力カウンタＣ
４を０セットし（ステップｂ２２）、ステップｂ２に戻
る。

【０１０７】以下、サブＣＰＵ８は、前記と同様のアル
ゴリズムにより、メインＣＰＵ２から出力されるＣＯＭ
４乃至ＣＯＭ６の分割コマンドデータの各値をＣＯＭ
（４）乃至ＣＯＭ（６）の各記憶エリアに順次記憶する
と共に、ＣＯＭ４乃至ＣＯＭ６の分割コマンドデータの
各値を順次チェックサムレジスタＣＨＲに累積加算し、
２回目の分割コマンドデータの転送に関するコマンド受
信処理を終えて、メインルーチンにリターンする。

【０１０８】以下、同様に、メインＣＰＵ２からの割込
み信号が入力される毎に、３回目並びに４回目の分割コ
マンドデータの転送に関するコマンド受信処理が開始さ
れることとなる。

【０１０９】なお、３回目の分割コマンドデータの転送
に関するサブＣＰＵ８の受信処理において、最初に入力
されるメインＣＰＵ２からの出力データは、図５並びに
図７に示すように、コマンドデータの分割転送における
３回目を表すヘッダである。入力バッファＩＮＤＡＴに
３回目のヘッダが読み込まれると、サブＣＰＵ８は、ス
テップｂ５およびステップｂ６の判別後、ステップｂ７
の判別処理を真と判別し、インデックスレジスタｊに３
回目の分割コマンドデータの転送における初期値７をセ
ットし（ステップｂ２３）、ステップｂ２１及びステッ
プｂ２２の処理後、ステップｂ２に戻る。

【０１１０】この後、前記と同様のアルゴリズムによ
り、ＣＯＭ７乃至ＣＯＭ９の分割コマンドデータの各値
がＣＯＭ（７）乃至ＣＯＭ（９）の各記憶エリアに順次
記憶されると共に、ＣＯＭ７乃至ＣＯＭ９の分割コマン
ドデータの各値が順次チェックサムレジスタＣＨＲに累
積加算される。

【０１１１】また、４回目の分割コマンドデータの転送
に関するサブＣＰＵ８の受信処理において、入力バッフ
ァＩＮＤＡＴに４回目のヘッダが読み込まれると、サブ
ＣＰＵ８は、ステップｂ５、ステップｂ６およびステッ
プｂ７の判別後、ステップｂ８の判別処理を真と判別
し、インデックスレジスタｊに４回目の分割コマンドデ
ータの転送における初期値１０をセットし（ステップｂ
２４）、ステップｂ２１及びステップｂ２２の処理後、
ステップｂ２に戻る。

【０１１２】この後、前記と同様のアルゴリズムによ
り、ＣＯＭ１０乃至ＣＯＭ１１の分割コマンドデータの
各値がＣＯＭ（１０）乃至ＣＯＭ（１１）の各記憶エリ
アに順次記憶されると共に、ＣＯＭ１０乃至ＣＯＭ１１
の分割コマンドデータの各値が順次チェックサムレジス
タＣＨＲに累積加算される。そして、チェックサムデー
タであるＣＯＭ１２がＣＯＭ（１２）に記憶されると
（ステップｂ１４）、ステップｂ１５の処理により、イ
ンデックスレジスタｊの値が１２に歩進され、ステップ
ｂ１６の判別結果が真となり、サブＣＰＵ８は、ステッ
プｂ１７の加算処理を経ることなくステップｂ１８に移
行し、ステップｂ１９の判別処理を真と判別してステッ
プｃ１に移行する。このため、チェックサムレジスタＣ
ＨＲにはＣＯＭ１乃至ＣＯＭ１１の分割コマンドデータ
の各値が累積加算されて記憶されている。

【０１１３】なお、図１６のフローチャートに示すよう
に、１回目のヘッダを検出した時点で、受信回数カウン
タＣ３に初期値１がセットされ、この後、各回のヘッダ
を検出する毎に、受信回数カウンタＣ３の値が１つ歩進
されるので、４回目のヘッダを検出した時点では、受信
回数カウンタＣ３の値は４に達している。

【０１１４】サブＣＰＵ８は、ステップｃ１の判別処理
を真と判別してステップｃ２に移行し、チェックサムレ
ジスタＣＨＲに記憶されているＣＯＭ１乃至ＣＯＭ１１
の分割コマンドデータの累積加算値がＣＯＭ（１２）に
記憶されているＣＯＭ１２の値に一致するか否かを判別
する。

【０１１５】ＣＯＭ１２は、転送前のコマンドデータ全
体についてのデータチェック用として、メインＣＰＵ２
が分割コマンドデータＣＯＭ１乃至ＣＯＭ１１の累積加
算値として求めた値である。従って、図６のタイミング
チャートに示すコマンドデータ全体のデータ転送が正常
に行われた場合には、サブＣＰＵ８側のチェックサムレ
ジスタＣＨＲに記憶されている累積加算値がＣＯＭ（１
２）に記憶されているＣＯＭ１２の値に一致する。

【０１１６】この場合には、サブＣＰＵ８は、ステップ
ｃ２の判別後、ステップｃ３に移行し、各記憶エリアＣ
ＯＭ（１）〜ＣＯＭ（１１）に記憶されているメインＣ
ＰＵ２側から転送されたＣＯＭ１〜ＣＯＭ１１までの分
割コマンドデータを、即ち、正常であると判定されたコ
マンドデータ全体を、確定コマンドデータ記憶エリアＫ
ＣＯＭ（１）〜ＫＣＯＭ（１１）に転送し（ステップｃ
３）、メインルーチンへリターンする。なお、メインル
ーチンにおいては、新たに更新記憶された確定コマンド
データ記憶エリアＫＣＯＭ（１）〜ＫＣＯＭ（１１）に
格納されたコマンドデータの内容に基づいて各表示駆動
処理が行われる。

【０１１７】また、コマンドデータ全体のデータ転送が
正常に行われなかった場合には、例えば、ノイズによる
影響を受けて転送されたコマンドデータに雑音が混入す
るといった場合には、サブＣＰＵ８側のチェックサムレ
ジスタＣＨＲに記憶されている累積加算値がＣＯＭ（１
２）に記憶されているＣＯＭ１２の値に一致しない。

【０１１８】この場合には、サブＣＰＵ８は、ステップ
ｃ２の判別後、ステップｃ４に移行し、各記憶エリアＣ
ＯＭ（１）〜ＣＯＭ（１１）を全てクリアし（ステップ
ｃ４）、メインルーチンへリターンする。このため、各
記憶エリアＣＯＭ（１）〜ＣＯＭ（１１）に記憶されて
いるメインＣＰＵ２側から転送されたＣＯＭ１〜ＣＯＭ
１１までの異常が生じたと判定された分割コマンドデー
タは、破棄される。なお、メインルーチンにおいては、
既に記憶されている確定コマンドデータ記憶エリアＫＣ
ＯＭ（１）〜ＫＣＯＭ（１１）に格納された前回のコマ
ンドデータの内容に基づいて各表示駆動処理が行われ
る。このため、ノイズによる影響を受けて転送されたコ
マンドデータに雑音が混入するといった場合であって
も、例えば、大当たりを成立させる乱数がメイン制御部
において抽出されたにもかかわらず、図柄表示部におい
て外れ図柄が表示されてしまうといった不具合が起こる
ことはない。

【０１１９】また、以上の説明から自明であるように、
メインＣＰＵ２側から転送されるコマンドデータ全体が
サブＣＰＵ８側に受信され、かつデータチェック処理に
より、正常と判定された場合に限って、受信したコマン
ドデータ全体を確定コマンドデータとし、各表示手段に
関する各表示駆動処理を確定コマンドデータにより行う
ようにしているので、ノイズによる影響を受けて転送さ
れたコマンドデータに雑音が混入するといった場合であ
っても、表示駆動処理は常に正常なコマンドデータに基
づいて行われることとなる。

【０１２０】また、メインＣＰＵ２側からサブＣＰＵ８
側に対して転送するコマンドデータ全体を４分割し、各
分割された分割コマンドデータを時分割よって転送する
ようにしたので、コマンドデータ全体を一遍に転送する
場合に比べ、メインＣＰＵ２側からサブＣＰＵ８側に対
するデータ転送のための接続時間が１／４づつに区切ら
れることにより短いので、ノイズによる影響を受けにく
く、コマンドデータ全体をより確実に転送することがで
きる。

【０１２１】また、図柄表示装置７の表示駆動時間が長
い場合であっても、１回のデータ転送に要する時間が短
いので、サブＣＰＵ８側の表示駆動処理に要する処理時
間がメインＣＰＵ２側のデータ出力タイミングの処理サ
イクルより長くなったりするといったことを回避するこ
とができ、これにより送受信のタイミングのズレが防止
されることとなり、図柄表示部上にチラツキが発生した
り、表示に歪みを生じたりするといった諸問題が解消さ
れる。

【０１２２】

【発明の効果】本発明のパチンコ機におけるデータ伝送
装置によれば、パチンコ機のパチンコ遊技全体に関わる
制御を行うためのメイン制御部と、パチンコ機が備えた
図柄表示装置に配備されると共にメイン制御部からの制
御信号に応じて前記図柄表示装置を表示駆動制御するた
めのサブ制御部との間で、メイン制御部からサブ制御部
に対して転送されるコマンドデータ全体を複数に分割
し、各分割されたコマンドデータを時分割よって転送す
るので、コマンドデータ全体を一遍に転送する場合に比
べ、メイン制御部側からサブ制御部側に対するデータ転
送のための接続時間が時分割によって複数回づつに区切
られることにより、１回のデータ転送に要する時間が短
いので、図柄表示装置の表示駆動時間が長い場合であっ
ても、サブ制御部側の表示駆動処理に要する処理時間が
メイン制御部側のデータ出力タイミングの処理サイクル
より長くなったりするといったことを回避することがで
き、これにより送受信のタイミングのズレが防止される
こととなり、図柄表示部上にチラツキが発生したり、表
示に歪みを生じたりするといった諸問題が解消される。

【０１２３】また、１回のデータ転送に要する時間が短
いので、ノイズによる影響を受けにくく、コマンドデー
タ全体をより確実に転送することができる。

【０１２４】さらに、転送されたコマンドデータを転送
前のコマンドデータに対してチェックすることにより、
正常と判定された場合に限って、受信したコマンドデー
タ全体を確定コマンドデータとし、ノイズによる影響を
受け、転送されたコマンドデータに雑音が混入するとい
った場合には、異常データとして破棄されるため、表示
駆動処理は常に正常なコマンドデータに基づいて行われ
ることとなり、大当たりを成立させる乱数がメイン制御
部において抽出されたにもかかわらず、図柄表示部にお
いて外れ図柄が表示されてしまうといった不具合を回避
することができる。

【図面の簡単な説明】

【図１】本発明の実施例に係るパチンコ機におけるデー
タ伝送装置の一部を示す要部ブロック図

【図２】実施例のパチンコ機に配備された遊技盤の概略
正面図

【図３】サブ制御部における各表示手段の接続を示すブ
ロック図

【図４】メイン制御部からサブ制御部へ送られるコマン
ドデータの構成を示す図

【図５】各回におけるメイン制御部からサブ制御部へ送
られる転送データの構成を示す図

【図６】メイン制御部からサブ制御部へのコマンドデー
タの時分割による転送タイミングを示すタイミングチャ
ート

【図７】各回におけるメイン制御部からサブ制御部への
分割コマンドデータの転送タイミングを示すタイミング
チャート

【図８】メイン制御部におけるメインＣＰＵが行うデー
タ分割転送処理の一部を示すフローチャート

【図９】図８のフローチャートのつづき

【図１０】図８のフローチャートのつづき

【図１１】図１０のフローチャートのつづき

【図１２】図１１のフローチャートのつづき

【図１３】図１０のフローチャートのつづき

【図１４】サブ制御部におけるサブＣＰＵが実行するメ
インルーチンを概略で示すフローチャート

【図１５】サブ制御部におけるサブＣＰＵが実行するコ
マンド受信処理の一部を示すフローチャート

【図１６】図１５のフローチャートのつづき

【図１７】図１６のフローチャートのつづき

【図１８】従来のメイン制御部からサブ制御部へのコマ
ンドデータの転送を示すタイミングチャート

【符号の説明】

１ メイン制御部 ２ メインＣＰＵ ３ ＲＯＭ ４ ＲＡＭ ５ 通信インタフェース ６ サブ制御部 ７ 図柄表示装置 ８ サブＣＰＵ ９ ＲＯＭ １０ ＲＡＭ １１ 出力ポート １２ コモン１出力回路 １３ コモン２出力回路 １４ コモン３出力回路 １５ コモン４出力回路 １６ ＬＥＤ信号出力回路 １７ 特別図柄表示部 １７ａ 左特別図柄表示部 １７ｂ 中特別図柄表示部 １７ｃ 右特別図柄表示部 １８ 遊技盤 １９ 始動口 ２０ 普通電動役物 ２１ ゲート ２２ ゲート ２３ 大入賞口 ２４ 入賞装置ユニット ２５ 表示装置本体 ２６ 特別図柄記憶数表示ＬＥＤ ２７ａ 左普通図柄表示部 ２７ｂ 右普通図柄表示部 ２８ 普通図柄表示器 ２９ 普通図柄記憶数表示ＬＥＤ ３０ 可動扉 ３１ 特定領域 ３２ 大入賞口入賞数表示ＬＥＤ ３３ 開放回数表示ＬＥＤ ３４ 表示駆動回路 ３５ 表示駆動回路 ３６ 表示駆動回路 ３７ 表示駆動回路 ３８ 表示駆動回路 ３９ 表示駆動回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 パチンコ機のパチンコ遊技全体に関わる
   制御を行うためのメイン制御部と、前記パチンコ機が備
   えた図柄表示装置に配備されると共に前記メイン制御部
   からの制御信号に応じて前記図柄表示装置を表示駆動制
   御するためのサブ制御部と、前記メイン制御部とサブ制
   御部との間で、前記メイン制御部から前記サブ制御部に
   対して転送され、遊技態様に応じた図柄の表示内容を指
   令するコマンドデータを複数に分割し、各分割されたコ
   マンドデータを時分割によって転送する制御データ時分
   割転送手段と、前記転送されたコマンドデータを転送前
   のコマンドデータに対してチェックするデータチェック
   手段とを設けたことを特徴とするパチンコ機におけるデ
   ータ伝送装置。