JPH08213505A - 基板上にソルダを形成する方法 - Google Patents

基板上にソルダを形成する方法

Info

Publication number
JPH08213505A
JPH08213505A JP7283024A JP28302495A JPH08213505A JP H08213505 A JPH08213505 A JP H08213505A JP 7283024 A JP7283024 A JP 7283024A JP 28302495 A JP28302495 A JP 28302495A JP H08213505 A JPH08213505 A JP H08213505A
Authority
JP
Japan
Prior art keywords
solder
substrate
fixture
paste
solder paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7283024A
Other languages
English (en)
Other versions
JP3202903B2 (ja
Inventor
Robert J Lyn
ロバート・ジェイ・リン
M Aulicino Anthony
アンソニー・エム・オウリシーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08213505A publication Critical patent/JPH08213505A/ja
Application granted granted Critical
Publication of JP3202903B2 publication Critical patent/JP3202903B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 高密度に配置されたコンタクト・グリッド・
アレイ上にソルダ・ボール・コンタクトを形成するため
の簡単で信頼性の高い方法を提供する。 【解決手段】 フィクスチャ１５の開口を通してソルダ
・ペーストを、基板１１上のパッドにスキージし、フィ
クスチャ，ソルダ・ペーストおよび基板を加熱して、ソ
ルダ・ペーストを、パッドに接着しフィクスチャからは
じかれるソルダ・ボール４１にリフローすることによっ
て、ソルダ・ボールを形成する。冷却後、フィクスチャ
を基板から分離し、ソルダ・ボールを基板上のコンタク
ト・パッドに導電的に接触した状態で残す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高密度に配置され
たコンタクト・グリッド・アレイ上にソルダ（はんだ）
・ボール・コンタクトを形成するための簡単で信頼性の
高い方法に関するものである。
【０００２】
【従来の技術】集積回路デバイスへの高密度接続の必要
性は、小さい領域内に多数のソルダ・ボール接続を必要
とするボール・グリッド・アレイ・パッケージの発展に
つながってきた。これは、従来技術では、パッケージ上
の正確な位置に小さい標準サイズの共晶ソルダ球を機械
的にピックアップし配置することにより行われてきた。
この方法は、非常に高価であり、特別の装置および材料
を必要とする。
【０００３】本発明は、高精度のソルダ・ボールを正確
にピックアップし、パッケージに配置する必要性を避け
るソルダ・スクリーニング方法を提供することにより、
従来技術の困難性を克服する。この方法は、パッケージ
に直接にソルダ・ボールをペーストから形成することを
可能にする。
【０００４】本発明は、基板上にフィクスチャを配置し
て、フィクスチャを通して基板上にソルダ・ペーストを
スクリーニングすることにより、基板へソルダ接続部を
形成する方法を提供する。フィクスチャは、ソルダにぬ
れない材料で作られ、ソルダがリフローされると、基板
上のコンタクト・サイトにソルダ・ボールを形成する。
ソルダにぬれないいくつかの適切な材料は、チタン，モ
リブデン，およびグラファイトである。
【０００５】米国特許第４，９１４，８１４号明細書
は、セラミック基板キャリア上にピンを形成する方法を
開示している。ピン・ホールのアレイを有するぬれない
ピン・モールドは、キャリア上に配置され、ピン・ホー
ルは、高融点のソルダ・ボールあるいはソルダ・ワイヤ
で充填される。ピン・モールドは、基板の熱膨張係数と
一致する熱膨張係数を有する材料で作られ、且つソルダ
にぬれない。この米国特許において、好適な材料はグラ
ファイトである。次に、ピン・モールドおよび基板キャ
リアは、高温炉を通され、基板にソルダ・ピン接続を形
成する。次に、ピン・モールドは除去され、基板キャリ
ア・アセンブリは、有機的回路ボードに実装することが
できる。接続は、低融点のソルダ・ペーストにより、回
路ボード上で行われる。この米国特許は、予め形成され
たソルダ・ボールあるいはワイヤの使用を必要としてい
る。本発明は、フィクスチャあるいはマスクを通してソ
ルダ・ペーストをスクリーンする。これは、構成の柔軟
性を与える。というのは、ソルダ・ボールのサイズを容
易に変更することができ、ペーストを、供給および使用
するのが非常に容易であるからである。
【０００６】米国特許第５，２１１，３２８号明細書
は、移載部材をグラファイト，セラミック，あるいはチ
タンから形成し、それに複数のホールを設ける方法を開
示している。ホールは、基板上のコンタクト位置と正確
に位置決めするために設けられる。ソルダはホールにス
キージされ、移載部材は基板上の正確な位置に配置さ
れ、ソルダはコンタクト・サイトでコンタクトを形成す
るようにリフローされる。移載部材は、ソルダにぬれな
い。この米国特許は、次の点で本発明とは異なる。すな
わち、ソルダは移載部材上にスキージされ、それから基
板上の位置に運ばれるが、本発明では、フィクスチャが
基板上に配置され、それからソルダがフィクスチャ内の
ホールにスキージされる。これは、この米国特許で述べ
たものよりも非常に柔軟性があり信頼性の高い方法を与
える。
【０００７】米国特許第５，０２４，３７２号明細書
は、基板上に高密度ソルダ・バンプを形成する方法を開
示している。この米国特許によれば、ソルダ・バンプ
は、ステンシルを通してソルダ・ペーストをスキージす
ることにより、あるいは基板上の正確な位置にソルダ・
ボールを配置することにより形成される。ステンシル・
プロセスは、ステンシルが除去される時に、ペーストが
くずれ落ちるので、密度を制限している。ソルダ・ボー
ルが、それらが存在すべき所に存在し、それらが存在す
べきでない所に存在しないことを保証することは困難で
あるので、ソルダ・ボールの配置は信頼性の問題を生じ
る。この米国特許は、基板上のソルダ・パッドにウェル
を与えるために、選択的に除去されるフォト画成できる
ソルダ・レジストの厚い層の使用により、これらの問題
を克服している。ソルダ・ペーストは、基板上の金属化
パッドにぬれて接着する。次に、レジストは、除去さ
れ、金属化パッド上にソルダ・バンプを残す。ぬれない
フィクスチャが正しい位置にある間、ソルダをリフロー
することにより、本発明は、この米国特許に使用される
ようなフォトレジスト技術を用いることなく、基板から
簡単に分離できるフィクスチャを与える一方、くずれの
問題を克服する。また、本発明は、この米国特許で教示
されるような基板上のコンタクト・パッドの融点より低
い融点のソルダを必要としない。
【０００８】米国特許第４，４１２，６４２号明細書
は、リードレス・チップ・キャリアにソルダ・リードを
設ける方法を開示している。モールディング・プレート
は、所定の位置に複数のモールド空洞を有し、各空洞は
ソルダ・プレフォーム（ｐｒｅｆｏｒｍ）を受け入れ
る。プレフォームは、好適には球状であり、空洞はテー
パがつけられている。プレートおよびソルダ・プレフォ
ームは加熱され、圧力がプレフォームに加えられて、ソ
ルダ・プレフォームが空洞に挿入される。次に、リード
を有するモールディング・プレートは、キャリア上のコ
ンタクト領域に位置決めされたソルダ・リードを有する
リードレス・チップ・キャリアに隣接して実装される。
キャリアおよびモールド・プレートは加熱され、ソルダ
をリフローし、キャリアのコンタクト領域にソルダを移
載させる。モールディング・プレートは、本発明によれ
ばチタンで作ることができる。なぜならば、チタンは鋳
造プロセスに耐えることができるからである。チタンは
ソルダとぬれ接触しない材料であり、したがって、キャ
リアへのソルダの移載を容易にする。しかし、この米国
特許で述べられた方法は、高価なソルダ・プレフォーム
の使用を必要とするが、本発明は、あまり高価でないソ
ルダ・ペーストを使用する。また、本発明によれば、最
終的に製造されるソルダ・ボールのサイズは、フィクス
チャ内の開口のサイズにより調整される。米国特許で
は、ソルダ・プレフォームが、コネクタのサイズを決定
する。
【０００９】米国特許第５，２８４，２８７号明細書
は、ソルダ・ボールをピックアップし、ソルダリングの
ためにソルダ・ボールを正しい位置に配置する真空ツー
ルを開示している。
【００１０】米国特許第４，７１２，７２１号明細書
は、プレフォームされたソルダをコンタクト・サイトに
設ける装置を開示している。プレフォームされたソルダ
形状は、ソルダを保持するように適合する配置手段で保
持される。配置手段はフィクスチャに設けられ、ソルダ
はリフローされて、チップ・キャリア・パッケージなど
に接続を形成する。この米国特許はソルダを配置するた
めのステンシルあるいはテンプレートを用いない。
【００１１】米国特許第３，６４７，５３３号明細書
は、機械的マスクを通しての薄膜真空蒸着により、基板
アレイ上にボンディング・バンプを形成する方法を開示
している。蒸着により形成されたバンプは、次に、ソル
ダ・バスに浸される。
【００１２】米国特許第５，２６１，５９３号明細書
は、フレキシブル印刷回路基板にフリップ・チップを接
続する方法を開示している。ソルダ・ペーストは、印刷
回路板上のコンタクト領域に設けられ、チップ上に形成
されたソルダ・バンプは、コンタクトに位置合わせさ
れ、全アセンブリは加熱されて、ソルダをリフローし、
チップと印刷回路板との間にコンタクトを形成する。
【００１３】米国特許第５，１９７，６５５号明細書
は、微細なピッチのリードにソルダを設ける方法を開示
している。１つの実施例において、ペースト・ソルダ
が、開口マスクを通して、印刷回路基板上のランド位置
にスクリーンされる。ランドのサイズおよび形状に対応
するアクティブ・エレメントを有する加熱されたプラテ
ンが、ソルダ・ペーストと接触し、ソルダをリフロー
し、ランド上にコンタクトを形成する。加熱されたプラ
テンは、ステンレス鋼あるいはチタンのようなぬれない
材料で作られる。
【００１４】米国特許第５，１１８，０２７号明細書
は、低融点のソルダ・ペーストを使用して、高融点のソ
ルダ・ボールを基板上のコンタクトに取り付ける方法を
開示している。ソルダ・ボールは、真空源に接続された
開口を通して、ソルダ・ボールを正しい位置に保持する
位置決めボート内の空洞に設けられる。次に、ソルダ・
ペーストが、金属コンタクト・マスクを通して、ソルダ
・ボール上に堆積される。次に、自己整合プレートがボ
ート上に設けられ、基板はプレート上に位置決めされる
ので、基板上のコンタクト領域は、ソルダ・ペーストと
接触する。ペーストとの堅固なコンタクトを保証するた
めに、圧力が基板に加えられる。次に、自己整合プレー
トが除去され、基板，ソルダ，および位置決めボート
は、ソルダ・ペーストにより基板にソルダ・ボールをソ
ルダするために、低温炉を介して与えられる。次に、基
板は、高温のソルダ・ボールがボードあるいはそのよう
な構造にソルダされるソルダ接合に利用できる。ソルダ
・ペースト・スクリーンは、ステンレス鋼，真鍮，ある
いは銅から成る。ステンレス鋼は、その摩耗特性の故に
好適である。位置決めボートは、好適には、セラミック
基板に対するその熱伝導率および膨張率の両立性の故
に、グラファイトで作られる。
【００１５】米国特許第３，４５８，９２５号明細書
は、集積回路チップ上のランドにソルダのマウンドを形
成する方法を開示している。マスクは、ランドおよび接
する周辺領域を除いて、チップの表面をカバーし、ソル
ダの層がランドおよび周辺領域上に蒸着される。次に、
ソルダは、その融点より高い温度に加熱され、ソルダは
ランドの周辺領域にぬれず、ランド上にソルダ・マウン
ドを形成する。
【００１６】Ａｄｖａｎｃｅｄ Ｐａｃｋａｇｉｎｇ
Ｓｕｍｍｅｒ １９９３ におけるＤａｖｅ Ｈａｔｔ
ａｓの論文は、ＦＲ−４の印刷回路板に形成されたソル
ダ・バンプのアレイを有するバンプ・グリッド・アレイ
（ＢＧＡ）を開示している。バンプは、ステンシルによ
り基板上に堆積されるソルダ・ペーストから形成され
る。くずれの問題を克服するソルダ・ペーストが用いら
れ、窒素リフロー炉の使用がソルダ・ボールの不所望な
形成に対する問題を克服した。この論文は、どのような
材料がステンシルに使用されるかを明らかにしていない
が、それはソルダリング温度に耐えるぬれない材料であ
ると推定される。本発明の方法によれば、ソルダ・パッ
ド・コネクタの幅に対してフィクスチャの開口の相対幅
を選択して、ソルダがパッドにぬれて、フィクスチャに
接着せず、それによって、所定のサイズのソルダ・ボー
ルを形成するようにすることができる。ソルダ・リフロ
ーの後、フィクスチャがソルダ・ボールに接触しないよ
うに、開口のサイズが選択される。Ｈａｔｔａｓの構成
によれば、物理的バリアなしの直接スクリーニングは、
特定のピッチおよびスクリーン印刷の量変化に限定され
る。本発明のフィクスチャによれば、ペーストの正確な
量が与えられる。Ｈａｔｔａｓはまた、特別のペースト
を必要とするのに対して、本発明は多種類のソルダ・ペ
ーストを使用することができる。本発明はまた、フィク
スチャの厚さあるいはフィクスチャの開口のサイズを変
えることにより、ソルダ・ボールの体積を簡単に変える
ことを可能にしている。Ｈａｔｔａｓは、これを行うい
かなる方法も提供していない。また、Ｈａｔｔａｓによ
り述べられたようなステンシルは、微細ピッチで、ある
いは詰まった領域に多くの量のソルダを設けることはで
きない。
【００１７】
【発明が解決しようとする課題】本発明の目的は、コン
タクト・グリッド上にソルダ・ボールを、安価に信頼性
良く形成することにある。
【００１８】本発明の他の目的は、ソルダ・ボール・コ
ンタクトの形成と同時に、回路チップを基板に電気的に
接続できるようにすることである。
【００１９】
【課題を解決するための手段】本発明は、基板上のソル
ダ付着可能な表面にソルダ・ボールを形成する方法を提
供する。その方法によれば、フィクスチャのホールが基
板上のソルダ付着可能な表面の位置に整列するように、
基板に位置整合させてフィクスチャを配置し、ソルダ・
ペーストでホールを充填し、フィクスチャ，ソルダ・ペ
ーストおよび基板を加熱し、ソルダ付着可能な表面に接
着しフィクスチャからはじかれるソルダ・ボールを形成
し、フィクスチャおよび基板を冷却し、ソルダ・ボール
を基板上のソルダ付着可能な表面と物理的および電気的
に接触させ、フィクスチャから基板を分離する。
【００２０】本発明は、また、半導体回路チップを基板
の反対側の面に同時に実装することを可能にする。基板
は反転され、チップはチップの接続部と基板上のパッド
とをソルダを介して接触させるように配置される。フィ
クスチャ，基板およびチップは全て同時に加熱され、ソ
ルダ・ペーストからのソルダ・ボールの形成と、リフロ
ーによるチップ接続の両方を同時に達成する。
【００２１】
【発明の実施の形態】より複雑で高密度のチップ・モジ
ュールの発展にとって、高密度基板接続を与えることが
必要である。これらの高密度接続を与える１つの手法
は、ソルダ・ボールが、複数のモジュールあるいはチッ
プを保持する基板のベース上のグリッドに配置されるボ
ール・グリッド・アレイ（ＢＧＡ）である。現在に至る
まで、効率的にあるいは効果的に、基板上にソルダ・ボ
ールを形成あるいは配置することは困難であった。１つ
の手法において、個々のソルダ・ボールはピックされ、
基板上に配置され、ソルダは基板にリフローされる。こ
のプロセスは、高価なピック・配置装置を必要とし、比
較的低速である。更に、ソルダ・ボールは、同等のソル
ダ・ペーストよりもかなり高価である。ソルダ・ペース
トおよびマスクを用いて、基板にソルダ接続を形成する
試みがなされてきた。しかし、これらのプロセスは満足
すべきものではなかった。なぜならば、マスクを除去す
るのが困難であり、破断接続を生じるか、あるいは、新
しいマスクを各基板上に形成しなければならず、これは
高価であり時間がかかるからである。
【００２２】本発明は、ソルダ・ペーストを保持フィク
スチャ内の開口に充填する際、基板を保持するための容
易に取りはずしできる保持フィクスチャを与えることに
より、これらの従来技術の問題を克服する。基板を保持
フィクスチャにより保持している間に、ソルダ・ペース
トがリフローされる。フィクスチャは、基板上にソルダ
・ボールあるいはバンプを形成するために、ソルダにぬ
れず、ソルダをはじく材料で形成される。溶融ソルダ
は、気体中でボールに凝固する傾向がある。
【００２３】図１は、本発明によってボール・グリッド
・アレイを形成するプロセスのフローを示す。ステップ
１で示されるように、処理のために次のような基板が与
えられる。この基板は、一方の面にコンポーネントある
いはモジュールを取り付けるためのソルダ・パッド、お
よび他方の面にソルダ付着可能な表面のマトリックス・
アレイを有している。
【００２４】次に、図１のステップ２で示されるよう
に、基板を、保持フィクスチャにクランプする。このフ
ィクスチャは、基板を適切に配置するための、位置決め
ガイドを有する。
【００２５】ステップ３で示されるように、基板をフィ
クスチャに保持すると、ソルダ・ペーストを、基板上の
ソルダ付着可能な表面のマトリックス・アレイに対応す
る開口に詰め込む。
【００２６】ステップ４で示されるように、ソルダ・ペ
ーストをフィクスチャに充填した後、フィクスチャを反
転する。次に、ステップ５で示されるように、回路チッ
プのようなコンポーネントを、その接続部がソルダを介
して基板上のソルダ接続可能なパッドと接触するように
基板の上面に配置する。
【００２７】ステップ５の後、ステップ６で示されるよ
うに、ソルダ・ペーストおよびソルダ可能パッドが、ソ
ルダ・リフローできる状態になる。ステップ６におい
て、ソルダ・ペースト中のフラックスは、蒸発させら
れ、残留ソルダは、フィクスチャに接着せずに、基板上
の回路導体上でソルダ・ボールに凝固する。同時に、基
板の上部表面上のコンポーネントは、基板上のパッドに
ソルダ接続される。
【００２８】冷却後、ステップ７で示されるように、基
板をフィクスチャから取り除く。ソルダがフィクスチャ
によりはじかれるために、ボールがフィクスチャの壁に
触れないので、ソルダ・ボールの完全性は、容易に保持
される。
【００２９】上記の簡単な説明は、プロセスのステップ
の概略である。以下に、本発明をより詳細に説明する。
【００３０】図２および図３は、本発明に従って製造す
ることができる典型的なＢＧＡ基板を示す。説明を簡単
にするために、コンポーネントあるいはモジュールが設
けられる基板表面は基板の上面として説明し、また、ソ
ルダ・ボールを保持する表面は、基板の下面として説明
する。これは、本発明の限定を意図するものではない。
【００３１】基板１１は、適切な印刷回路板材料で形成
することができる。いくつかの例は、ＦＲ−４として一
般に知られているガラス・エポキシおよびセラミックで
ある。ソルダ・パッド１２は、銅，ニッケル，金，ある
いは錫−鉛合金のようないかなるソルダ付着可能材料で
形成することができる。
【００３２】基板の下面は、また、適切なソルダ付着可
能材料で形成することができるソルダ付着可能な表面の
マトリックス１３を有する。基板の各コーナーのホール
１４は、基板が保持フィクスチャ１５に正しく位置整合
して保持できるようにする。
【００３３】図４および図５に示されるように、基板１
１は、クランプ１６によりフィクスチャ１５に保持され
る。位置決めホール１４およびフィクスチャ１５内の凹
部１８は、パッド１３がフィクスチャ１５の開口１９に
対しほぼ中心に位置決めされることを保証する。位置決
めは、基板上のパッドに接触する完全なソルダ・ボール
にソルダをリフローするのに十分でなければならない。
フィクスチャ１５は、チタンあるいは使用されるソルダ
とぬれ接触しない他の耐久性材料で形成される。もちろ
ん、フィクスチャに使用される材料は、ソルダリング・
プロセスに固有の機械的および熱的応力に耐えることが
できなければならない。
【００３４】フィクスチャ１５に保持された基板１１と
共に、アセンブリが反転され、ソルダ２１が、スキージ
・ブレード２０などにより、開口１９に詰め込まれる。
開口１９がソルダ・ペーストで全て満たされると、図７
に示されるように、アセンブリは元の状態に戻され、半
導体回路チップのようなコンポーネント３１の接続部す
なわち接続パッドがソルダ３０を介して基板１１上のソ
ルダパッド１２と接触するようにコンポーネント３１が
基板上に配置される。コンポーネント３１の接続部と基
板上のソルダ接続可能なパッド１２とを接続するソルダ
３０は、コンポーネント３１の接続部上に設けられても
よく、あるいはパッド１２上に設けられてもよく、また
はその両方に設けられてもよい。これで、基板１１は、
開口１９内のソルダ・ペースト２１およびパッド１２上
のソルダをリフローするために加熱される用意ができ
る。
【００３５】熱源４２がソルダ・ペースト２１を加熱す
ると、ペースト内のフラックスが蒸発し、残りのソルダ
がソルダ・ボール４１の形で基板１１に接着する。フィ
クスチャは溶融状態のソルダを完全にはじくので、ソル
ダ・ボール４１は、チタン・フィクスチャ１５の壁１７
に接触しない。フィクスチャ１５の壁１７とソルダ・ボ
ール４１との間の接触はないので、ソルダ・ボール・コ
ネクタを損傷することなしに、フィクスチャ１５から基
板１１を分離することは比較的容易である。
【００３６】図９は、基板１１の下面にソルダ・ボール
・コネクタ４１、および基板１１の上面に電気的に取り
付けられたコンポーネント３１を有する完成した基板１
１を示す。
【００３７】図１０は、チタンの保持フィクスチャ１５
の上面および底面図を示す。ツール・ホール４５は、フ
ィクスチャ１５が取付け装置（図示せず）に正しく位置
決めできるようにする。フィクスチャ１５の上面にある
凹部ポケット１８は、基板１１上のソルダ・パッド１３
に対して、フィクスチャ１５のホール１９を位置決めす
る。
【００３８】Ｔｈｅ Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ（ＪＥＤＥＣ）
は、電子チップ・デバイスに使用できるソルダ・ボール
に対する一定の基準を設定している。本発明は、ソルダ
・ボールの体積およびサイズを、予め決定することを可
能にする。一方、同時に、ソルダ・ボールをその場で形
成することを可能にする。図１１は、特定組成のソルダ
・ペーストを用いて、所望のサイズのソルダ・ボールを
形成するように構成することができるフィクスチャの寸
法を図式的に示す。図１１に示されるように、フィクス
チャの開口の直径φAPERおよび高さｈBALLは、ソルダ・
パッドに結合させることができるソルダ・ペーストの体
積を決定し、したがって、ソルダ・ボールの寸法を決定
するであろう。
【００３９】図１２〜図１５は、４つの異なるフィクス
チャ開口を図式的に示す。図１２において、開口は非常
に細くかつ高いので、ソルダ・ボールは形成されない。
高くて細いソルダ・ピンが作られて、もし使用されるな
らば、これは容易に破壊されるであろう。図１３は、ソ
ルダ・ボールは形成されるが、開口の幅が狭すぎる状態
を示す。ソルダ・ボールの表面は開口の壁に接近しすぎ
ているので、フィクスチャが除去される時、ソルダ・ボ
ールは容易に押しのけられるか、あるいは破壊されるか
もしれない。図１４は、最適な状態を示す。この場合、
ソルダ・ボールはソルダ付着可能パッドと良好に接触し
て形成され、開口の壁から十分な隙間を有し、ソルダ・
ボールを乱すことなく、フィクスチャを容易に除去でき
るようにする。図１５は、開口が広すぎる状態を示す。
この状態において、ソルダ・ボールはソルダ付着可能パ
ッドと良好な接触を形成することができず、あるいは実
際にはくずれ落ちるかもしれない。明らかに、フィクス
チャの厚さおよび開口の直径を調整して、所望のサイズ
および形状のソルダ・ボールが形成されることを保証す
ることが必要である。また、考慮されなければならない
他の要因は、ソルダ・ペースト内のフラックス対ソルダ
の比である。使用されるフラックスの量は、十分なソル
ダが所望のソルダ・ボールを形成するために利用できる
ことを保証するためには、一定の最大量より以下に保持
されなければならない。この比はソルダ・ボールを形成
するために利用できるソルダの量を決定し、したがっ
て、開口の高さおよび直径と共に、ソルダ・ボールのサ
イズを決定する。
【００４０】好適なソルダ・ペーストは錫／鉛共晶組成
物である。最も適切な組成は、６３％の鉛と３７％の錫
であることがわかった。ソルダリング温度の好適な範囲
は、２５℃〜３５０℃である。ソルダリング周期の時間
長は、使用される温度に正比例する。
【００４１】本発明の方法を、主としてボール・グリッ
ド・アレイにコンタクトを形成することに関して説明し
たが、本発明をこの種のアレイに限定するものではな
い。本発明は明らかに、ソルダ・ボールなどの使用を必
要とするコンタクト構造に適用することができる。本発
明は、上述したような方法でコンタクトを形成できる全
ての実施例を含むものである。
【図面の簡単な説明】
【図１】本発明の方法のフローを示す図である。
【図２】本発明によって処理された代表的な基板を示す
図である。
【図３】本発明によって処理された代表的な基板を示す
図である。
【図４】保持フィクスチャに取り付けられ位置決めされ
た基板を示す図である。
【図５】図４に示す基板およびフィクスチャの一部の拡
大図である。
【図６】保持フィクスチャの開口に、ソルダ・ペースト
をスキージされる状態を示す図である。
【図７】保持フィクスチャに保持された基板の上面に実
装されたコンポーネントを示す図である。
【図８】保持フィクスチャによって保持されながら、基
板上にソルダ・ボールおよびソルダ接合の形成を示す図
である。
【図９】フィクスチャから取り外されたときの、ソルダ
・ボールおよび実装コンポーネントを有する基板を示す
図である。
【図１０】好適なフィクスチャを示す図である。
【図１１】本発明によるフィクスチャの一部を図式的に
示す図である。
【図１２】異なるフィクスチャを用いるときの、本発明
による基板上に形成されたソルダ接続部を示す図であ
る。
【図１３】異なるフィクスチャを用いるときの、本発明
による基板上に形成されたソルダ接続部を示す図であ
る。
【図１４】異なるフィクスチャを用いるときの、本発明
による基板上に形成されたソルダ接続部を示す図であ
る。
【図１５】異なるフィクスチャを用いるときの、本発明
による基板上に形成されたソルダ接続部を示す図であ
る。
【符号の説明】 １１ 基板 １２ ソルダ・パッド １３ ソルダ可能面のマトリックス １４ ホール １５ 保持フィクスチャ １７ 壁 １９ 開口 ２１ ソルダ・ペースト ３１ コンポーネント ４１ ソルダ・ボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンソニー・エム・オウリシーノ カナダ オンタリオ州 ノース ヨーク スタイルクロフト ドライブ 135

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】基板上のソルダ付着可能な箇所にソルダを
    設ける方法であって、 複数のホールを有しソルダにぬれない材料で形成された
    フィクスチャを設けるステップと、 前記ホールが前記ソルダ付着可能な箇所に位置整合する
    ように前記基板を前記フィクスチャに対して位置決めす
    るステップと、 前記複数のホールをソルダ・ペーストで充填するステッ
    プと、 前記基板と前記フィクスチャとを所定の温度に加熱し
    て、前記ホール内の前記ソルダ・ペーストを溶融させる
    ステップと、 前記溶融ソルダ・ペーストを冷却し、前記ソルダ・ペー
    ストが凝固するときに、前記ソルダ・ペーストが前記ソ
    ルダ可能箇所に接着し、前記フィクスチャからはじかれ
    るようにするステップと、 前記基板を前記フィクスチャから分離するステップと、
    を含む方法。
  2. 【請求項２】第１の面に複数のソルダ付着可能な箇所を
    有し第２の面に回路チップの接続部とソルダ接続可能な
    複数のパッドを有する基板上にソルダ接続部を形成する
    方法であって、 複数の開口を有し、ソルダにぬれない材料で形成された
    基板保持フィクスチャに、前記ソルダ付着可能な箇所と
    前記開口が位置整合するように、基板を配置するステッ
    プと、 前記複数の開口をソルダ・ペーストで充填するステップ
    と、 前記フィクスチャおよび前記基板を反転するステップ
    と、 前記回路チップの接続部がソルダを介して前記パッドと
    接触するように前記基板の前記第２の面に前記回路チッ
    プを配置するステップと、 前記の基板，フィクスチャ，および回路チップを加熱し
    て、前記ソルダ・ペーストを溶融すると共に、前記回路
    チップの接続部と前記パッド間のソルダをリフローし、
    前記ソルダ・ペーストを、前記基板に接着するが前記フ
    ィクスチャに接着しないソルダ・ボールにするステップ
    と、 前記の基板，フィクスチャ，および回路チップを冷却し
    て、前記ソルダ・ボールを凝固させると共に、前記回路
    チップを前記パッドにソルダ接続するステップと、 前記基板を前記フィクスチャから分離するステップと、
    を含む方法。
JP28302495A 1994-11-09 1995-10-31 基板上にソルダ・ボールを形成する方法 Expired - Fee Related JP3202903B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA2135508 1994-11-09
CA002135508A CA2135508C (en) 1994-11-09 1994-11-09 Method for forming solder balls on a semiconductor substrate

Publications (2)

Publication Number Publication Date
JPH08213505A true JPH08213505A (ja) 1996-08-20
JP3202903B2 JP3202903B2 (ja) 2001-08-27

Family

ID=4154645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28302495A Expired - Fee Related JP3202903B2 (ja) 1994-11-09 1995-10-31 基板上にソルダ・ボールを形成する方法

Country Status (3)

Country Link
US (2) US5658827A (ja)
JP (1) JP3202903B2 (ja)
CA (1) CA2135508C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104127A (ja) * 1996-04-16 1998-01-06 Ngk Spark Plug Co Ltd 半田バンプを有する基板の製造方法

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6448169B1 (en) * 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
US5891795A (en) * 1996-03-18 1999-04-06 Motorola, Inc. High density interconnect substrate
JP3369410B2 (ja) * 1996-09-02 2003-01-20 松下電器産業株式会社 半導体装置の実装方法
US6083768A (en) 1996-09-06 2000-07-04 Micron Technology, Inc. Gravitationally-assisted control of spread of viscous material applied to semiconductor assembly components
US5946555A (en) * 1996-11-04 1999-08-31 Packard Hughes Interconnect Company Wafer level decal for minimal packaging of chips
JP3553300B2 (ja) * 1996-12-02 2004-08-11 富士通株式会社 半導体装置の製造方法及び半導体装置の実装方法
US5909634A (en) * 1996-12-20 1999-06-01 Texas Instruments Method and apparatus for forming solder on a substrate
US6117759A (en) * 1997-01-03 2000-09-12 Motorola Inc. Method for multiplexed joining of solder bumps to various substrates during assembly of an integrated circuit package
US6056190A (en) * 1997-02-06 2000-05-02 Speedline Technologies, Inc. Solder ball placement apparatus
US6427903B1 (en) 1997-02-06 2002-08-06 Speedline Technologies, Inc. Solder ball placement apparatus
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
FR2762715B1 (fr) 1997-04-28 2000-07-21 Novatec Procede de realisation et de brasage de billes de connexion electrique sur des plages d'accueil de raccordement electrique de circuits ou de composants electroniques et dispositif de mise en oeuvre
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US7819301B2 (en) 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7007833B2 (en) 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6293456B1 (en) 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US6026566A (en) * 1997-06-05 2000-02-22 Cooper Industries, Inc. Stenciling method and apparatus for PC board repair
US5956606A (en) * 1997-10-31 1999-09-21 Motorola, Inc. Method for bumping and packaging semiconductor die
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
US6089151A (en) * 1998-02-24 2000-07-18 Micron Technology, Inc. Method and stencil for extruding material on a substrate
US6239385B1 (en) 1998-02-27 2001-05-29 Agilent Technologies, Inc. Surface mountable coaxial solder interconnect and method
AU3196999A (en) * 1998-03-23 1999-10-18 Spheretek, Llc. Methods and apparatuses for forming solder balls on substrates
US6153505A (en) * 1998-04-27 2000-11-28 International Business Machines Corporation Plastic solder array using injection molded solder
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US6105851A (en) * 1998-08-07 2000-08-22 Unisys Corp Method of casting I/O columns on an electronic component with a high yield
US6189772B1 (en) * 1998-08-31 2001-02-20 Micron Technology, Inc. Method of forming a solder ball
US6595408B1 (en) * 1998-10-07 2003-07-22 Micron Technology, Inc. Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement
US6342442B1 (en) * 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
TW409490B (en) * 1998-12-31 2000-10-21 World Wiser Electronics Inc The equipment for plug hole process and the method thereof
US6252779B1 (en) 1999-01-25 2001-06-26 International Business Machines Corporation Ball grid array via structure
US6179200B1 (en) * 1999-02-03 2001-01-30 Industrial Technology Research Institute Method for forming solder bumps of improved height and devices formed
FR2789541B1 (fr) * 1999-02-05 2001-03-16 Novatec Sa Soc Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre
US6426564B1 (en) * 1999-02-24 2002-07-30 Micron Technology, Inc. Recessed tape and method for forming a BGA assembly
US6651321B2 (en) * 1999-03-10 2003-11-25 Tessera, Inc. Microelectronic joining processes
US6271107B1 (en) 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
US6191022B1 (en) * 1999-04-18 2001-02-20 Cts Corporation Fine pitch solder sphere placement
US6583354B2 (en) * 1999-04-27 2003-06-24 International Business Machines Corporation Method of reforming reformable members of an electronic package and the resultant electronic package
US6173887B1 (en) 1999-06-24 2001-01-16 International Business Machines Corporation Method of making electrically conductive contacts on substrates
US6513701B2 (en) 1999-06-24 2003-02-04 International Business Machines Corporation Method of making electrically conductive contacts on substrates
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP3239335B2 (ja) 1999-08-18 2001-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気的接続用構造体の形成方法およびはんだ転写用基板
JP3223283B2 (ja) * 1999-09-14 2001-10-29 カシオ計算機株式会社 半導体装置の製造方法
US6484927B1 (en) * 1999-11-05 2002-11-26 Delaware Capital Formation Corporation Method and apparatus for balling and assembling ball grid array and chip scale array packages
JP3619410B2 (ja) * 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
US6613605B2 (en) * 1999-12-15 2003-09-02 Benedict G Pace Interconnection method entailing protuberances formed by melting metal over contact areas
JP3423930B2 (ja) 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6408511B1 (en) * 2000-08-21 2002-06-25 National Semiconductor, Inc. Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
TW498506B (en) * 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
US20030009878A1 (en) * 2001-07-12 2003-01-16 John Gregory Method for attaching an electronic component to a substrate
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6946371B2 (en) * 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
TWI242478B (en) 2002-08-01 2005-11-01 Masami Nakamoto Metal nanoparticle and process for producing the same
US6845901B2 (en) * 2002-08-22 2005-01-25 Micron Technology, Inc. Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
TW200414858A (en) * 2003-01-15 2004-08-01 Senju Metal Industry Co Apparatus and method for aligning and attaching solder columns to a substrate
JP4585510B2 (ja) * 2003-03-07 2010-11-24 台湾積體電路製造股▲ふん▼有限公司 シャロートレンチアイソレーションプロセス
US7410919B2 (en) * 2003-06-27 2008-08-12 International Business Machines Corporation Mask and substrate alignment for solder bump process
WO2005093817A1 (ja) * 2004-03-29 2005-10-06 Nec Corporation 半導体装置及びその製造方法
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
US7331503B2 (en) * 2004-10-29 2008-02-19 Intel Corporation Solder printing process to reduce void formation in a microvia
US9258904B2 (en) 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP4895936B2 (ja) * 2007-07-19 2012-03-14 新光電気工業株式会社 導電性ボールの搭載方法
US7928585B2 (en) * 2007-10-09 2011-04-19 International Business Machines Corporation Sprocket opening alignment process and apparatus for multilayer solder decal
US8424748B2 (en) * 2009-12-21 2013-04-23 Intel Corporation Solder in cavity interconnection technology
US8936967B2 (en) 2011-03-23 2015-01-20 Intel Corporation Solder in cavity interconnection structures
US8993378B2 (en) 2011-09-06 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Flip-chip BGA assembly process
US20140055961A1 (en) * 2012-08-23 2014-02-27 Shayan Malek Printed Circuit Boards with Recesses
US8955735B2 (en) * 2013-05-17 2015-02-17 Zen Voce Corporation Method for enhancing the yield rate of ball implanting of a substrate of an integrated circuit
US9120170B2 (en) * 2013-11-01 2015-09-01 Zen Voce Corporation Apparatus and method for placing and mounting solder balls on an integrated circuit substrate
US9953908B2 (en) * 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
US20220045467A1 (en) * 2018-12-12 2022-02-10 Connlaoth MulHolland Soldering Block for LED Tape Light

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3569607A (en) * 1969-08-01 1971-03-09 Ibm Resolderable connector
US4412642A (en) * 1982-03-15 1983-11-01 Western Electric Co., Inc. Cast solder leads for leadless semiconductor circuits
US4655164A (en) * 1985-12-04 1987-04-07 Rca Corporation Fixture for solder processing integrated circuit package leads
US5039628A (en) * 1988-02-19 1991-08-13 Microelectronics & Computer Technology Corporation Flip substrate for chip mount
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
US5372295A (en) * 1991-10-04 1994-12-13 Ryoden Semiconductor System Engineering Corporation Solder material, junctioning method, junction material, and semiconductor device
JP3086066B2 (ja) * 1991-10-29 2000-09-11 富士通株式会社 クリーム状はんだの印刷方法及び電子部品のソルダリング方法
US5403671A (en) * 1992-05-12 1995-04-04 Mask Technology, Inc. Product for surface mount solder joints
US5211328A (en) * 1992-05-22 1993-05-18 International Business Machines Method of applying solder
US5268068A (en) * 1992-12-08 1993-12-07 International Business Machines Corporation High aspect ratio molybdenum composite mask method
US5480835A (en) * 1993-05-06 1996-01-02 Motorola, Inc. Electrical interconnect and method for forming the same
US5478700A (en) * 1993-12-21 1995-12-26 International Business Machines Corporation Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5536677A (en) * 1994-12-01 1996-07-16 Motorola, Inc. Method of forming conductive bumps on a semiconductor device using a double mask structure
US5782399A (en) * 1995-12-22 1998-07-21 Tti Testron, Inc. Method and apparatus for attaching spherical and/or non-spherical contacts to a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104127A (ja) * 1996-04-16 1998-01-06 Ngk Spark Plug Co Ltd 半田バンプを有する基板の製造方法

Also Published As

Publication number Publication date
JP3202903B2 (ja) 2001-08-27
US6030889A (en) 2000-02-29
CA2135508A1 (en) 1996-05-10
US5658827A (en) 1997-08-19
CA2135508C (en) 1998-11-03

Similar Documents

Publication Publication Date Title
JP3202903B2 (ja) 基板上にソルダ・ボールを形成する方法
US6165885A (en) Method of making components with solder balls
US5024372A (en) Method of making high density solder bumps and a substrate socket for high density solder bumps
US5607099A (en) Solder bump transfer device for flip chip integrated circuit devices
US6454159B1 (en) Method for forming electrical connecting structure
US5477419A (en) Method and apparatus for electrically connecting an electronic part to a circuit board
US6723629B2 (en) Method and apparatus for attaching solder members to a substrate
US5872400A (en) High melting point solder ball coated with a low melting point solder
EP0788159A2 (en) Microelectronic integrated circuit mounted on circuit board with solder column interconnection
US6153505A (en) Plastic solder array using injection molded solder
JPS6398186A (ja) はんだ端子形成方法
KR20000053412A (ko) 칩용 원뿔 모양 땜납 형성 공정
US6029882A (en) Plastic solder array using injection molded solder
US6050481A (en) Method of making a high melting point solder ball coated with a low melting point solder
KR19980064439A (ko) 기판에 땜납을 형성하기 위한 방법 및 장치
EP0403631B1 (en) Method of making high density solder bumps and a substrate socket for high density solder bumps
US6059172A (en) Method for establishing electrical communication between a first object having a solder ball and a second object
US5868304A (en) Socketable bump grid array shaped-solder on copper spheres
US6115913A (en) Connecting board
JP3180041B2 (ja) 接続端子及びその形成方法
US6070782A (en) Socketable bump grid array shaped-solder on copper spheres
JP3001053B2 (ja) バンプの形成方法及び電子装置
JP2000151086A (ja) プリント回路ユニット及びその製造方法
US6989591B1 (en) Method for making an integrated circuit of the surface-mount type and resulting circuit
JPH03101191A (ja) ビア充填方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees